ĐỒ ÁN thiết kế bộ lọc FIR thông thấp trên FPGA

Những ứng dụng trong thực tế của FPGA rất rộng rãi, bao gồm: các hệ thống hàng không, vũ trụ, quốc phòng, tiền thiết kế mẫu ASICASIC prototyping, các hệ thống điều khiển trực quan,

MỤC LỤC

MỤC LỤC 1

MỤC LỤC HÌNH ẢNH 2

LỜI MỞ ĐẦU 3

CHƯƠNG I 4

TỔNG QUAN VỀ FPGA VÀ NGÔN NGỮ VHDL 4

1.1 TỔNG QUAN VỀ FPGA 4

1.1.1 Lịch sử ra đời của FPGA 4

1.1.2 Khái niệm cơ bản và cấu trúc của FPGA 4

1.1.3 Các ứng dụng của FPGA 6

1.2 TỔNG QUAN VỀ NGÔN NGỮ VHDL 7

1.2.1 Giới thiệu về ngôn ngữ mô tả phần cứng VHDL 7

1.2.2 Cấu trúc một mô hình hệ thống mô tả bằng ngôn ngữ VHDL 9

1.3 ISE 11

Các bước để tạo ra một thiết kế với ISE 12

1.3.1 Tạo một Project 12

1.3.1 Tạo mã nguồn VHDL 13

1.3.1 Mô phỏng 15

1.3.1 Tạo ràng buộc thời gian 16

1.3.1 Gán chân 16

CHƯƠNG II 17

BỘ LỌC FIR 17

2.1 DẪN NHẬP 17

2.2 CÁC KỸ THUẨT THIẾT KẾ CỦA SỔ 19

2.2.1 Cửa sổ chữ nhật (Rectangular Window) 22

2.2.2 Cửa sổ tam giác (Bartlett Window) 22

2.2.3 Cửa sổ Hanning (Hanning Window) 22

2.2.4 Cửa sổ Hamming (Hamming Window) 23

2.2.5 Cửa sổ Blackman (Blackman Window) 23

2.2.6 Cửa sổ Kaiser (Kaiser Window) 25

2.2.7 Thực hiện trên SystemVue 28

CHƯƠNG III 29

THỰC NGHIỆM 29

3.1 MÔ PHỎNG TRÊN SYSTEMVUE 29

3.2 MÔ PHỎNG TRÊN FPGA 31

KẾT LUẬN 34

TÀI LIỆU THAM KHẢO 35

MỤC LỤC HÌNH ẢNH

Hình 1: Kiến trúc tổng quan của FPGA 5

Hình 2:Khối logic lập trình được của FPGA 6

Hình 3:Giao diện cửa sổ phần mềm ISE 12

Hình 4: Các lựa chọn tạo project với Virtex 4 13

Hình 5:Khai báo các cổng cho một ví dụ tạo một counter 4 bit 14

Hình 6: Thiết lập thời gian đếm tiến, lùi cho counter 16

Hình 7: Kết quả mô phỏng của counter 16

Hình 8 :Các chỉ tiêu của bộ lọc FIR: các chỉ tiêu tuyệt đối và tương đối 18

Hình 9:Kết quả của việc lấy cửa sổ trong miền tần số 21

Hình 10: Hình dạng một số cửa sổ thường dùng 24

Hình 11: Tóm tắt đặc tính của một số loại cửa sổ thường dùng 25

Hình 12: Khảo sát đặc tính cửa sổ Kaiser 27

Hình 13: So sánh giữa các loại cửa sổ được dùng 28

Hình 14: bộ lọc FIR trong SystemVue 28

Hình 15 Khối NCO 29

Hình 16: Sơ đồ toàn mạch thiết kế 29

Hình 17: Tién hiệu đầu ra 30

Hình 18: Phổ tín hiện khi chưa lọc 30

Hình 19 : phổ tín hiệu khi đã lọc ( màu xanh ) 31

LỜI MỞ ĐẦU

Ngày nay, xử lý tín hiệu và lọc số là một ngành phát triển hết sức mạnh mẽ, cáccông nghệ, thuật toán ngày càng được đổi mới và tối ưu hoá nhằm nâng cao tính hiệuquả của nó Tuy nhiên, công nghệ phát triển càng cao thì đòi hỏi phần cứng phải đủnhanh để xử lý Các mạch lọc tương tự trước đây không còn đủ khả năng để đáp ứngyêu cầu đó nữa Vì vậy, FPGA đã ra đời như một giải pháp cung cấp môi trường làmviệc hiệu quả cho các ứng dụng thực tế Tính linh động cao trong quá trình thiết kế chophép FPGA giải quyết những bài toán phức tạp mà trước kia chỉ thực hiện nhờ phầnmềm máy tính Ngoài ra, nhờ mật độ cổng logic cao, FPGA được ứng dụng cho nhữngbài toán đòi hỏi khối lượng tính toán lớn và dùng trong các hệ thống làm việc theo thờigian thực Những ứng dụng trong thực tế của FPGA rất rộng rãi, bao gồm: các hệ

thống hàng không, vũ trụ, quốc phòng, tiền thiết kế mẫu ASIC(ASIC prototyping), các

hệ thống điều khiển trực quan, phân tích nhận dạng ảnh, nhận dạng tiếng nói, mật mãhọc, mô hình phần cứng máy tính Đặc biệt, với khả năng tái lập trình, người sử dụng

có thể thay đổi lại thiết kế của mình chỉ trong vài giờ

Chính vì tính thiết thực mà FPGA đã mang lại, em quyết định chọn FPGA làmhướng nghiên cứu của mình Trong bài khoá luận này, em xin trình bày một ứng dụng

cụ thể của FPGA trong xử lý tín hiệu số đó là “Thực hiện bộ lọc FIR thông thấp

bằng phương pháp cửa sổ trên chíp FPGA”

Em xin chân thành cảm ơn thầy Phạm Hải Đăng đã đặc biệt là đã tận tình hướngdẫn và giúp đỡ chúng em để hoàn thành đồ án này một cách tốt đẹp

Do thời gian và kiến thức có hạn nên công trình này không thể tránh khỏi sai sót,vì vậy em rất mong nhận được các ý kiến đóng góp của thầy

Em xin chân thành cảm ơn !

CHƯƠNG I

TỔNG QUAN VỀ FPGA VÀ NGÔN NGỮ VHDL

1.1 TỔNG QUAN VỀ FPGA

1.1.1 Lịch sử ra đời của FPGA

FPGA được thiết kế đầu tiên bởi Ross Freeman, người sáng lập công ty Xilinxvào năm 1984, kiến trúc mới của FPGA cho phép tích hợp số lượng tương đối lớn cácphần tử bán dẫn vào 1 vi mạch so với kiến trúc trước đó là CPLD FPGA có khả năngchứa tới từ 100.000 đến hàng vài tỷ cổng logic, trong khi CPLD chỉ chứa từ 10.000đến 100.000 cổng logic; con số này đối với PAL, PLA còn thấp hơn nữa chỉ đạt vàinghìn đến 10.000

CPLD được cấu trúc từ số lượng nhất định các khối SPLD (Simple programable

logic device) thuật ngữ chung chỉ PAL, PLA SPLD thường là một mảng logic

AND/OR lập trình được có kích thước xác định và chứa một số lượng hạn chế các

phần tử nhớ đồng bộ (clocked register) Cấu trúc này hạn chế khả năng thực hiện

những hàm phức tạp và thông thường hiệu suất làm việc của vi mạch phụ thuộc vàocấu trúc cụ thể của vi mạch hơn là vào yêu cầu bài toán

Kiến trúc của FPGA là kiến trúc mảng các khối logic, mỗi khối này nhỏ hơnnhiều nếu đem so sánh với một khối SPLD, ưu điểm này giúp FPGA có thể chứa nhiềuhơn các phần tử logic và phát huy tối đa khả năng lập trình của các phần tử logic và hệthống mạch kết nối, để đạt được mục đích này thì kiến trúc của FPGA phức tạp hơnnhiều so với CPLD

Một điểm khác biệt nữa với CPLD là trong những FPGA hiện đại được tích hợpnhiều bộ logic số học đã được tối ưu hóa, hỗ trợ RAM, ROM, tốc độ cao, hay các bộnhân, cộng dùng cho những ứng dụng xử lý tín hiệu số

Ngoài khả năng cấu trúc lại vi mạch ở mức toàn cục, một số FPGA hiện đại còn

hỗ trợ cấu trúc lại ở mức cục bộ, tức là khả năng cấu trúc lại một bộ phận riêng lẻtrong khi vẫn đảm bảo hoạt động bình thường cho các bộ phận khác

1.1.2 Khái niệm cơ bản và cấu trúc của FPGA

FPGA (Field-programmable gate array) là vi mạch dùng cấu trúc mảng phần tử logic mà người dùng có thể lập trình được Chữ field ở đây muốn chỉ đến khả năng tái

lập trình “bên ngoài” tuỳ theo mục đích ứng dụng của người sử dụng, không phụ thuộcvào dây chuyền sản xuất phức tạp của nhà máy bán dẫn Kiến trúc tổng quan về FPGAđược mô tả như hình 1:

Hình 1: Kiến trúc tổng quan của FPGA

Vi mạch FPGA được cấu thành từ các bộ phận:

 Các khối logic cơ bản lập trình được (logic block)

Phần tử chính của FPGA là các khối logic (logic block) Khối logic được cấu

thành từ LUT và một phần tử nhớ đồng bộ flip-flop LUT (Look up table) là

khối logic có thể thực hiện bất kì hàm logic nào từ 4 đầu vào, kết quả của hàmnày tùy vào mục đích mà gửi ra ngoài khối logic trực tiếp hay thông qua phần

tử nhớ flip-flop

Khối logic được mô tả như hình 2:

Hình 2:Khối logic lập trình được của FPGA

Trong tài liệu hướng dẫn của các dòng FPGA của Xilinx còn sử dụng khái niệmSLICE, 1 Slice gồm 4 khối logic tạo thành, số lượng các Slices thay đổi từ vài nghìnđến vài chục nghìn tùy theo loại FPGA

 Hệ thống mạch liên kết lập trình được

Mạng liên kết trong FPGA được cấu thành từ các đường kết nối theo haiphương ngang và đứng, tùy theo từng loại FPGA mà các đường kết nối đượcchia thành các nhóm khác nhau, ví dụ trong XC4000 của Xilinx có 3 loại kếtnối: ngắn, dài và rất dài Các đường kết nối được nối với nhau thông qua các

khối chuyển mạch lập trình được (programable switch), trong một khối chuyển

mạch chứa một số lượng nút chuyển lập trình được, đảm bảo cho các dạng liênkết phức tạp khác nhau

 Khối vào/ra (IO Pads)

Khối vào/ra nhiều hay ít là tuỳ thuộc vào từng loại FPGA Chúng có thể đượckết nối với các thiết bị bên ngoài như LED, USB, RS232, RAM tuỳ theo mụcđích sử dụng

1.1.3 Các ứng dụng của FPGA

Ứng dụng của FPGA bao gồm: xử lý tín hiệu số, các hệ thống hàng không, vũ

trụ, quốc phòng, tiền thiết kế mẫu ASIC(ASIC prototyping), các hệ thống điều khiển

trực quan, phân tích nhận dạng ảnh, nhận dạng tiếng nói, mật mã học, mô hình phầncứng máy tính

Do tính linh động cao trong quá trình thiết kế cho phép FPGA giải quyết lớpnhững bài toán phức tạp mà trước kia chỉ thực hiện nhờ phần mềm máy tính, ngoài ranhờ mật độ cổng logic lớn FPGA được ứng dụng cho những bài toán đòi hỏi khốilượng tính toán lớn và dùng trong các hệ thống làm việc theo thời gian thực

1.2 TỔNG QUAN VỀ NGÔN NGỮ VHDL

Thiết kế hay lập trình cho FPGA được thực hiện chủ yếu bằng các ngôn ngữ môtả phần cứng HDL như VHDL, Verilog .các hãng sản xuất FPGA lớn như Xilinx,Altera thường cung cấp các gói phần mềm và thiết bị phụ trợ cho quá trình thiết kế,cũng có một số các hãng thứ ba cung cấp các gói phần mềm kiểu này như Synopsys,Synplify Các gói phần mềm này có khả năng thực hiện tất cả các bước của toàn bộquy trình thiết kế IC chuẩn với đầu vào là mã thiết kế trên HDL (còn gọi là mã RTL).Trong bài Luận văn này, có sử dụng ngôn ngữ mô tả phần cứng VHDL, do đó tachỉ tập chung tìm hiểu về ngôn ngữ VHDL

1.2.1 Giới thiệu về ngôn ngữ mô tả phần cứng VHDL

VHDL là ngôn ngữ mô tả phần cứng cho các mạch tích hợp tốc độ rất cao, là mộtloại ngôn ngữ mô tả phần cứng được phát triển dùng cho trương trình VHSIC( VeryHigh Speed Itergrated Circuit) của bộ quốc phòng Mỹ Mục tiêu của việc phát triểnVHDL là có được một ngôn ngữ mô phỏng phần cứng tiêu chuẩn và thống nhất chophép thử nghiệm các hệ thống số nhanh hơn cũng như cho phép dễ dàng đưa các hệthống đó vào ứng dụng trong thực tế Ngôn ngữ VHDL được ba công ty Intermetics,IBM và Texas Instruments bắt đầu nghiên cứu phát triển vào tháng 7 năm 1983 Phiênbản đầu tiên được công bố vào tháng 8-1985 Sau đó VHDL được đề xuất để tổ chứcIEEE xem xét thành một tiêu chuẩn chung Năm 1987 đã đưa ra tiêu chuẩn vềVHDL( tiêu chuẩn IEEE-1076-1987)

VHDL được phát triển để giải quyết các khó khăn trong việc phát triển, thay đổi

và lập tài liệu cho các hệ thống số Như ta đã biết, một hệ thống số có rất nhiều tài liệu

mô tả Để có thể vận hành bảo trì sửa chữa một hệ thống ta cần tìm hiểu kỹ lưỡng tàiliệu đó Với một ngôn ngữ mô phỏng phần cứng tốt việc xem xét các tài liệu mô tả trởnên dễ dàng hơn vì bộ tài liệu đó có thể được thực thi để mô phỏng hoạt động của hệthống Như thế ta có thể xem xét toàn bộ các phần tử của hệ thống hoạt động trongmột mô hình thống nhất

VHDL được phát triển như một ngôn ngữ độc lập không gắn với bất kỳ mộtphương pháp thiết kế, một bộ mô tả hay công nghệ phần cứng nào Người thiết kế cóthể tự do lựa chọn công nghệ, phương pháp thiết kế trong khi chỉ sử dụng một ngônngữ duy nhất Và khi đem so sánh với các ngôn ngữ mô phỏng phần cứng khác đã kể

ra ở trên ta thấy VHDL có một số ưu điểm hơn hẳn các ngôn ngữ khác:

- Thứ nhất là tính công cộng: VHDL được phát triển dưới sự bảo trợ của chính

phủ Mỹ và hiện nay là một tiêu chuẩn của IEEE VHDL được sự hỗ trợ củanhiều nhà sản xuất thiết bị cũng như nhiều nhà cung cấp công cụ thiết kế môphỏng hệ thống

- Thứ hai là khả năng hỗ trợ nhiều công nghệ và phương pháp thiết kế VHDL

cho phép thiết kế bằng nhiều phương pháp, ví dụ phương pháp thiết kế từ trênxuống, hay từ dưới lên dựa vào các thư viện sẵn có VHDL cũng hỗ trợ chonhiều loại công cụ xây dựng mạch như sử dụng công nghệ đồng bộ hay khôngđồng bộ, sử dụng ma trận lập trình được hay sử dụng mảng ngẫu nhiên

- Thứ ba là tính độc lập với công nghệ: VHDL hoàn toàn độc lập với công nghệ

chế tạo phần cứng Một mô tả hệ thống dùng VHDL thiết kế ở mức cổng có thểđược chuyển thành các bản tổng hợp mạch khác nhau tuỳ thuộc công nghệ chếtạo phần cứng mới ra đời nó có thể được áp dụng ngay cho các hệ thống đã thiết

kế

- Thứ tư là khả năng mô tả mở rộng: VHDL cho phép mô tả hoạt động của phần

cứng từ mức hệ thống số cho đến mức cổng VHDL có khả năng mô tả hoạtđộng của hệ thống trên nhiều mức nhưng chỉ sử dụng một cú pháp chặt chẽ

thống nhất cho mọi mức Như thế ta có thể mô phỏng một bản thiết kế bao gồmcả các hệ con được mô tả chi tiết

- Thứ năm là khả năng trao đổi kết quả: Vì VHDL là một tiêu chuẩn được chấp

nhận, nên một mô hình VHDL có thể chạy trên mọi bộ mô tả đáp ứng được tiêuchuẩn VHDL Các kết quả mô tả hệ thống có thể được trao đổi giữa các nhàthiết kế sử dụng công cụ thiết kế khác nhau nhưng cùng tuân theo tiêu chuẩnVHDL Cũng như một nhóm thiết kế có thể trao đổi mô tả mức cao của các hệthống con trong một hệ thống lớn (trong đó các hệ con đó được thiết kế độclập)

- Thứ sáu là khả năng hỗ trợ thiết kế mức lớn và khả năng sử dụng lại các thiết

kế: VHDL được phát triển như một ngôn ngữ lập trình bậc cao, vì vậy nó có thểđược sử dụng để thiết kế một hệ thống lớn với sự tham gia của một nhóm nhiềungười Bên trong ngôn ngữ VHDL có nhiều tính năng hỗ trợ việc quản lý, thửnghiệm và chia sẻ thiết kế Và nó cũng cho phép dùng lại các phần đã có sẵn

1.2.2 Cấu trúc một mô hình hệ thống mô tả bằng ngôn ngữ VHDL

Mục đích của phần này sẽ nhằm giới thiệu sơ qua về cấu trúc khung cơ bản củaVHDL khi mô tả cho một mô hình thiết kế thực

Thông thường một mô hình VHDL bao gồm ba phần: thực thể, kiến trúc và cáccấu hình Đôi khi ta xử dụng các gói (packages) và mô hình kiểm tra hoạt động của hệthống (testbench)

+ Thực thể (entity): Khai báo thực thể trong VHDL là phần định nghĩa các chỉ

tiêu phía ngoài của một phần tử hay một hệ thống Thực chất của việc khai báo thựcthể chính là khai báo giao diện của hệ thống với bên ngoài Ta có thể có tất cả cácthông tin để kết nối mạch vào mạch khác hoạc thiết kế tác nhân đầu vào phục vụ chomục đích thử nghiệm Tuy nhiên hoạt động thật sự của mạch không nằm ở phần khaibáo này

+ Kiến trúc (Architecture): Phần thứ 2 trong mô hình VHDL là khai báo kiến

trúc Mỗi một khai báo thực thể đều phải đi kèm với ít nhất một kiến trúc tương ứng.VHDL cho phép tạo ra hơn một kiến trúc cho một thực thể Phần khai báo kiến trúc cóthể bao gồm các khai báo về các tín hiệu bên trong, các phần tử bên trong hệ thống,

hay các hàm và thủ tục mô tả hoạt động của hệ thống Tên của kiến trúc là nhãn đượcđặt tuỳ theo người sử dụng Có hai cách mô tả kiến trúc của một phần tử ( hoặc hệthống) đó là mô hình hoạt động (Behaviour) hay mô tả theo mô hình cấu trúc(Structure) Tuy nhiên một hệ thống có thể bao gồm cả mô tả theo mô hình hoạt động

và mô tả theo mô hình cấu trúc

+ Mô tả kiến trúc theo mô hình hoạt động: Mô hình hoạt động mô tả các hoạt

động của hệ thống ( hệ thống đáp ứng với các tín hiệu vào như thế nào và đưa ra kếtquả gì ra đầu ra) dưới dạng các cấu trúc ngôn ngữ lập trình bậc cao Cấu trúc đó có thể

là PROCESS, WAIT, IF, CASE, FOR-LOOP…

+ Mô tả kiến trúc theo mô hình cấu trúc: Mô hình cấu trúc của một phần tử

(hoặc hệ thống) có thể bao gồm nhiều cấp cấu trúc bắt đầu từ một cổng logic đơn giảnđến xây dựng mô tả cho một hệ thống hoàn thiện Thực chất của việc mô tả theo môhình cấu trúc là mô tả các phần tử con bên trong hệ thống và sự kết nối của các phần tửcon đó Như với ví dụ mô tả mô hình cấu trúc một flip-flop RS gồm hai cổng NAND

có thể mô tả cổng NAND được định nghĩa tương tự như ví dụ với cổng NOT, sau đó

mô tả sơ đồ móc nối các phần tử NAND tạo thành trigơ RS

+ Cấu trúc Process: Process là khối cơ bản của việc mô tả theo hoạt động.

Process được xét đến như là một chuỗi các hành động đơn trong suốt quá trình dịch Cấu trúc tổng quát:

+ Môi trường kiểm tra (testbench): Một trong các nhiệm vụ rất quan trọng là

kiểm tra bản mô tả thiết kế Kiểm tra một mô hình VHDL được thực hiện bằng cáchquan sát hoạt động của nó trong khi mô phỏng và các giá trị thu được có thể đem sosánh với yêu cầu thiết kế

Môi trường kiểm tra có thể hiểu như một mạch kiểm tra ảo Môi trường kiểmtra sinh ra các tác động lên bản thiết kế và cho phép quan sát hoặc so sánh kết quả hoạt

[tên nhãn]: process

[(danh sách các yếu tố kích thích hoạt động)]

[khai báo các biến]

begin [các câu lệnh]

end process;

động của bản mô tả thiết kế Thông thường thì các bản mô tả đều cung cấp chươngtrình thử Nhưng ta cũng có thể tự xây dựng chương trình thử (testbench) Mạch thửthực chất là sự kết hợp của tổng hợp nhiều thành phần Nó gồm ba thành phần: môhình VHDL đã qua kiểm tra, nguồn dữ liệu và bộ quan sát Hoạt động của mô hìnhVHDL được kích thích bởi các nguồn dữ liệu và kiểm tra tính đúng đắn thông qua bộquan sát

Hiện nay, có nhiều nhà cung cấp sản phẩm FPGA trên thị trường như Altera, Xilinx, Actel…Sản phẩm của môi nhà cung cấp lại có những ưu, nhược điểm riêng do các hãng đều sản xuấttheo công nghệ riêng của mình Chính vì vậy mỗi hãng lại đưa ra một sản phẩm phần mềmriêng đi kèm làm môi trường thiết kế và nạp cho chip FPGA của hãng đó như của Altera làQuartus II, Actel có Actel Libero còn Xilinx có ISE Trong khóa luận này em chỉ xin giớithiệu về ISE – phần mềm hỗ trợ cho Kit Virtex 4 của Xilinx mà em đã sử dụng để thực hiệnkhóa luận này

1.3 ISE

Hệ thống phần mềm ISE của Xilinx là một môi trường thiết kế tích hợp bao gồmthiết kế chương trình, mô phỏng và thực hiện các thiết kế trên các thiết bị FPGA hayCPLD ISE có thể tham gia vào việc điều khiển mọi giai đoạn trong quy trình thiếtkế.Thông qua giao diện của ISE, người dùng có thể can thiệp vào các thiết kế và sửdụng các công cụ thực hiện thiết kế Ngoài ra người dùng còn có thể can thiệp vào cácfile hay tài liệu có liên quan đến project đang thiết kế

Giao diện phần mềm ISE

Hình 3:Giao diện cửa sổ phần mềm ISE

Cửa sổ nguồn

Cửa sổ này bao gồm các file nguồn của 1 project (gồm các file được viết hoặccác file có sẵn được đưa vào project) Trong cửa sổ này có một danh sách mà qua đóngười dùng có thể chọn các file nguồn cho các mục đích thiết kế cụ thể như tổng hợp,thực thi hay mô phỏng

Cửa sổ xử lí

Cửa sổ này cho ta biết các thiết kế đã sẵn sàng để chạy (bao gồm cả mô phỏng

và thực thi) hay chưa (ví dụ khi bạn muốn chạy một thiết kế trong file nguồn đã chọn)

Để chạy một thiết kế, ta click đúp vào thiết kế đó, khi thiết kế đã được thực thi thànhcông, một dấu tích xanh sẽ xuất hiện bên cạnh thiết kế đó Khi chạy một thiết kế, ISEsẽ tự động chạy các thiết kế nhỏ hỗ trợ cho thiết kế đó

Các bước để tạo ra một thiết kế với ISE

1.3.1 Tạo một Project

Chọn File > New Project…xuất hiện thuật sĩ tạo Project mới

Gõ tên Project trong trường Project Name field

Chọn đến thư mục muốn chứa Project rồi chọn Next

Chú ý rằng HDL phải được lựa chọn từ danh sách Top-Level Source Type, cácthông số khác chọn như trong hình 7

Hình 4: Các lựa chọn tạo project với Virtex 4.

1.3.1 Tạo mã nguồn VHDL

Để tạo ra file mã nguồn VHDL cho Project ta làm như sau:

Chọn New Source trong New Project Wizard

Chọn kiểu mã nguồn VHDL Module

Gõ từ bàn phím tên của file mã nguồn là counter (ví dụ là tạo ra mã nguồn chocounter)

Quan sát thấy rằng hô kiểm tra Add to project được lựa chọn

Kích Next

Khai báo các cổng cho bộ counter bằng cách điền các thông tin như hình dướiđây:

Hình 5:Khai báo các cổng cho một ví dụ tạo một counter 4 bit.

Kich Next cho tới khi kết thúc và một file VHDL được tạo ra với các khai báoban đầu là các cổng in, out…

Từ đây ta có thể viết mã nguồn VHDL cho bộ counter nhưng ta cũng có thể lấycounter trong ví dụ có sẵn của ISE Để sử dụng ví dụ này ta làm như sau:

Mở ví dụ bằng cách: Edit > Language Template…

Dùng biểu tượng “+” duyệt đến mã nguồn của ví dụ như sau: VHDL >Synthesis Constructs >Coding Examples>Counters>Binary>Up/Down Couter>SimpleCounter

Để dùng lựa chọn Simple Counter ta chọn Edit > Use in File hoặc chọn nút UseTemplate in File trên Toolbar

Đóng cửa sổ Language Template

Như vậy mã VHDL trong ví dụ đã được chèn vào file mã nguồn mà ta muốn tạo

Để chương trình này có thể chạy đúng được ta phải quan sát và sửa lại một sốchỗ cho phù hợp với khai báo ban đầu Đó là những vị trí mà chương trình đã đánh dấutrong dấu “< >” để cuối cùng ta được file mã nguồn có nội dung như sau:

Tạo dạng sóng muốn kiểm tra ta làm như sau:

Chọn file Counter từ cửa sổ Source

Tạo một test bench từ Project > New Source

Trong cửa sổ New Source Wizard chọn Test Bench WaveForm và gõ từ bàn phímcounter_tbw trong trường tên file rồi kick Next cho đến khi xuất hiện cửa sổ và đặt cácthông số mong muốn, cuối cùng kích Finish:

Để chạy mô phỏng ta thiết lập các thông số như khoảng thời gian đếm tiến, thời gianđếm lùi bằng cách kích chuột vào vị trí mà ta muốn cho kết thúc đếm tiến khi đó dạng

xung bắt đầu từ đó sẽ ở vị trí logic 0 và bắt đầu đếm lùi Ta có thể tùy chọn các khoảngđếm tiến hoặc lùi theo ý muốn.

Hình 6: Thiết lập thời gian đếm tiến, lùi cho counter.

Sau đó đóng cửa sổ này lại và chuyển sang bước mô phỏng

Mô phỏng

Tại cửa sổ Source ta chọn Behavioral Simulation và chọn counter_tbw

Tại cửa sổ Process ta kích chuột vào dấu “+” rồi kích đúp vào Generate ExpectedSimulation Results để thực hiện mô phỏng Ta được kết quả như sau:

Hình 7: Kết quả mô phỏng của counter.

1.3.1 Tạo ràng buộc thời gian

Bước này sẽ tạo ra ràng buộc về thời gian, là thời gian mà ta ràng buộc khi chạytrong FPGA

Chọn Synthesis/Implementatorn

Chọn file nguồn counter HDL

Kích vào dấu “+” ở User Constraints và chọn Create Timing Constraints

Sau bước này sẽ tạo ra cho bạn file.UCF và ta có thể thiết lập các thông số theotính toán mà thiết kế sẽ phải đáp ứng

1.3.1 Gán chân

Chọn file nguồn là counter trên cửa sổ Source

Chọn Assign Package Pins trong cửa sổ Process

Từ đây ta có thể gắn chân để có thể đưa thiết kế vào phần cứng thật Tùy từngdòng cụ thể mà ta đặt chân căn cứ vào bảng chân được cung cấp bởi nhà sản xuất

Kết thúc bước này ta có thể đưa thiết kế vào phần cứng và quan sát trên các lối vào racủa phần cứng bằng những thiết bị hỗ trợ quan sát như giao động ký hay đèn LED.

CHƯƠNG II

BỘ LỌC FIR

2.1 D N NH P ẪN NHẬP ẬP

Việc thiết kế một bộ lọc số tiến hành theo 3 bước:

 Đưa ra các chỉ tiêu: Trước khi thiết kế một bộ lọc chúng ta cần xác định các chỉ

tiêu Các chỉ tiêu được xác định bởi các ứng dụng cụ thể khác nhau

 Tìm các xấp xỉ: Một khi chỉ tiêu đã được xác định, ta sử dụng các khái niệm và

công cụ toán học khác nhau để tiến tới biểu diễn và tính gần đúng cho bộ lọcvới tập các chỉ tiêu đã cho Và đây là chủ đề chính của việc thiết kế lọc số

 Thực hiện bộ lọc: Kết quả của các bước trên cho mô tả dưới dạng một phương

trình sai phân, hoặc một hàm hệ thống H(z), hoặc một đáp ứng xung h(n) Từcác mô tả này chúng ta có thể thi hành bộ lọc bằng phần cứng hoặc phần mềm

mô phỏng trên máy tính

Trong những

phần tiếp sau đây, để mô tả các chỉ tiêu của bộ lọc chúng ta sẽ xem xét việc thiết kếmột bộ lọc thông thấp như một ví dụ cơ sở Có 2 nhóm chỉ tiêu: Các chỉ tiêu tuyệt đối(Absolute Specifications) và các chỉ tiêu tương đối (Relative Specifications - DB)