Báo cáo thực hành Lap 6 Nhập môn mạch số Đại học Công nghệ thông tin

1.Thiết kế mạch đếm bất đồng bộ đếm lên MOD12Do trong quatus chỉ có TFF xung CLK tích cực cạnh lên và PR và CLR tích cực mức thấp nên ta thêm cổng not vào đầu vào CLK của mỗi TFF và đầu ra của mạch reset.Nối chân T và các chân PR với VCC;đầu ra mạch reset nối với tất cả chân CLR(vì trạng thái sau reset là 0000);Bước 5 :Vẽ lưu đồ trạng thái đầy đủ của bộ đếm:

ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN

o

NHẬP MÔN MẠCH SỐ

Báo cáo thực hành bài 6

LƯU HÀNH NỘI BỘ

1.Thiết kế mạch đếm bất đồng bộ đếm lên MOD-12.

Bước 1: Xác định số FF nhỏ nhất phù hợp yêu cầu:

2^N >= 12 -> N = 4.Cần 4 FF

Bước 2: Vẽ lưu đồ chuyển trạng thái của bộ đếm:

Bước 3: Thiết kế mạch reset

-Trạng thái reset : Q3Q2Q1Q0 = 1100

-Trạng thái sau reset: Q3Q2Q1Q0 = 0000

-Trạng thái không có trong chu trình đếm: Q3Q2Q1Q0 = 1101, 1110, 1111

*Bảng sự thật của mạch reset:

0 1 0 1 0

(Chân Clr và Pr tích cực mức cao)

*Rút gọn biểu thức bằng bìa Karnaugh:

Z = Q3.Q2

Bước 4: Vẽ mạch cần thiết kế :

(Dùng T –FF,xung CLK tích cực cạnh xuống,chân Pr và Clr tích cực mức cao)

Do trong quatus chỉ có T-FF xung CLK tích cực cạnh lên và PR và CLR tích cực mức thấp nên ta thêm cổng not vào đầu vào CLK của mỗi T-FF và đầu ra của mạch reset.Nối chân T và các chân PR với VCC;đầu ra mạch reset nối với tất cả chân CLR(vì trạng thái sau reset là 0000);

Bước 5 :Vẽ lưu đồ trạng thái đầy đủ của bộ đếm:

*Q3Q2Q1Q0 = 1101, 1110,1111 =>Z = 1 làm cho mạch reset hoạt động

#Tạo waveform kiểm tra hoạt động của mạch:

#Chạy waveform ở chế độ Fuction :

Nhận xét: theo kết quả trên waveform mạch đếm từ 0000 -> 1011(từ 0 -> 11) rồi quay lại chu trình

#Chạy waveform ở chế độ Timing:

2 Sử dụng D-FF để thiết kế mạch đếm đồng bộ thực hiện chuỗi đếm sau: 000,

011, 110, 101, 111, 010 và lặp lại

Bước 1.Tìm số FF phù hợp

- Cần 3 FF

Bước 2: Lưu đồ chuyển trạng thái

Bước 3:Bảng chuyển trạng thái

Q

2

Q

1

Q

0

Q2 +

Q1 +

Q0 +

0 0 0 0 1 1

0 0 1 0 0 0

0 1 0 0 0 0

0 1 1 1 1 0

1 0 0 0 0 0

1 0 1 1 1 1

1 1 0 1 0 1

1 1 1 0 1 0

Bước 4: Bảng kích thích của mạch(Dựa vào bảng kích thích của D-FF)

Q

2

Q

1

Q

0

Q2 +

Q1 +

Q0 +

D 2

D 1

D 0

0 0 0 0 1 1 0 1 1

TTHT TTKT

0 0 1 0 0 0 0 0 0

0 1 0 0 0 0 0 0 0

0 1 1 1 1 0 1 1 0

1 0 0 0 0 0 0 0 0

1 0 1 1 1 1 1 1 1

1 1 0 1 0 1 1 0 1

1 1 1 0 1 0 0 1 0

Bước 5:Sử dụng bia Karnaugh để tìm phương trình ngõ vào của các FF

*D2:

D2 = Q2.Q1.Q’0 + Q’2.Q1.Q0 + Q2.Q’1.Q0

*D1:

D2 = Q’2.Q’1.Q’0 + Q1.Q0 + Q3.Q0

*D0:

D0 = Q’2.Q’1.Q’0 + Q2.Q1.Q’0 + Q2.Q’1.Q0

Bước 6: Vẽ mạch cần thiết kế

Trong đó mạch được đóng gói dAdBdC là mạch:

#Tạo waveform kiểm tra hoạt động của mạch

#Chạy waveform chế độ Function:

*Nhận xét: Theo kết quả waveform output LEDR trùng với lưu đồ chuyển trạng thái ở bước 1

#Chạy waveform chế độ Timing: