Bảo mật mạng vô tuyến và ứng dụng của FPGA trong bảo mật mạng vô tuyến

MỤC LỤC Trang MỤC LỤC LỜI NÓI ĐẦU .4 TÓM TẮT ĐỒ ÁN DANH MỤC HÌNH VẼ SỬ DỤNG TRONG ĐỒ ÁN .7 THUẬT NGỮ VIẾT TẮT SỬ DỤNG TRONG ĐỒ ÁN .9 CHƯƠNG GIỚI THIỆU CHUNG VỀ BẢO MẬT VÔ TUYẾN 13 1.1 Các vấn đề gặp phải truyền thông .13 1.1.1 Nhận thực 13 1.1.2 Tính tin cậy .14 1.1.3 Tính toàn vẹn 15 1.2 Các thuật toán mã hóa 16 1.2.1Mã hóa đối xứng 16 1.2.2 Mã hóa bất đối xứng .17 1.2.3 Hàm băm 18 1.2.4 Mã nhận thực tin 19 1.2.5 Chữ ký điện tử 19 1.3 Quản lý mật mã .20 1.3.1 Tạo khóa 20 1.3.2 Lưu trữ khóa 22 1.3.3 Phân phối khóa .23 1.3.4 Thay đổi khóa 25 1.3.5 Hủy khóa 25 CHƯƠNG KIẾN TRÚC BẢO MẬT GSM .27 2.1 Kiến trúc hệ thống GSM 27 2.1.1 Các thành phần hệ thống 27 2.1.2 Các phân hệ mạng GSM 30 2.2 Đặc điểm bảo mật mạng GSM .32 2.2.1 AuC 32 2.2.2 HLR 33 2.2.3 VLR 33 2.2.4 Thẻ SIM 34 2.2.5 IMSI TMSI 34 2.2.6 Chuẩn mã hóa GSM .35 2.2.7 Đa truy nhập phân chia theo thời gian 37 2.2.8 Nhảy tần 38 2.3 Các chế độ bảo mật theo yêu cầu ngươì dùng 39 2.3.1 Quá trình mã hóa theo yêu cầu người dùng 40 2.3.2 Hệ thống khóa mật mã 42 2.3.3 Các thuật toán tham số mật mã hóa 42 2.3.4 Kiến trúc bảo mật 42 2.3.5 Cách thầnh phần phần cứng bảo mật .43 2.3.6 Tổng quan hệ thống bảo mật GSM thiết bị thuê bao cố định .44 2.4 Quản lý khóa mật mã 45 2.4.1 Nạp phân phối khóa mật mã .45 2.4.2 Thẻ nhớ đọc thẻ 45 2.4.3 Chữ ký điện tử .45 CHƯƠNG KIẾN TRÚC BẢO MẬT MẠNG W-CDMA 47 3.1 IMT 2000 47 3.2 Kiến trúc UMTS 50 3.3 Kiến trúc bảo mật UMTS .54 3.3.1 Bảo mật mạng truy nhập 55 3.3.2 Thỏa thuận khóa nhận thực UMTS(UMTS AKA) 55 3.3.3 Thuật toán đảm bảo tính tin cậy toàn vện tin 58 3.3.4 Thuật toán mã hóa khối KASUMI 61 CHƯƠNG ỨNG DỤNG FPGA TRONG BẢO MẬT VÔ TUYẾN 64 4.1 Khái niệm cấu trúc FPGA .64 4.2 Các ứng dụng FPGA 66 4.3 Ý nghĩa vai trò FPGA .66 4.4 Tối ưu hóa tham số hệ thống 68 4.5 So sánh hệ thống bảo mật vô tuyến dựa phần cứng phần mềm .69 4.6 Phần cứng có khả cấu hình 70 4.7 Thiết kế thuật toán KASUMI FPGA .74 4.7.1 Nhận xét chung .74 4.7.2 Hàm FO 76 4.7.3 Hàm FI .78 4.7.4 Đường xử lý liệu logic vòng 80 4.7.5 Lập thời gian biểu cho khóa mã .81 KẾT LUẬN 83 TÀI LIỆU THAM KHẢO .84 LỜI NÓI ĐẦU Thông tin di động ngày trở thành ngành công nghiệp viễn thông phát triển nhanh mang lại nhiều lợi nhuận cho nhiều nhà khai thác Sự phát triển thị trường viễn thông di động thúc đẩy mạnh mẽ việc nghiên cứu triển khai hệ thống thông tin di động tương lai Các dịch vụ mạng thông tin di động ngày phong phú hơn, dịch vụ thoại truyền thống, hệ thống thông tin di động đại cung cấp thêm nhiều loại hình dịch vụ số liệu khác với tốc độ cao Bên cạnh đó, vấn đề lớn hệ thống truyền thông vô tuyến di động đảm bảo tính bảo mật thông tin người sử dụng Kiến trúc mạng thông tin di động, thế, thành phần nhằm thực truyền thông tin người dùng yêu cầu thêm thành phần khác để bảo mật thông tin Do đó, có nhiều thuật toán bảo mật đời, thay nhằm đảm bảo tốt tính an toàn thông tin, giao diện vô tuyến bảo mật từ đầu cuối tới đầu cuối nay, đề tài thú vị thu hút nhiều quan tâm nhà nghiên cứu Trong đồ án tốt nghiệp này, tập trung phân tích thuật toán bảo mật, mã hóa khác nhau, trình bày kiến trúc bảo mật mạng thông tin di động hệ Hai hệ Ba Ngoài ra, đồ án giới thiệu phân tích công nghệ thực tế để thực thuật toán hệ thống Nội dung đồ án bao gồm bốn chương: Chương : Giới thiệu chung bảo mật vô tuyến Chương nêu lên thách thức chung mà hệ thống thông tin vô tuyến gặp phải giải pháp cho vấn đề Trong chương trình bày khái niệm mã hóa, thuật toán mật mã hóa đánh giá nhận xét thuật toán Chương : Kiến trúc bảo mật mạng GSM Chương trình bày chi tiết kiến trúc bảo mật mạng thông tin di động GSM phân tích mạng GSM góc độ bảo mật Ngoài ra, chương giới thiệu giải pháp bảo mật từ đầu cuối tới đầu cuối theo yêu cầu người sử dụng Chương : Kiến trúc bảo mật mạng W-CDMA Chương trình bày cấu trúc mạng xem xét kiến trúc bảo mật mạng W-CDMA Ngoài thủ tục bảo mật nhận thực, chương tập trung phân tích cấu trúc thuật toán KASUMI, thuật toán tảng kiến trúc bảo mật mạng W-CDMA Chương : Ứng dụng FPGA bảo mật vô tuyến Chương tập trung vào vấn đề thiết kế hệ thống bảo mật toàn ứng dụng chung Ngoài phân tích mối quan hệ tham số thiết kế hệ thống bảo mật chương giới thiệu công nghệ FPGA, công nghệ phổ biến sử dụng để thực thuật toán mã hóa Phần cuối chương trình bày thiết kế chi tiết thuật toán KASUMI để cài đặt FPGA Do hạn chế thời gian khả nghiên cứu, đồ án không tránh khỏi thiếu sót, em mong nhận góp ý thầy cô, bạn để nội dung đề tài hoàn thiện Em xin chân thành cảm ơn thầy cô giáo môn Điện tử-Viễn thông khoa Công Nghệ trường Đại học Vinh đặc biệt cô giáo Lê Thị Kiều Nga tận tình hướng dẫn em hoàn thành đồ án tốt nghiệp này! VINH, ngày … tháng …năm 2010 Nguyễn Thị Thu Hương TÓM TẮT ĐỒ ÁN Với đề tài “ Bảo mật mạng vô tuyến ứng dụng FPGA bảo mật mạng vô tuyến ” chia làm chương sau: Chương 1: - Chúng ta tìm hiểu kỹ thuật bảo mật : nhận thực, tính toàn vẹn, tính xác -Các thuật toán,các phương thức bảo mật mạng vô tuyến : Bao gồm thuật toán mã hoá đối xứng, thuật toán mã hoá bất đối xứng, hàm băm, chữ ký điện tử … Chương : Trình bày kiến trúc bảo mật mạng di động hệ thứ hai GSM Chương tập trung giới thiệu kiến trúc tổng quan thành phần hệ thống, qua cho thấy điểm mạnh yếu hệ thống GSM đặc điểm bảo mật hệ thống GSM Hệ thống GSM chia thành phân hệ : Máy di động, phân hệ trạm gốc, phân hệ mạng lõi bao gồm trung tâm nhận thực(AuC), ghi định vị thường trú(HLR), ghi định vị tạm trú(VLR), ghi nhận dạng thiết bị(EIR), trung tâm chuyển mạch dịch vụ di động Như trình bày phần trên, tiêu chuẩn bảo mật GSM bao gồm thành phần sau:AuC, HLR, VLR, Thẻ SIM, IMSI TMSI, Thuật toán mã hoá, Nhảy tần, EIR/IMEI Chương : Trình bày kiến trúc bảo mật mạng di động hệ thứ WCDMA - Kiến trúc UMTS Về mặt logic, mạng UMTS chia thành hai phần mạng lõi (CN) mạng truy nhập vô tuyến (GRAN) (CS) chuyển mạch gói (PS) - Kiến trúc bảo mật UMTS :Bảo mật mạng truy nhập, Bảo mật mạng lõi, Bảo mật phía người sử dụng, Bảo mật chương trình ứng dụng…Trong chương giới thiệu số thuật toán bảo mật đặc biệt thuật toán mã hoá khối KASUMI Chương : Ứng dụng FPGA bảo mật vô tuyến Chương đề cập đến giải pháp thích hợp cho bảo mật phần cứng so với phần mềm giới thiệu tổng quan hai kiểu phần cứng khác mạch cấu hình mạch không cấu hình được.Và việc thiiết kế thuật toán KASUMI dựa công nghệ FPGA DANH MỤC HÌNH VẼ SỬ DỤNG TRONG ĐỒ ÁN Trang Hình 1.1 Nhận thực tin cách sử dụng chung khóa mã 13 Hình1.2 Sự cần thiết phải nhận thực thời gian 14 Hình 1.3 Đảm bảo tin cậy mã hóa đối xứng 15 Hình 1.4 Nguyên lý hệ thống mã hóa đối xứng 17 Hình 1.5 Kênh nguyên lý hệ thống mã hóa đối xứng 16 Hình 1.6 Nguyên lý mã hóa công khai thuật toán RSA 18 Hình 1.7 Kiểm tra chữ ký điện tử 20 Hình 1.8 Chu kỳ sống khóa mã .21 Hình 1.9 Đặc điểm khóa đối xứng 128 bit 22 Hình 1.10 Cấu trúc thẻ thông minh .24 Hình 2.1 Kết nối thành phần hệ thống GSM 28 Hình 2.2 Các phân hệ mạng GSM 29 Hình 2.3 Vị trí phần tử bảo mật GSM 31 Hình 2.4 Ứng dụng TMSI .34 Hình 2.5 Quá trình mã hóa 35 Hình 2.6 Quá trình mã hóa theo thuật toán A5 .36 Hình 2.7 Cấu trúc khung TDMA hệ thống GSM 37 Hình 2.8 Nhảy tần chậm hệ thống GSM 38 Hình 2.9 Sơ đồ khối máy di động GSM .40 Hình 2.10 Sơ đồ khối máy di động bảo mật theo yêu cầu .41 Hình 2.11 Khối bảo mật kiến trúc GSM chuẩn 43 Hình 2.12 Tổng quan hệ thống bảo mật 44 Hình 2.13 Các thành phần tạo nên chữ ký điện tử 45 Hình 3.1 Quy định phổ tần di động 3G vệ tinh (MSS) số nước 48 Hình 3.2 Kiến trúc mạng di động UMTS (phiên 1999) .50 Hình 3.3 Tổng quan kiến trúc bảo mật UMTS 54 Hình 3.4 Thỏa thuận khóa nhận thực .57 Hình 3.5 Sử dụng thuật toán f9 để tạo Mã nhận thực tin (MAC) từ số liệu báo hiệu đầu vào 58 Hình 3.6 Thuật toán f9 đảm bảo tính toàn vẹn liệu 59 Hình 3.7 Thuật toán f8 sử dụng để mã hóa số liệu người dùng báo hiệu 60 Hình 3.8 Thuật toán f8 đảm bảo tính tin cậy tin .60 Hình 3.9 Cấu trúc thuật toán KASUMI 61 Hình 4.1 Kiến trúc tổng quan FPGA 64 Hình 4.2 Khối logic lập trình FPGA 65 Hình 4.3 Chênh lệch giá thành FPGA ASIC .68 Hình 4.4 Cấu trúc FPGA .71 Hình 4.5 Cấu trúc CLB 71 Hình 4.7 Cấu trúc chi tiết slice FPGA 72 Hình 4.6 Cấu trúc slice FPGA .73 Hình 4.8 Cấu hình slice thành nhớ RAM 73 Hình 4.9 Cấu trúc khối vào / IOB 74 Hình 4.10 Cấu trúc thuật toán KASUMI .75 Hình 4.11 Các bước thiết kế hàm FO sử dụng nhiều lần khối thành phần 77 Hình 4.12 Đường xử lý liệu hàm FI .79 Hình 4.13 Đường xử lý liệu khối logic vòng 81 Hình 4.14 Các thành phần hệ thống lập thời gian biểu cho khoá mã 83 THUẬT NGỮ VIẾT TẮT SỬ DỤNG TRONG ĐỒ ÁN Viết tắt Tiếng anh Nghĩa tiếng việt AES Advance Encryption Standard Chuẩn mã hoá tiên tiến AH Authentication Header Tiêu đề nhận thực AKA Authentication & Key Agreement Thoả thuận khoá nhận thực AMF Authentication and Key Management Field Trường quản lý khoá nhận thực ARM Advance RISC Machine Máy theo kiến trúc RISC nâng cao ASYM Asymmetric Cipher Algorithm Thuật toán mã hoá bất đối xứng AuC Authentication Center Trung tâm nhận thực AUTN Authentication Token Thẻ nhận thực AV Authentication Vector Véc tơ nhận thực BSC Base Station Controler Bộ điều khiển trạm gốc BTS Base Transceiver Station Trạm thu phát gốc CDMA Code Division Multiple Access Đa truy nhập phân chia theo mã CN Core Networt Mạng lõi CLB Configurable Logic Block Khối logic cấu hình CS Circuit Switched Chuyển mạch kênh DES Data Encryption Standard Chuẩn mật mã liệu DH Diffie-Hellman Thuật toán Diffie-Hellman DLL Download Link Đường liệu xuống DNS Domain Name System Hệ thống tên miền DSP Digital Signal Processor Bộ xử lý tín hiệu số EGDE Enhanced Data Rates For GSM Tốc độ số liệu gói tăng cường Evolution để phát triển GSM EIR Equipment Identifier Register Thanh ghi nhận dạng thiết bị ESTI European Telecommunication standard Institute Viện tiêu chuẩn Viễn thông Châu Âu FH Frequency Hopping Nhảy tần FPGA Field Programmable Gate Array Mảng cổng lập trình FDMA Frequency Division Multiple Access Đa truy nhập phân chia theo tần số GGSN Gateway GPRS Support Node Nút hỗ trợ GPRS cổng GMSC Gateway Mobile Services Switching Center Trung tâm chuyển mạch dịch vụ di động cổng GPRS General Packet Radio Service Dịch vụ vô tuyến gói chung GSM Global Systems for Mobile Communications Hệ thống thông tin di động toàn cầu HE Home Environment Môi trường thường trú HLR Home Location Register Thanh ghi định vị thường trú IK Integrity key Khoá toàn vẹn IMEI International Mobile Equipment Identifier Số nhận dạng thiết bị di động quốc tế IMSI International Mobile Subscrible Identifier Số nhận dạng thuê bao di động quốc tế IMT 2000 International Mobile Telecommunications-2000 Thông tin di động quốc tế 2000 IP Internet Protocol Giao thức Internet ISDN Integrated Services Digital Networt Mạng số liên kết đa dịch vụ ITU International Telecommunication Union Liên minh viễn thông quốc tế K Shared Authentication Key Khoá đối xứng bí mật dùng chung 10 hoá sử dụng với tỷ lệ nhỏ thời gian đó, sử dụng phần mềm làm giảm tính kinh tế toàn thiết kế Không có vậy, rõ ràng khả hoạt động phần mềm nhiều thời gian, làm ảnh hưởng tới tính thời gian thực hệ thống kể sử dụng kiến trúc pipeline cho mã hoá mạnh 3DES hay AES Thách thức thực với hệ thống tốc độ luồng liệu cần xử lý cao, thời gian cho phép thực ngắn với khả tính toán có hạn Trong tình này, rõ rang phần mềm khó đáp ứng yêu cầu Cách an toàn để hoàn thành nhiệm vụ sử dụng kết hợp phần mềm chạy CPU hay DSP với khối phần cứng chạy ứng dụng then chốt Và câu hỏi đặt phải sử dụng loại phần cứng nào? 4.6 Phần cứng có khả cấu hình Phần cứng cấu hình nhóm mạch tích hợp biết đến với tên Linh kiện logic lập trình (PLD) hay Mảng cổng lập trình (FPGA) Các linh kiện cho phép người thiết kế cấu hình cho vài giây, FPGA thiết kế để thực chức hoàn toàn khác Số lần cấu hình lại FPGA không giới hạn, nghiên cứu, phát triển ứng dụng hệ thống chip Linh kiện FPGA cho phép cấu hình lại để thay đổi chức logic nằm hệ thống Khả cho phép nhà thiết kế thoải mái phát triển, dễ dàng thay đổi chức phần cứng giống thực phần mềm.Thậm chí FPGA tự động cấu hình để thực chức khác khoảng thời gian khác Khả cho phép cấu hình lại chức logic ứng dụng nhiều kiểu hệ thống để cài đặt hệ thống tự khắc phục lỗi, tạo hệ thống cấu hình cho nhiều môi trường hoạt động, cài đặt thành phần cứng đa mục đích cho ứng dụng khác Hơn nữa, sử dụng FPGA làm cho dễ thiết kế kiểm tra phần cứng khả nhanh chóng tung sản phẩm thị trường Cho đến nay, nhiều nhà thiết kế sử dụng FPGA để cài đặt phần cứng thuật toán mã hoá khoá công khai dùng tạo thay đổi khoá phiên thuật toán khoá bí mật truyền thống dùng mã hoá liệu người dùng Bên cạnh thời gian để thiết kế phát triển ngắn hơn, linh kiện FPGA cho phép khả chế tạo bảng mạch mẫu giải pháp giá rẻ Thậm chí hệ thống có giá thành cao nhà sản xuất FPGA cung cấp công cụ khả xử lý để chuyển thiết kế sang linh kiện lập trình Hình 4.4 Cấu trúc FPGA Đối với nhà thiết kế chip bảo mật di động, FPGA cho phép thiết kế hệ thống cách mềm dẻo Kiến trúc bảo mật thử nghiệm với mã hoá khối mã xoắn, với nhiều kiểu hàm băm, thay đổi giao diện với CPU để phân tích đánh giá hiệu hệ thống Ứng dụng thực tế nạp trực tiếp vào FPGA thấy hoạt động Quyết định cuối không sở cảm tính, mô phần mềm mà hoàn toàn theo hiệu thực thành phần thích hợp Hình 4.5 Cấu trúc CLB FPGA Hình 4.6 Cấu trúc slice FPGA Vậy cấu trúc bên FPGA mà lại mềm dẻo ? FPGA bao gồm hàng ngàn khối logic đa năng, hay gọi Khối logic cấu hình (CLB) thiết kế xếp cách mềm dẻo với kiến trúc khả trình Các CLB liên kết với thông qua mạng đường định hướng toàn kiến trúc logic kết nối với giới bên qua cổng vào/ra, lập trình Trong chip FPGA hệ nhất, thành phần nhúng thêm nhiều khối chức tiến tiến khác, kể đến như: Khối RAM có dung lượng lớn, Nhân chia cho ứng dụng DSP, Vi xử lý nhúng bit, 32 bit lõi mềm chí Vi xử lý cứng nhúng FPGA Hình 4.4 trình bày cấu trúc tổng quát thành phần FPGA hình 4.5 trình bày cấu trúc chung CLB, CLB bao gồm bốn slice kết nối tới ma trận chuyển mạch Hình 4.6 hình 4.7 trình bày cấu trúc slice Chi tiết cổng vào khả trình mô tả hình 4.9 Dữ liệu cấu hình cho FPGA nạp vào ô nhớ đặc biệt bên chip để tuỳ chọn chức FPGA đọc liệu cấu hình từ nhớ PROM thông qua cổng nối tiếp song song (chế độ master), nạp từ thiết bị khác bên (chế độ ngoại vi hay slave) Các nhà sản xuất linh kiện FPGA cung cấp công cụ phần mềm mạnh, hỗ trợ nhiều cách thiết kế khác nhau, từ vẽ sơ đồ mô tả hoạt động, máy trạng thái, mô phỏng, đặt liên kết khối chức để tạo, nạp vào chip đọc ngược trở lại luồng bit cấu hình cho chip Khi cấu hình lại chip, chức CLB liên kết chúng thay đổi theo, làm cho mạch có chức hoàn toàn Mỗi CLB cấu hình thành hai chế độ - logic làm nhớ Hình 4.6 trình bày cấu trúc chi tiết khối logic, bao gồm bảng tra chức (LUT) hai ghi bit Khi cấu hình thành nhớ phân tán, phần logic thay nhớ 16 bit ( hình 4.7) Hình 4.7 Cấu trúc chi tiết slice Hình 4.8 Cấu hình slice thành nhớ RAM Hình 4.9 Cấu trúc khối vào / IOB 4.7 Thiết kế thuật toán KASUMI FPGA KASUMI thuật toán mã hoá khối khoá đối xứng họ MISTY tập đoàn Mitsubishi Electronic nhiên cứu phát triển Sau ESTI phát triển thành tiêu chuẩn mã hoá quốc tế dùng cho hệ thống thông tin di động hệ Ba, sở công nghệ W-CDMA Mục đích nhằm thiết kế thuật toán có khả bảo mật chống lại công tuyến tính phi tuyến, nhỏ gọn (sử dụng cổng logic công suất tiêu thụ ít), dễ dàng cài đặt với hiệu cao phần cứng phần mềm 4.7.1 Nhận xét chung Cài đặt MISTY1 phần mềm viết ngôn ngữ assembly cho chạy vi xử lý Intel Pentium III (800MHz), chương trình mã hoá hoạt động với tốc độ đầu vào tối đa 230 Mbps.Sử dụng xử lý CMOS 350 nm Mitsubishi kiến trúc pipeline thuật toán, sử dụng 50 000 cổng, tăng tốc thuật toán lên đến 800 Mbps Còn yêu cầu tối thiểu hoá thuật toán, sử dụng phiên nhỏ gọn sử dụng hết 7600 cổng (với công nghệ bán dẫn CMOS) mã hoá liệu đạt tới tốc độ 72 Mbps Yêu cầu thuật toán mã hoá để đặc tả kỹ thuật ETSI mã hoá cho W-CDMA phải có khả cài đặt phần cứng với 10 000 cổng Như trình bày hình 4.10, thuật toán KASUMI khác theo vòng chẵn lẻ, vòng lẻ, hàm vòng đươc tính cách lấy kết tính từ hàm FL đặt vào hàm FO, vòng lẻ ngược lại, kết trước hết tính FO sau đưa tới FL FL hàm 32 bit bao gồm cổng AND, OR, NOT với chức quay trái Hàm FO hàm 32 bit phức tạp hơn, có cấu trúc Feistel ba vòng, vòng chứa khối FI FI khối phi tuyến 16 bit, tự có cấu trúc Feistel bốn vòng, FI bao gồm hai khối thay đổi (S-box) bit hai khối thay đổi bit Hình 4.10c liệu qua hàm FI theo hai đường khác nhau, đường ‘dày’ có bit đường mỏng có bit Chú ý cấu trúc Feistel, sử dụng thiết kế này, vòng có đầu xoay chiều trước đưa tới đầu vào vòng Sau hoàn thành đủ tám vòng theo thuật toán KASUMI, đầu cuối khối liệu mã hoá tương ứng với khối liệu đầu vào (a) Cấu trúc Feistel (b) Hàm FO (c) Hàm FI (d) Hàm FL Hình 4.10 Cấu trúc thuật toán KASUMI 4.7.2 Hàm FO Nguyên lý để thiết kế chia kiến trúc chung thành nhiều khối để sử dụng khối theo vòng kín Trong khối đó, đầu chu kỳ sử dụng làm đầu vào cho chu kỳ Càng khối thành phần chu phải cao để xử lý toàn khối liệu Tương tự vậy, muốn thiết kế thực chu kỳ yêu cầu chiếm nhiều tài nguyên Trong thiết kế này, ta chọn cách đơn giản hoá thuật toán mức thấp nhất, mức hàm FI, vận dụng khối để xây dựng lên mức cao hơn, mức hàm FO Hình 4.11 trình bày cấu trúc đường liệu hàm FO sử dụng nhiều lần khối thành phần FI Hình 4.12 trình bày chi tiết cấu trúc song song chuẩn ban đầu hàm FO tương ứng hình 4.10 Trong hình 4.10b, phần cao phần thấp bổ xung thêm cổng XOR mà không làm thay đổi chức hoạt động Nếu hai phần có cấu trúc giống sử dụng khối, giảm độ phức tạp nửa, toàn chức hàm FO thực hai chu kì Phần thấp hình 4.10b cần thêm khối FI bên phải để có dạng tương tự phần hàm FO sửa đổi phần thấp bổ xung thêm khối FI hình 4.10c Các ghép phần cho phép lựa chọn xác luồng tín hiệu đầu vào Toàn đường xử lý liệu đơn giản hoá hình 4.10c Hình 4.10d trình bày thiết kế cuối cùng, thực hàm FO hai chu kỳ đồng hồ Bởi liệu chu ký thứ với thứ hai khác nên cần phải có khối ghép kênh để lựa chọn xác giá trị đầu vào cho cổng XOR khối FI Hình 4.11 Các bước thiết kế hàm FO sử dụng nhiều lần khối thành phần Cũng lưu ý đường xử lý liệu hình 4.10d chứa khối FI, gọi khối dpFI, thay cho hai khối sơ đồ bên Trường hợp giải thích chi tiết phần sau liên quan nhiều chức khác sử dụng thiết kế thuật toán Phần điều khiển cho khối thực theo kiểu máy trạng thái để thiết lập lựa chọn cho ghép kênh chọn đầu vào chu kỳ Do hàm FO thực hai chu ký đồng hồ nên khối điều khiển gồm hai trạng thái 4.7.3 Hàm FI Hình 4.10c trình bày hàm FO yêu cầu hoạt động hai khối FI Khi FI chứa hai khối S-box bit S-box bit, cấu hình giản lược hai chu kỳ đồng hồ để thực xong chức năng, hàm FO yêu cầu tổng cộng tám khối S-box Giải pháp tiết kiệm tài nguyên đặt khối X-box khối RAM nội hai cổng, số lượng RAM yêu cầu giảm nửa Xét khối FI hình 4.10c, sau thay cặp khối S-box khối khối S-box sử dụng RAM hai cổng, lặp lại thủ tục tất cặp S-box bit bit lại Kết nhận đường xử lý liệu hình 4.12, kết hợp hai hàm FI làm một, chứa hai S-box bit - hai cổng hai S-box bit - hai cổng Cũng giống trên, đường kẻ đậm đường chuỗi tín hiệu bit đường kẻ nhỏ rõ đường tín hiệu có độ rộng bit Hình 4.12 Đường xử lý liệu hàm FI Trong thiết kế có số điểm đáng ý sau : Trước hết, bốn nhớ RAM hai cổng sử dụng để cài đặt khối Sbox nhằm xếp khối lên nhớ nội FPGA Nói chung, nhớ nội đồng với nhau, FI yêu cầu cho kết chu kỳ đồng hồ nên S-box phần cao thiết kế để hoạt động sườn âm, khối S-box phần thấp hoạt động sườn dương tín hiệu đồng hồ, hình 4.12 Cuối phải sử dụng số ghi suốt phần thiết kế, hình 4.12 khối tô màu xám, mục đích sử dụng ghi để đồng liệu đầu vào với giá trị cung cấp cho khối S-box phần cao phần thấp Trường hợp tương tự hoạt động đường xử lý liệu kiểu pipeline Đường xử lý liệu hình 4.10d sử dụng ghi hoạt động sườn dương đồng hồ để đồng liệu đầu vào cho khối logic trước đưa tới đầu vào khối FI hai cổng Thực vậy, tất tín hiệu đầu vào sử dụng khối FI hai chiều phải đồng với liệu ghi, hoạt động sườn dương sườn âm 4.7.4 Đường xử lý liệu logic vòng Mức logic vòng mức cấu trúc cao thuật toán KASUM (hình 4.13) Trong hai chu kỳ đầu, lấy liệu từ bên cách đặt tín hiệu điều khiển ghép kênh A B mức thấp, thực vòng lẻ cách đặt giá trị mức thấp cho ghép kênh C D Trong suốt 14 chu kỳ tiếp theo, liệu đầu chu kỳ hồi tiếp ngược trở lại đầu vào đường xử lý liệu Trong hai chu kỳ liên tiếp hàm FO, đầu vào đường xử lý liệu vào giống nên phải sử dụng ghi đệm đầu vào hai ghép kênh Dữ liệu đầu vào sau qua khối FO, có chứa khối dpFI, phải đồng sử dụng ghi đệm hình 4.11 Trong sơ đồ đường xử lý liệu logic vòng, ghi tô màu xám Tín hiệu điều khiển cho khối thực máy trạng thái để thiết lập lựa chọn cho ghép kênh chu kỳ khác Đường xử lý liệu logic vòng yêu cầu thực 16 chu kỳ đông hồ để hoàn thành trình mã hoá cho mọtt khối liệu Do đó, máy trạng thái gồm 16 trạng thái để điều khiển lựa chọn tương ứng Hình 4.13 Đường xử lý liệu khối logic vòng 4.7.5 Lập thời gian biểu cho khoá mã Chương trình lập thời gian biểu cho khoá mã nhận khoá K 128 bit đầu vào để tạo khoá vòng KL (độ dài 32bit), KO (độ dài 48 bit) KI (độ dài 48 bit) sử dụng vòng Các hình vẽ trình bày cách sử dụng khoá khối chức Mỗi khoá vòng chia thành hai ba phần có độ dài 16 bit, phần chương trình lập thời gian biểu cho khoá tính toán trực tiếp để tạo Khoá ban đầu K chia thành tám phần có độ dài 16 bit gọi Ki , 0[...]... hoỏ thụng tin, nhng trong trng hp ny, khoỏ mó hai phớa l khỏc nhau Tuy nhiờn, cỏc i s ca khoỏ bt i xng phc tp hn l trong khoỏ i xng, ú l lý do chớnh khin thut toỏn mó hoỏ i xng nhanh hn bt i xng c im ca c hai phng thc mó hoỏ l hu ớch trong bo v bn tin, cỏc h thng lai ghộp thng c s dng kt hp cỏc u im ca chỳng ( hỡnh 1.3) 14 Kênh bảo mật Dữ liệu gốc Mã hoá Dữ liệu đã mã hoá Khoá bí mật (SK) Giải mã Dữ... mỏy di ng trong cựng mt ụ cú th c iu khin bi BSC v BTS Phõn h mng bao gm bn thnh phn chớnh: - MSC - HLR - VLR - EIR - AuC Trong ú, MSC l thit b trong mng di ng tng ng vi cỏc tng i trong mng PSTN MSC nh tuyn cỏc cuc gi t / ti thuờ bao di ng v mng in thoi thụng thng Nú cng iu khin cỏc giao thc bo mt GSM, s dng cỏc b ghi v trớ VLR, EIR v AuC phn trung tõm kt hp vi IMSI v th SIM u xa ca giao thc Trong ú... chớnh tỏc gi Bt k thay i no trong bn tin c bo v trong quỏ trỡnh truyn dn s dn ti ch ký thay i so vi ban u, chng t ó b mt tin cy Mc ớch chớnh ca ch ký in t l cho phộp kim tra tớnh ton vn ca bn tin Nú khụng c s dng mó hoỏ bn tin, do ú khụng h tr tớnh tin cy Tuy nhiờn, kt hp c hai k thut ny thnh mt h thng lai ghộp, trong ú mó hoỏ i xng m bo tớnh tin cy v thut toỏn bt i xng trong kim tra ch ký m bo tớnh... 1.8: Chu k sng ca khúa mó Cú nhiu phng thc to khoỏ khỏc nhau, t vic tỡm cm khi u v truyn qua nh trong PGP, cho ti vic da vo nhiu chu k khỏc nhau gia cỏc phớm bm ca bn phớm mỏy tớnh v cỏc chui ngu nhiờn thc t ngun nhiu nhit/in t nh l trong didode PN v cỏc phn t tr khỏng Trong khi b to khoỏ gi ngu nhiờn ó c s dng trong nhiu ng dng khỏc nhau thỡ cỏc nh ch to vn ang nghiờn cu cú c b to khoỏ hon ton ngu nhiờn... Khoỏ bớ mt Ki v Kc 1 2 3 4 5 6 7 8 9 8 # * VLR PSTN, ISDN BTS BSC MSC BTS GMSC MSC BSC HLR MS AuC VLR EIR Hỡnh 2.1 Kt ni gia cỏc thnh phn trong h thng GSM Kt ni gia cỏc thnh phn v chc nng hot ng mụ t trong hỡnh 2.1 Trong ú: MS : MS cú th l thit b xỏch tay, thit b t trong ụ tụ hay thit b cm tay Ngoi vic cha cỏc chc nng vụ tuyn chung v x lý cho giao din vụ tuyn, MS cũn phi cung cp cỏc giao din vi ngi s... khú khn i vi ngi qun tr mng trong vic t chc phõn b khoỏ mó Hỡnh 1.1 Nhn thc bn tin bng cỏch s dng chung khoỏ mó Tuy nhiờn, ngi ta ó xut mt k thut l s dng phỏt li, trong ú s dng thnh phn th ba trong kt ni ghi li cỏc bn tin ó c phỏt v sau ú 13 phỏt li chỳng Nu k nghe trm khụng cú ỳng thit b bo mt v khoỏ mó, chỳng khụng th nghe c bn tin Tuy nhiờn, bn tin phỏt li xy ra s ln xn trong phn ớch ti nh ó nh Nhn... ca mỏy di ng trong vựng phc v ca MSC tng ng Trong khi HLR cha cỏc thng tin c nh v thuờ bao thỡ VLR cha TMSI ca MS tng ng dựng trong bỏo hiu qua giao din Um, m bo an ton hn so vi s dng IMSI VLR cng cho h thng bit chớnh xỏc v trớ hin thi ca mỏy di ng v h tr th tc nhn thc cho MSC khi MS ln u ng nhp vo trờn mt mng khỏc 33 2.2.4 Th SIM Th SIM l mt loi th thụng minh cú cha mt b vi x lý v b nh trong SIM chớnh... bo mt ny s dng thut toỏn mó hoỏ A5, nh trỡnh by trong hỡnh 2.4 34 BTS MS A5 A5 Kc Kc Thuật toán A5 Thuật toán A5 Hỡnh 2.4 ng dng ca TMSI TMSI dựng nhn dng thuờ bao trong sut quỏ trỡnh thuờ bao ny trong vựng phc v ca mt VLR TMSI cng giỳp cho thuờ bao m bo tớnh tin cy ca IMSI, bo v IMSI khụng b nghe trm trờn ng truyn vụ tuyn Nú cng thay i theo thi gian trong sut quỏ trỡnh chuyn giao TMSI cũn c lu tr... ny li c a vo thut toỏn A5 ca MS to ra t khoỏ mó dựng trong mó hoỏ v gii mó tớn hiu thoi c trong hng thu v phỏt Trong sut chu k ny, BTS sau khi nhn thc SRES cng chuyn vo ch mt mó hoỏ v s dng khoỏ 35 Kc mó hoỏ tớn hiu thoi trờn kờnh tng ng Vỡ vy, cuc gi qua giao din vụ tuyn Um gia MS v BTS ó c mt mó hoỏ v m bo truyn thụng tin cy MS Số ngẫu nhiên Mạng Ki A8 Kc Kc Thuật toán A5 Giao diện Um Thuật toán... dng thut toỏn chung cho nhiu ngi khỏc nhau hay mt trong s khúa ú cú ớt hn 128 bit thỡ tt nht l khúa ú phi thng xuyờn thay i, k c khi dựng trong cỏc thut toỏn c quyn 1.3.5 Hy khúa Thot nghe, cú v hy khúa l vn rt n gin, ch cn thỏo tt c cỏc d liu ra khi thit b l xong Tuy nhiờn, phng phỏp chp nhn c li ph thuc rt nhiu vo kiu truyn thụng v phng thc mó húa Nh trong trng hp mó húa thoi, khi hy hon ton khúa thỡ ... phi cú cựng hthng bo mt nh in thoi di ng GSM MS bảo mật Điện thoại bàn bảo mật Telephone Telephone r r GSM PSTN MS bảo mật ISDN Điện thoại bàn bảo mật TA r Telephone Hỡnh 2.12: Tng quan v mt h... KASUMI 61 CHNG NG DNG FPGA TRONG BO MT Vễ TUYN 64 4.1 Khỏi nim c bn v cu trỳc ca FPGA .64 4.2 Cỏc ng dng ca FPGA 66 4.3 í ngha v vai trũ ca FPGA .66 4.4 Ti u húa... c s dng kt hp cỏc u im ca chỳng ( hỡnh 1.3) 14 Kênh bảo mật Dữ liệu gốc Mã hoá Dữ liệu mã hoá Khoá bí mật (SK) Giải mã Dữ liệu gốc Khoá bí mật (SK) Hỡnh 1.3 m bo tin cy bng mó hoỏ i xng 1.1.3