Phương pháp điều biến tín hiệu trong việc đo phổ quang dẫn của tiếp giáp p n

Khoá luận tốt nghiệp Mai Thi Mi =============================================================== a Phần mở đầu * Lí chọn đề tài Lịch sử nhân loại trải qua nhiều cách mạng khoa học kĩ thuật Tinh thần tìm tòi sáng tạo giúp người ngày có nhiều phát minh, sáng kiến tìm công cụ mới, đường để chinh phục tự nhiên mang lại hạnh phúc cho nhân loại Nền công nghiệp giới đạt thành tựu to lớn nhờ ứng dụng tiến khoa học kĩ thuật công nghệ Trong năm gần đây, công nghệ vi điện tử phát triển mạnh mẽ với đời vi mạch cỡ lớn, cực lớn với giá thành giảm nhanh Thiết bị hiển thị P - N ( Liquid Crystal Display) sử dụng nhiều ứng dụng vi điều khiển P - N có nhiều ưu điểm so với dụng cụ hiển thị khác có khả hiển thị kí tự đa dạng, trực quan (chữ, số) tốn tài nguyên, giá thành rẻ Vì vậy, hữu dụng cho việc hiển thị liệu Chúng chọn đề tài Phương pháp điều biến tín hiệu việc đo phổ quang dẫn tiếp giáp p-n * Mục tiêu nhiệm vụ nghiên cứu Mục tiêu - Nắm bước để thực nghiên cứu khoa học - Hiểu sử dụng hiển thị P - N - Hiểu sử dụng họ vi điều khiển 8051 - Tăng cường lực giải vấn đề kĩ thuật thực tế, lực tự học - Nâng cao kĩ lắp ráp đọc mạch điện Nhiệm vụ - Tìm hiểu lí thuyết hiển thị P - N - Tìm hiểu lí thuyết vi điều khiển Khoá luận tốt nghiệp Mai Thi Mi =============================================================== - Khai thác sử dụng họ vi điều khiển 8051 P - N * Đối tượng nghiên cứu - Hiển thị P - N vi điều khiển - Nghiên cứu tài liệu có liên quan * Phạm vi nghiên cứu - Nghiên cứu họ vi điều khiên 8051 - Nghiên cứu hiển thị P - N * Phương pháp nghiên cứu Nghiên cứu lí thuyết kết hợp với thực nghiệm * ý nghĩa khoa học thực tiễn đề tài Thiết bị hiển thị P - N có tính ưu việt nhiều loại hiển thị khác Nó hiển thị kí tự sinh động, trực quan( chữ, số) Ta sử dụng P - N hiển thị giá trị nhiệt độ phòng, giá trị áp suất * Cấu trúc Khoá luận gồm chương: Chương 1: Hiển thị P - N Tìm hiểu cấu tạo số hoạt động hiển thị P - N Chương 2: Tổng quan vi điều khiển Chương 3: Thử nghiệm Một số thử nghiệm P - N vi điều khiển 8051 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== b Nội dung Chương hiển thị P - N P - N từ viết tắt Liquid Crystal Display, có nghĩa hiển thị tinh thể lỏng Thiết bị sử dụng nhiều ứng dụng vi điều khiển, sử dụng để hiển thị liệu Hình dáng kích thước Có nhiều loại P - N có hình dáng kích thước khác nhau, loại P - N thông dụng Hình 1: Hình dáng P - N Khi sản xuất P - N, nhà sản xuất tích hợp chíp điều khiển bên lớp vỏ đưa chân giao tiếp cần thiết Các chân đánh số thứ tự sau 10 11 12 13 14 15 16 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Hình 2: Sơ đồ chân P - N Chức chân Chân số Tên VSS Chức Chân nối đất cho P - N, thiết kế mạch ta nối chân với GND mạch điều khiển VDD Chân cấp nguồn cho P - N, thiết kế mạch ta nối chân với VCC =5V mạch điều khiển Vee Chân dùng để điều chỉnh độ tương phản P - N RS Chân chọn ghi Báo cho P - N biết tới hiển thị liệu hay thực thi lệnh điều khiển( mức 0: lệnh , mức 1: hiển thị liệu R/W Chân chọn chế độ đọc/ghi Có tác dụng cho P N biết vi điều khiển muốn đọc hay ghi (mức 0:P - N hoạt động chế độ ghi, mức 1: P - N hoạt động chế độ đọc) E Chân cho phép (enable): chân cho biết vi điều khiển liên lạc với nó, mức tích cực mức Chân dùng để điều khiển trạng thái đường truyền liệu 7-14 DB0DB7 Tám đường bus liệu dùng để trao đổi thông tin với MPU, có chế độ sử dụng đường bus này: + Chế độ bit: Dữ liệu truyền đường, với bit MSB (bít có trọng số lớn) bit DB7 + Chế độ bit: Dữ lệu truyền đường từ DB4 tới DB7, bit MSB DB7 Chi tiết sử dụng giao thức đề cập Khoá luận tốt nghiệp Mai Thi Mi =============================================================== phần sau 15- 16 A- K Là chân Anode Cathode LED backlight Do chất cấu tạo, ta nhìn thấy kí tự P - N nguồn sáng xung quanh Trong điều kiện ánh sáng môi trường yếu không có, P - N muốn hiển thị phải tự tạo ánh sáng cho riêng Các LED backlight thiết kế bên P - N để thực nhiệm vụ Muốn cho P - N tự phát sáng, cần đặt điện áp phân cực thuận vào chân AK Có thể sử dụng transistor để điều khiển tắt bật theo ý muốn Bảng 1: Chức chân P - N Ghi chú: chế độ đọc, MPU đọc thông tin từ P - N thông qua chân DBx chế độ chi, MPU xuất thông tin điều khiển cho P - N thông qua chân DBx Cấu tạo HD44780 Để hiểu rõ chức chân hoạt động chúng, Ta tìm hiểu sơ qua chip HD44780 - loại chip điều khiển P - N thông dụng nước ta Chip HD44780 gồm có ghi, cờ báo bận, đếm địa AC, vùng RAM hiển thị DDRAM, Vùng ROM chứa kí tự CGROM, vùng RAM chứa kí tự đồ hoạ CGRAM Các ghi Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Chip HD44780 có ghi bit quan trọng: Thanh ghi lệnh IR (instructor Register) ghi liệu (data Register) - Thanh ghi IR: Để điều khiển P - N, người dùng phải lệnh thông qua tám đường bus DB0-BD7 Mỗi lệnh nhà sản xuất P - N đánh địa rõ ràng Người dùng việc cung cấp địa lệnh cách nạp vào ghi IR chuỗi bit, chip HD44780 tra bảng mã lệnh địa mà IR cung cấp thực lệnh VD: Lệnh hiển thị hình, có địa lệnh 00001100 (DB7DB0) Lệnh hiển thị hình trỏ có mã lệnh 00001110 - Thanh ghi DR: Thanh ghi DR dùng để chứa liệu bit để ghi vào vùng RAM, DDRAM CGRAM ( chế độ ghi) dùng để chứa liệu từ vùng RAM gởi cho MPU( chế độ đọc) Nghĩa là, MPU ghi thông tin vào DR, mạch nội bên chíp tự động ghi thông tin vào DDRAM CGRAM Hoặc thông tin địa ghi vào IR, liệu địa vùng RAM nội HD44780 chuyển DR để truyền cho MPU Như vậy, cách điều khiển chân RS R/W, chuyển qua lại ghi giao tiếp với MPU Bảng sau tóm tắt cách thiết lập hai chân RS R/W theo mục đích giao tiếp RS R/W Khi cần 0 Ghi vào ghi IR để lệnh cho P - N Đọc cờ bận DB7 giá trị đếm địa DB0 - DB6 Ghi vào ghi DR 1 Đọc liệu từ DR Bảng 2: Chức chân RS R/W theo mục đích sử dụng Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Cờ báo bận BF (Busy Flag) Khi thực hoạt động bên chip, mạch nội bên cần khoảng thời gian để hoàn tất Khi thực thi hoạt động bên vậy, P - N bỏ qua giao tiếp với bên bật cờ BF (thông qua chân DB7 có thiết lập RS=0, R/W=1) lên để báo cho MPU biết bận Dĩ nhiên, xong việc, đặt cờ BF lại mức 3 Bộ đếm địa AC (Address Counter) Trong chip HD44780, ghi IR không trực tiếp kết nối với vùng RAM (DDRAM CGRAM) mà thông qua đếm địa AC Bộ đếm nối với vùng RAM theo kiểu rẽ nhánh Khi địa lệnh nạp vào ghi IR, ghi nối trực tiếp cho vùng RAM việc chọn lựa vùng RAM tương tác bao hàm mã lệnh Sau ghi vào (đọc từ) RAM, đếm AC tự động tăng lên đơn vị nội dung AC xuất cho MPU thông qua DB0-DB6 có thiết lập RS=0, R/W=1 Lưu ý: Thời gian cập nhập AC không tính vào thời gian thực thi lệnh mà cập nhập sau cờ BF lên mức cao, lập trình hiển thị, bạn phải delay khoảng thời gian ( sau BF=1) trước nạp liệu Vùng RAM hiển thị DDRAM (Display Data RAM) Đây vùng RAM để hiển thị, nghĩa ứng với địa RAM ô kí tự hình bạn ghi vào vùng RAM mã bit, P N hiển thị vị trí tương ứng hình kí tự có mã bit mà bạn cung cấp Hình sau trình bày rõ mối liên hệ Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Display position 00 01 02 03 04 79 4E 80 4F 39 26 66 40 27 67 DDRAM address Figure2 Display position 00 40 01 41 02 42 1-Line Display 03 43 04 44 DDRAM address Figure4 2-Line Display Hình 3: Mối liên hệ địa DDRAM vị trí hiển thị P - N Vùng ROM chứa kí tự CGROM (Character Generator ROM) Vùng ROM dùng để chứa mẫu kí tự loại 5x8 5x10 điểm ảnh/kí tự, định địa bit Tuy nhiên, có 208 mẫu kí tự 5x8 32 mẫu kí tự kiểu 5x10 (tổng cộng 240 thay 28= 256 mẫu kí tự) Người dùng thay đổi vùng ROM Như vậy, để ghi vào vị trí thứ x hình kí tự y đó, người dùng phải ghi vào phần DDRAM địa x chuỗi mã kí tự bit CGROM VD: Để hiển thị chữ b lên P - N địa thời ta lệnh xuất liệu (hàm data) với mã lệnh 01100010 (đây vị trí chữ b bảng mã kí tự P - N) Và trùng với bảng mã ASCII, nên thay viết #01100010B ta viết #b ASM Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Hình 4: Bảng mã kí tự Vùng RAM chứa kí tự đồ hoạ CGRAM (Charater Generator RAM) Như bảng mã kí tự, nhà sản xuất dành vùng có địa byte cao 0000 để người dùng tạo mẫu kí tự đồ hoạ riêng Tuy nhiên dung lượng vùng hạn chế: Ta tạo kí tự loại 5x8 điểm ảnh kí tự loại 5x10 điểm ảnh Để ghi vào CGRAM, xem hình Hình 5: Mối liên hệ địa CGRAM, liệu CGRAM, mã kí tự Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Tập lệnh P - N Trước tìm hiểu tập lệnh P - N, sau vài ý giao tiếp với P - N - Khi lập trình điều khiển P - N, ta tác động trực tiếp vào hai ghi DR IR thông qua chân DBx, ta phải thiết lập chân RS, R/W phù hợp để chuyển hai ghi - Với lệnh, P - N cần khoảng thời gian để hoàn tất, thời gian lâu tốc độ MPU, nên ta cần kiểm tra cờ BF đợi (delay) cho P - N thực thi xong lệnh hành lệnh - Địa RAM (AC) tự động tăng (giảm) đơn vị, có lệnh ghi vào RAM (Điều giúp cho chương trình gọn hơn) - Các lệnh P - N chia thành nhóm sau: + Các lệnh kiểu hiển thị VD : Kiểu hiển thị (1 hàng/2 hàng) + Chỉ định địa RAM nội + Nhóm lệnh truyền liệu RAM nội + Các lệnh lại Tên lệnh Hoạt động Texe(max) Mã lệnh DBx = DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DBx = Clear Display 0 0 0 Lệnh Clear Display (xoá hiển thị) ghi khoảng trống - blank (mã hiển thị kí tự 20H) vào tất ô nhớ DDRAM, sau trả đếm địa AC = , trả lại hiển thị gốc bị thay đổi Nghĩa là: Tắt hiển thị, trỏ rời góc trái (hàng đầu tiên), chế độ tăng AC Mã lệnh 10 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Bắt đầu Trễ 15 mS RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 1 * * * * Trễ 4.1 mS RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 1 * * * * Trễ 100 uS RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 1 * * * * RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 1 N F * * 0 0 0 0 0 0 020 0 0 0 0 0 I/D S Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Bắt đầu Trễ 15 mS RS R/W DB7 DB6 DB5 DB4 0 0 1 Trễ 4.1 mS RS R/W DB7 DB6 DB5 DB4 0 0 1 Trễ 100 uS RS R/W DB7 DB6 DB5 DB4 0 RS 0 0 0 0 0 1 R/W DB7 DB6 DB5 DB4 0 0 0 0 0 0 N F 0 21 0 0 0 0 1 * 0 0 I/D 0 * 0 S Khoá luận tốt nghiệp Mai Thi Mi =============================================================== 22 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Chương Tổng quan họ vi điều khiển Tổng quan họ vi điều khiển 8051 Chíp 8051 có đặc trưng tóm tắt sau - 4KB ROM - 128 byte RAM - port xuất nhập bit - định thời 16 bit - Mạch giao tiếp nối tiếp - Không gian nhớ chương trình 64K - Không gian nhớ liệu 64K - Bộ xử lý bít (thao tác bit riêng rẽ) - 210 vị trí nhớ định địa chỉ, vị trí bit Sơ đồ khối INT1 INT2 Điều khiển ngắt Các ghi RAM ROM Bộ định thời CPU Dao động Bus điều khiển Cổng vào/ Cổng nối tiếp P0 P1 P2 P3 EA RST RXD PSEN ALE Hình 10:Sơ đồ khối họ 8051 23 TXD Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Sơ đồ chân Hình 11: Sơ đồ chân họ 8051 Chân VCC: Chân số 40 chân VCC cấp điện nguồn cho vi điều khiển Nguồn điện cấp +5V 0.5 Chân GND: Chân số 20 nối GND (hay nối mass) Khi thiết kế cần sử dụng mạch ổn áp để bảo vệ cho vi điều khiển, cách đơn giản sử dụng IC ổn áp 7805 3.3 Các chân (PINOUT) Các chân mô tả tóm tắt chức sau Chip 8051 có 40 chân, 32 40 chân làm nhiệm vụ xuất/nhập, nhiên 24 32 đường có mục đích Mỗi đường hoạt động xuất/nhập hoạt động đường điều khiển hoạt động đường địa chỉ/dữ liệu bus địa chỉ/dữ liệu đa hợp 24 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== 32 chân chia làm port bit Với thiết kế yêu cầu mức tối thiểu nhớ thành phần bên khác, ta sử dụng port làm nhiệm vụ xuất/nhập liệu đường cho port xử lý đơn vị giao tiếp với thiết bị song song máy in, biến đổi D_A vv, đường hoạt động độc lập giao tiếp với thiết bị đơn bit chuyển mạch, LED, cuộn dây, động 3.3.1 Port Port (từ chân 32 đến chân 39 8051) có công dụng Các chân port ký hiệu P0.0, P0.1, P0.7 Trong thiết kế có tối thiểu thành phần, port sử dụng làm nhiệm vụ xuất/nhập Trong thiết kế lớn có nhớ ngoài, port trở thành bus địa bus liệu đa hợp 3 Port Port có công dụng xuất/nhập (các chân từ đến chíp 8051) Các chân port ký hiệu P1.0, P1.1, P1.7 dùng để giao tiếp với thiết bị bên có yêu cầu chúng sử dụng để giao tiếp với thiết bị ngoại vi 3 Port Port (các chân từ 21 đến 28 8051) có công dụng, làm nhiệm vụ xuất/nhập byte địa cao bus địa 16 bit cho thiết kế có nhớ chương trình thiết kế có nhiều 256 byte nhớ liệu 3 Port Port (các chân từ 10 đên 17 chíp 8051) có hai công dụng Khi không hoạt động xuất/nhập, chân port có nhiều chức riêng (mỗi chân có chức riêng liên quan đến đặc trưng cụ thể 8051) 25 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Bit Tên Địa bit Chức P3.0 RxD B0H Chân nhận liệu port nối tiêp P3.1 TxD B1H Chân phát liệu port nối tiếp P3.2 INT0 B2H Ngõ vào ngắt P3.3 INT1 B3H Ngõ vào ngắt P3.4 T0 B4H Ngõ vào định thời/đếm P3.5 T1 B5H Ngõ vào định thời/đếm P3.6 WR B6H Điều khiển ghi nhớ liệu P3.7 RD B7H Điều khiển đọc nhớ liệu P1.0 T2 90H Ngõ vào nhớ định thời/đếm P1.1 T2EX 91H Nạp lại/thu nhận định thời Bảng 6: Chức chân port port 3 Các chân cho phép nhớ chương trình PSEN 8051 cung cấp cho ta tín hiệu điều khiển bus.Tin hiệu cho phép nhớ chương trình PSEN (program storeenable) tín hiệu xuất chân 29 Đây tín hiệu điều khiển cho phép ta truy xuất nhớ chương trình Chân thường nối với chân cho phép OE (output enable) EPROM (hoặc ROM) phép đọc byte lệnh Tín hiệu PSEN logic suốt thời gian tìm nạp lệnh Các mã nhị phân chương trình hay opcode (mã thao tác) đọc từ EPROM, qua bus liệu chốt vào ghi lệnh IR 8051 để giải mã Khi thực thi chương trình chứa ROM nội, PSEN trì logic không tích cực (logic 1) 3 Chân cho phép chốt địa ALE 8051 sử dụng chân 30, chân xuất tín hiệu cho phép chốt địa ALE (address latch enable) để giải đa hợp (demultiplexing) bus liệu bus địa Khi port sử dụng làm bus địa chỉ/dữ liệu đa hợp, chân ALE xuất 26 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== tín hiệu để chốt địa (byte thấp địa 16 bit) vào ghi suốt 1/2 đầu chu kỳ nhớ (memory cycle) Sau điều thực hiện, chân porst xuất/nhập liệu hợp hệ suốt 1/2 thứ chu kỳ nhớ Tín hiệu ALE có tần số 1/6 tần số mạch dao động bên chíp vi điều khiển dùng làm xung clock cho phần lại hệ thống Nếu mạch dao động có tần số 12 MHz, tín hiệu ALE có tần số 2MHz Ngoài hệ thời gian thực thi lệnh MOVX, xung ALE bị bỏ qua Chân ALE dùng để nhận xung ngõ vào lập trình cho EPROM chíp phiên 8052 có EPROM 3 Chân truy xuất EA Ngõ vào (chân 31) nối với 5V (logic 1) với GND (logic 0) Nếu chân nối lên 5V, 8051/8052 thực thi chương trình ROM nội (chương trình nhỏ 4K/8K) Nếu chân nối với GND (và chân PSEN logic 0), chương tình cần thực thi chứa nhớ Các phiên EPROM 8051 sử dụng chân EA làm chân nhân điện áp cấp điện 21V (V PP ) cho việc lập trình EPROM nội (nạp EPROM) 3 Chân RESET (RST) Ngõ vào RST (chân 9) ngõ vào xóa (master reset) 8051 dùng để thiết lập lại trạng thái ban đầu cho hệ thống hay gọi tắt reset hệ thống Khi ngõ vào treo mức logic tối thiểu hai chu kỳ máy, ghi bên 8051 nạp giá trị thích hợp cho việc khởi động lại hệ thống 27 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== 3 .9 Các chân XTAL1 XTAL2 Mạch dao động bên chíp 8051 ghép với thạch anh bên hai chân XTAL1 XTAL2 (chân 18 chân 19) Tần số danh định thạch anh 12 MHz cho hầu hết chíp họ MCS - 51 (80C31BH sử dụng thạch anh 16 MHz bên trong, mạch dao động bên chíp không cần thạch anh bên ngoài) 28 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Chương Thử nghiệm Thiết kế phần cứng 1.1 Mạch ổn áp 5V + 7805 + 78778 UV C1 C2 Ura - Hình 12: Sơ đ mạch ổn áp 5V - Mạch nguồn sử dụng vi mạch ổn áp 7805, nguồn mạch có điện áp đầu cố định 5V Sơ đồ mạch nguyên lý Trong sơ đồ mạch nguyên lý AT89C52 + LMB162A chân P - N kết nối với AT89C52 sau + Chân (Vss) nối với mass + Chân (VDD) nối với dương nguồn + Chân (VEE) nối với biến trở 10K nối với nguồn + Chân (RS) nối với chân P1.0 vi điều khiển + Chân (R/W) nối với chân P1.1 vi điều khiển + Chân (E) nối với chân P1.2 vi điều khiển + Các chân liệu (DB0 DB7) nối với port vi điều khiển Dưới sơ đồ mạch nguyên lý AT89C52 + LMB162A 29 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Thiết kế phần mềm Chúng đưa đoạn chương trình viết cho P - N, cho phép P - N hiển thị hình dòng chữ ứng dụng DS18B20 thị giá trị nhiệt độ đo Toàn nội dung phần mềm viết ngôn ngữ ASM đề cập phần phụ lục 30 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Sơ đồ tổng quát BEGIN Khởi tạo P - N Xoá P - N Nhập liệu lên P - N Hiện thị giá trị nhiệt độ END 2 Khối khởi tạo Khối khởi tạo cho phép P - N hoạt động chế độ hàng, 5x8 điểm ảnh Chương trình có sử dụng tới chương trình WRITE_2_NIBBLES (viết byte lệnh) WAIT_P - N (đợi P - N) Chương trình WRITE_2_NIBBLES có tác dụng viết byte liệu vào P N Còn chương trình WAIT_P - N có tác dụng đợi P - N thực xong lệnh trước INIT_P - N: CLR P - N_RS CLR P - N_RW CLR P - N_EN SETB P - N_EN 31 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== MOV A,#28h LCALL WRITE_2_NIBBLES LCALL WAIT_P - N MOV A,#28h LCALL WRITE_2_NIBBLES LCALL WAIT_P - N MOV A,#28h LCALL WRITE_2_NIBBLES LCALL WAIT_P - N MOV A,#0Ch LCALL WRITE_2_NIBBLES LCALL WAIT_P - N MOV A,#06h LCALL WRITE_2_NIBBLES LCALL WAIT_P - N RET WRITE_2_NIBBLES: PUSH ACC MOV P - N_PORT,A SETB P - N_EN CLR P - N_EN POP ACC SWAP A MOV P - N_PORT,A SETB P - N_EN CLR P - N_EN RET WAIT_P - N: CLR P - N_RS SETB P - N_RW LCALL READ_2_NIBBLES ORL A,#01111111b CJNE A,#01111111b,WAIT_P - N CLR P - N_RW RET 32 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== Khối xoá P - N Chương trình xoá P - N có tác dụng tắt hiển thị, đưa trỏ góc trái hình hàng CLEAR_P - N: CLR P - N_RS MOV A,#01h LCALL WRITE_2_NIBBLES LCALL WAIT_P - N RET Thử nghiệm Sau tiến hành lắp ráp, đo đạc, cho hiển thị lên hình giá trị đo nhiệt độ sensor DS18B20 giá trị độ ẩm SHT7X phòng thí nghiệm điện tử cho kết tốt 33 Khoá luận tốt nghiệp Mai Thi Mi =============================================================== c KếT LUậN Các vi điều khiển ứng dụng nhiều tự động điều khiển phục vụ đời sống xã hội Đề tài nghiên cứu khai thác sử dụng ứng dụng công nghệ đại mang tính thời công nghệ vi điện tử, công nghệ tin học Cụ thể là: + Đã tìm hiểu hiển thị P - N Đây thiết bị có ứng dụng rộng rãi đời sống Nó có nhiều ưu điểm so với loại hiển thị khác kích thước nhỏ gọn, kiểu dáng ấn tượng, có khả hiển thị đa dạng, trực quan + Đã tìm hiểu chip vi điều khiển AT89C52 Đây chip vi điều khiển mạnh ứng rộng rãi có xu hướng phát triển mạnh + Biết cách xử lý hiển thị liệu hình P - N + Nắm phương pháp lập trình cho vi điều khiển + Nắm trình tự làm nghiên cứu khoa học Đề tài có ý nghĩa tiếp tục nghiên cứu bổ xung ý tưởng khoa học cách thiết kế cụ thể để áp dụng vào thực tiễn Cuối cùng, mong muốn giúp đỡ, đóng góp ý kiến cộng tác nghiên cứu để đề tài có ý nghĩa hơn, ứng dụng vào đời sống xã hội 34 [...]... bộ nhớ chương trình PSEN 8051 cung c p cho ta 4 t n hiệu điều khi n bus.Tin hiệu cho ph p bộ nhớ chương trình PSEN (program storeenable) là t n hiệu xuất tr n ch n 29 Đây là t n hiệu điều khi n cho ph p ta truy xuất bộ nhớ chương trình ngoài Ch n này thường n i với ch n cho ph p OE (output enable) của EPROM (hoặc ROM) để cho ph p đọc các byte lệnh T n hiệu PSEN ở logic 0 trong suốt thời gian tìm n p. .. Entry mode, tuy nhi n nội dung hi n thị không bị dịch bất ch p chế độ Entry mode Bảng 3:T p lệnh của P - N 5 Giao ti p giữa P - N và MPU 5 1 Đặc tính đi n của các ch n giao ti p P - N sẽ bị hỏng nghiêm trọng, hoặc hoạt động sai lệch n u b n vi phạm khoảng đặc tính đi n sau đây Ch n c p ngu n (Vcc- GND) Min: - 0.3V, Max: + 7V Các ch n ngõ vào (DBx, E,) Min: - 0.3V, Max: (Vcc+0.3V) Nhiệt độ hoạt động... l p trình cho EPROM tr n ch p đối với các phi n b n của 8052 có EPROM n y 3 3 7 Ch n truy xuất ngoài EA Ngõ vào n y (ch n 31) có thể được n i với 5V (logic 1) hoặc với GND (logic 0) N u ch n này n i l n 5V, 8051/8052 thực thi chương trình trong ROM n i (chương trình nhỏ h n 4K/8K) N u ch n nối với GND (và ch n PSEN cũng ở logic 0), chương tình c n thực thi chứa ở bộ nhớ ngoài Các phi n b n của EPROM... xuất/nh p dữ liệu h p hệ trong suốt 1/2 thứ 2 của chu kỳ bộ nhớ T n hiệu ALE có t n số bằng 1/6 t n số của mạch dao động b n trong ch p vi điều khi n và có thể được dùng làm xung clock cho ph n c n lại của hệ thống N u mạch dao động có t n số 12 MHz, t n hiệu ALE có t n số 2MHz Ngoài hệ duy nhất là trong thời gian thực thi lệnh MOVX, một xung ALE sẽ bị bỏ qua Ch n ALE c n được dùng để nh n xung ngõ... vào ngắt ngoài 0 P3 .3 INT1 B3H Ngõ vào ngắt ngoài 1 P3 .4 T0 B4H Ngõ vào của bộ định thời/đếm 0 P3 .5 T1 B5H Ngõ vào của bộ định thời/đếm 1 P3 .6 WR B6H Điều khi n ghi bộ nhớ dữ liệu ngoài P3 .7 RD B7H Điều khi n đọc bộ nhớ dữ liệu ngoài P1 .0 T2 90H Ngõ vào của bộ nhớ định thời/đếm 2 P1 .1 T2EX 91H N p lại/thu nh n của bộ định thời 2 Bảng 6: Chức n ng các ch n của port 3 và port 1 3 3 5 Các ch n cho ph p của. .. mạch nguy n lý Trong sơ đồ mạch nguy n lý của AT89C52 + LMB162A thì các ch n của P - N được kết n i với AT89C52 như sau + Ch n 1 (Vss) n i với mass + Ch n 2 (VDD) n i với dương ngu n + Ch n 3 (VEE) n i với bi n trở 10K rồi n i với ngu n + Ch n 4 (RS) n i với ch n P1 .0 của vi điều khi n + Ch n 5 (R/W) n i với ch n P1 .1 của vi điều khi n + Ch n 6 (E) n i với ch n P1 .2 của vi điều khi n + Các ch n dữ liệu... công dụng Khi không hoạt động xuất/nh p, các ch n của port 3 có nhiều chức n ng riêng (mỗi ch n có chức n ng riêng li n quan đ n các đặc trưng cụ thể của 8051) 25 Khoá lu n tốt nghi p Mai Thi Mi =============================================================== Bit T n Địa chỉ bit Chức n ng P3 .0 RxD B0H Ch n nh n dữ liệu của port n i ti p P3.1 TxD B1H Ch n phát dữ liệu của port n i ti p P3 .2 INT0 B2H Ngõ... ch n Hình 11: Sơ đồ ch n của họ 8051 3 1 Ch n VCC: Ch n số 40 là ch n VCC c p đi n ngu n cho vi điều khi n Ngu n đi n c p là +5V 0.5 3 2 Ch n GND: Ch n số 20 n i GND (hay n i mass) Khi thiết kế c n sử dụng một mạch n p để bảo vệ cho vi điều khi n, cách đ n gi n là sử dụng IC n p 7805 3.3 Các ch n (PINOUT) Các ch n được mô tả tóm tắt chức n ng như sau Chip 8051 có 40 ch n, 32 trong 40 ch n này... công dụng Các ch n của port 0 được ký hiệu P0 .0, P0 .1, P0 .7 Trong các thiết kế có tối thiểu thành ph n, port 0 được sử dụng làm nhiệm vụ xuất/nh p Trong các thiết kế l n h n có bộ nhớ ngoài, port 0 trở thành bus địa chỉ và bus dữ liệu đa h p 3 3 2 Port 1 Port 1 có một công dụng là xuất/nh p (các ch n từ 1 đ n 8 của ch p 8051) Các ch n của port 1 được ký hiệu là P1 .0, P1 .1, P1 .7 và được dùng để giao ti p. .. hướng phát tri n mạnh + Biết cách xử lý và hi n thị dữ liệu hi n tr n m n hình P - N + N m được phương ph p l p trình cho vi điều khi n + N m được trình tự làm một nghi n cứu khoa học Đề tài sẽ có ý nghĩa h n nếu được ti p tục nghi n cứu bổ xung cả về ý tưởng khoa học và cách thiết kế cụ thể để có thể p dụng vào thực ti n Cuối cùng, chúng tôi rất mong mu n được sự gi p đỡ, đóng g p ý ki n và cộng ... WRITE_2_NIBBLES LCALL WAIT _P - N RET WRITE_2_NIBBLES: PUSH ACC MOV P - N_ PORT,A SETB P - N_ EN CLR P - N_ EN POP ACC SWAP A MOV P - N_ PORT,A SETB P - N_ EN CLR P - N_ EN RET WAIT _P - N: CLR P - N_ RS... byte liệu vào P N C n chương trình WAIT _P - N có tác dụng đợi P - N thực xong lệnh trước INIT _P - N: CLR P - N_ RS CLR P - N_ RW CLR P - N_ EN SETB P - N_ EN 31 Khoá lu n tốt nghi p Mai Thi Mi ===============================================================... ch n port port 3 Các ch n cho ph p nhớ chương trình PSEN 8051 cung c p cho ta t n hiệu điều khi n bus.Tin hiệu cho ph p nhớ chương trình PSEN (program storeenable) t n hiệu xuất ch n 29 Đây t n hiệu