Kiến Trúc Bộ Nhớ Máy Vi Tính

Giáo trình Kiến trúc máy tính Ngô Nh Khoa Chơng VI kiến trúc Bộ nhớ máy vi tính I Các khái niệm chung Một hoạt động máy tính lu trữ liệu dạng nhị phân Các liệu chơng trình số liệu mà Vi xử lý đa đọc vào tuỳ theo yêu cầu Bộ nhớ thiết bị để thực nhiệm vụ lu trữ liệu máy vi tính Mỗi ô nhớ đợc xác định địa Thông thờng ô nhớ có dung lợng byte Các byte đợc ghép thành từ Những máy 16 bit số liệu tổ chức byte/từ, máy 32 bit số liệu độ dài từ gấp đôi (4 byte/từ) I.1 Trật tự byte từ Có thể từ phải sang trái (vi xử lý họ Intel) ngợc lại từ trái sang phải (vi xử lý họ Motorola) Trờng hợp liệu lu giữ số nguyên hai cách xếp trở ngại Nhng liệu bao gồm số nguyên xâu ký tự có vấn đề Xâu kết thúc byte cuối để điền kín chỗ trống từ, số nguyên đợc thêm vào byte phần có trọng số cao Do dịch cách xếp sang cách xâu giống nh số nguyên bị nhầm I.2 Mã phát lỗi sửa sai Số vị trí bit khác hai từ gọi khoảng cách Hamming Ví dụ, hai từ: 10001001 10110001 có khoảng cách Hammming Để sửa sai, bên cạnh m số bit số liệu từ, ngời ta thêm vào r bit d (redundant bits) chiều dài tổng từ n : n=m+r Để phát d bit lỗi đơn, cần dùng mã có khoảng cách d+1 Tơng tự, để sửa lỗi d bit đơn, cần dùng mã có khoảng cách 2d+1 Ví dụ, dùng mã bit parity thêm vào byte số liệu, mã có khoảng cách 2, dùng để phát bit sai, nhng không sửa đợc lỗi Trong truyền khối ký tự, ký tự có bit parity để kiểm tra cuối khối, ta truyền thêm ký tự parity toàn thể tin, gọi longitudinal check (LRC) Phía thu tính LRC so với LRC nhận đợc để kiểm tra lỗi Một phơng pháp để kiểm tra lỗi truyền số liệu dùng CRC (Cyclic redundance check), đa thức nhị phân d thu đợc chia đa thức bit tin cho đa thức quy định Ví dụ mã sửa sai mã có từ dài 10 bit nh sau: 0000000000, 0000011111, 1111100000, 1111111111 Mã có khoảng cách 5, tức sửa đợc lỗi kép Ví dụ ta nhận đợc từ 0000000111, máy thu biết từ phải 0000011111 (nếu coi nh nhiều lỗi kép) Nhng lỗi ba xảy ra, biến 0000000000 thành 0000000111 ta không sửa lỗi đợc Để sửa lỗi, ngời ta dùng thuật toán Hamming Photocopyable 52 Giáo trình Kiến trúc máy tính Ngô Nh Khoa I.3 Kiến trúc tổng thể nhớ (h 6.1) Xét cách tổng thể, nhớ máy tính có kiến trúc theo cung bậc (hierarchy) trải dài từ nhớ đến nhớ cuối đến nhớ đệm (cache) CPU Mass Memory HDD, FDD, Tape, CD ROM I/O Processor Main Memory RAM Internal Cache External cache Hình 6.1 Hieratchy nhớ máy vi tính I.4 Quản lý nhớ (MMU, Memory Management Unit) Công việc quản lý nhớ máy vi tính chủ yếu vi xử lý đảm nhiệm Bên cạnh có DMAC (Direct Memory Access Controller) tham gia quản lý nhớ việc truyền số liệu controller ổ đĩa với nhớ làm tơi nhớ máy có Cache Memory Cache Memory Controller thực công việc truyền số liệu Cache Memory RAM khu vực trung tâm máy vi tính (bộ vi xử lý, ROM, RAM, bus ), thực chất việc quản lý nhớ ghi vi xử lý đa địa ô nhớ cổng I/O qua bus địa chỉ, lệnh điều khiển/ trạng thái khác lệnh đọc vào/ viết số liệu ô nhớ Các phận bên VXL giải mã địa tín hiệu điều khiển/ trạng thái để trỏ vào byte/ từ/ từ kép nhớ để thực thao tác tơng ứng Còn từ ổ đĩa trở đi, việc quản lý nhớ thực lệnh hệ điều hành lên file (có địa chiều C-H-S), cụ thể truyền số liệu nhờ DMAC vùng đệm (buffer) điều khiển ổ đĩa với nhớ RAM Photocopyable 53 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Các vi xử lý Intel từ hệ 286 trở phân biệt hai mode địa chỉ: mode địa thực (chỉ quản lý 20 bit địa vật lý nhớ) mode địa bảo vệ (quản lý tới 32 bit địa ảo nhờ ghi ẩn vi xử lý) cấp dới, tức cấp ngoại vi, nh điều khiển ổ đĩa, điều khiển hình, máy in có tổ chức nhớ riêng chúng để tiện cho việc cất giữ xử lý với đặc thù riêng Các nhớ RAM-ROM vùng nhớ nhớ (trên ổ đĩa), khác cách mã hoá bit, cách tổ chức, cách truy nhập khác II Tổ chức nhớ vi xử lý Bộ nhớ vi xử lý xem nh bao gồm có nhớ ROM nhớ RAM Bộ nhớ RAM vi xử lý ghi (thanh ghi chung, ghi số, ghi đoạn, ghi ngăn xếp, ghi trạng thái, ghi cờ, đệm số liệu/ địa chỉ/ điều khiển ) Còn nhớ RAM phận giải mã lệnh để phát vi lệnh Nhằm mục đích quản lý đợc số lợng địa nhớ (ảo) nhiều số đờng địa vi xử lý bảo vệ vùng nhớ nhiệm vụ khác (task) hạt nhân (kernal) chống truy nhập không hợp pháp, vi xử lý có cách tổ chức đặc biệt ghi địa (bộ phận phân trang, điều khiển đoạn nhiệm vụ) Các vi xử lý từ hệ 486 trở có nhớ Cache Memory với kích thớc nhiều Kbyte để chứa mảng lệnh số liệu thờng dùng lấy từ nhớ RAM, nhằm tăng tốc độ truy nhập Để tăng tốc độ tính toán phép toán dấu chấm động, vi xử lý từ 486 trở có phận dấu chấm động (FPU, Floating Point Unit), phận có ghi FPU phục vụ riêng cho III Tổ chức nhớ máy vi tính Bộ nhớ máy tính dùng để chứa chơng trình số liệu phần chơng trình hạt nhân nhiệm vụ Mỗi byte đợc gán cho địa để VXL DMAC truy nhập tới Bộ nhớ RAM máy từ 386 trở đợc tách riêng nhớ đệm (cache memory), RAM tĩnh với thời gian truy nhập nhanh, có kích thớc dới 1Mb đợc nối vào bus nội máy tính sát vi xử lý đợc điều khiển Cache controller Phần lại DRAM, chậm nhng rẻ có dung lợng lớn Hình 6.2 thể sơ đồ khối bên máy 386 Photocopyable 54 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Local DRAM 80386DX CPU 80387DX Coprocessor 82385DX Cache Controller Cache SRAM 82315 Data Buffer Local DRAM 82386 System Controller Local DRAM 82384 ISA Controller BIOS EPROM Industry standard architecture (ISA) PC/AT expansion bus Local CPU Bus ; System address bus; System control/ status bus System data bus; Peripheral bus Hình 6.2 Phần trung tâm máy tính AT 386 Trong sơ đồ: Vi xử lý 80386, đồng xử lý toán 80387, cache controller 82385 đợc nối trực tiếp với thành bus local Các đờng địa A2-A31 386 nối trực tiếp tới đờng tên 82385DX, đờng số liệu D0-D31 386 đợc nối trực tiếp tới đờng số liệu tên 387DX Hơn nữa, chân quy định chu kỳ bus D/C#, W/R# M/IO# đợc nối trực tiếp tới chân tơng ứng 82385DX Từ bus local VXL, đờng địa đợc đệm chốt địa bit 74373 (không vẽ hình) Các đờng số liệu bus local đợc đệm hai chiều Data Buffer 82345 System Controller 82346 trái tim chipset 340 Nó nối tới bus local 386, bus mở rộng ISA, Data buffer 345, ISA Controller 344 Nó thực số chức sau: - Nhận xung đồng hồ từ bên để phát nhịp clock TURBO clock chậm - Làm trọng tài bus (các việc DMA làm tơi nhớ) Photocopyable 55 Giáo trình Kiến trúc máy tính Ngô Nh Khoa - Phát tín hiệu địa hàng RAS địa cột CAS đến dãy nhớ toàn bộ nhớ DRAM MainBoard, phát tín hiệu ghi vào RAM - Phát tín hiệu ready, tín hiệu Reset CPU - Giao tiếp đồng xử lý với CPU Controller ISA 82344 nối bus local CPU với bus hệ thống để làm chức giao tiếp với CPU, system controller 346, data buffer 345, ROM, bus, thiết bị ngoại vi nh sau: - Nhận tín hiệu BE0# - BE3# CPU, ROM# IOCHRDY từ bus ISA để sinh tín hiệu chọn byte chẵn byte lẻ SA0# SBHE# - Tạo tín hiệu giao tiếp 344, 345 346 - Chứa khối điều khiển ngoại vi Peripheral Control gồm vi mạch có độ tích hợp cực cao (VLSI) quen thuộc: hai chip 82C59 (ngắt), hai chip 82C37A (DMAC), vi mạch định thời 82C54, ghi địa trang 74LS612, driver cho loa, port B parallel I/O, đồng hồ thời gian thực đếm làm tơi nhớ - Giải mã địa để tạo tín hiệu chọn chip 8042CS# cho controller bàn phím 8042 ROMCS# phép chọn ROM BIOS Vi mạch Peripheral Combo 82341 đợc ghép vào bus mở rộng bus ISA, chứa VLSI để thực số chức thiết bị ngoại vi sau đây: - Hai cổng nối tiếp không đồng 16C450 - Một cổng song song cho máy in - Đồng hồ thời gian thực - RAM sổ tay, controller cho bàn phím chuột - Interface cho đĩa cứng (tiêu chuẩn IDE) Controller đĩa mềm 82077 điều khiển tới ổ đĩa mềm loại 51/2 31/2 III.2 Tổ chức nhớ RAM máy tính Xét trờng hợp máy 386, có 32 bit địa chỉ, từ 00000000H đến FFFFFFFFH, ứng với GByte không gian nhớ vật lý Về quan điểm phần cứng, ta chia không gian thành dãy nhớ rộng byte, độc lập nhau, bank0 - bank3, bank kích thớc GByte Chúng cần tín hiệu Bank Enable BE0# tới BE3# Trong hình 7.4 sau, ta thấy địa A2 - A31 đợc đặt song song vào tất bank nhớ Còn bank nhớ cung cấp byte số liệu cho 32 đờng số liệu chế độ thực, 386 dùng đờng địa A2 - A19 tín hiệu BE# dùng để chọn bank nhớ Mỗi bank có 256 KByte Từ hình 6.3 ta thấy không gian nhớ vật lý đợc tổ chức thành dãy từ kép (32bit) Do từ kép xếp hàng (aligned) bắt đầu địa bội số Dùng tổ hợp tín hiệu BE# truy nhập đợc vào format khác (byte, từ, từ kép) nh hình 6.4 Việc truy nhập vào địa đầu từ kép cần Photocopyable 56 Giáo trình Kiến trúc máy tính Ngô Nh Khoa chu kỳ bus (khi từ kép xếp hàng) chu kỳ bus (khi từ kép xếp lệch hàng, misaligned) a Vi xử lý 80386 Name CLK2 A31-A2 BE3-BE0 D31-D0 BS16 W/ R D/ C M/ IO ADS READY NA LOCK INTR NMI RESET HOLD HLDA PEREQ BUSY ERROR Funtion Type System clock Address bus Byte enable Data bus Bus size 16 Write/ Read indication Data/ Control indication Memory/ IO indication Address status Transfer acknowledge Next address request Bus lock indication Interrupt request Nonmaskable interrupt request System reset Bus hold request Bus hold acknowledge Coprocessor request Coprocessor busy Coprocessor error I O O I/O I O O O O I I O I I I I O I I I Photocopyable 1 1/0 1/0 1/0 0 0 1 1 1 0 57 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Hình 6.3 Vi xử lý 386 tổ chức không gian nhớ vật lý Photocopyable 58 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Hình 6.4 Truy nhập hàng (aligned) vào byte, từ, từ kép Hình 6.5 Truy nhập chệch hàng từ kép Photocopyable 59 Giáo trình Kiến trúc máy tính Ngô Nh Khoa III.3 Interface VXL nhớ (h 6.6) Hình 6.6 Sơ đồ giao tiếp VXL với nhớ Sơ đồ giao tiếp vi xử lý 386 với nhớ chế độ bảo vệ đợc vẽ hình 6.6 Ta thấy giao tiếp bao gồm việc: - Giải mã trạng thái vi xử lý (ADS#, M/IO#, D/C#, W/R#) để cấp tín hiệu điều khiển bus (ALE#, MWTC#, MRDC#, OE# cho nhớ, DT/R# DEN#) - Giải mã địa cao (A29-A31) để có đợc tín hiệu chọn chip CE0# - CE7#, cho trờng hợp chip bit, chốt địa A2-A28 CE0# - CE7# để đa sang nhớ - Đệm truyền số liệu hai chiều VXL nhớ đợc điều khiển tín hiệu cho phép đa số liệu EN# định hớng truyền DIR - Từ tín hiệu BE0# - BE3# MWTC# cấp điều khiển viết lên bank nhớ WEB0# - WEB3# - Bộ nhớ cấp tín hiệu NA#, BS# READY# cho VXL III.4 Giải mã địa Latch địa chỉ, đệm hai chiều số liệu Bộ giải mã địa đặt trớc sau chốt (h 6.7a,b) Sau chốt địa có cần đệm riêng cho địa I/O Ví dụ dùng 4F244 sink đợc 64 mA (h 6.7c) Photocopyable 60 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Hình 6.7 Giải mã latch địa (a, b), đệm địa cho I/O Photocopyable 61 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Table a A3 A2 A1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 SIGNALS A0 0 1 0 1 0 1 0 1 IOR IOW 1 1 1 1 1 1 1 1 Read status register write command register illegal write request register illegal write single mask register set illegal write mode register illegal clear byte pointer flip/ flop read temporary register master clear illegal clear mask register illegal write all mask register bits Table b Name base address register base word count register current address register current word count register temporary address register temporary word count register status register command register temporary register mode register mask register request register Size 16 bits 16 bits 16 bits 16 bits 16 bits 16 bits bits bits bits bits bits bits Photocopyable number 4 4 1 1 1 77 Chanel Giáo trình Kiến trúc máy tính Ngô Nh Khoa register operat ion Base and current address write Current address read Base and current word count write Current word count read Base and current address write Current address read Base and current word count write Current word count read Base and current address write Current address read Base and current word count write Current word count read Base and current address write Current address read Base and current word count write Current word count read Bảng : signal CS IOR IOW A3 A A1 A0 Intern al flip flop Data bus db0 db7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A0 - a7 a8 - a15 A0 - a7 a8 - a15 W0 - w7 w8 - w15 w0 - w7 w8 - w15 A0 - a7 a8 - a15 A0 - a7 a8 - a15 W0 - w7 w8 - w15 w0 - w7 w8 - w15 A0 - a7 a8 - a15 A0 - a7 a8 - a15 W0 - w7 w8 - w15 w0 - w7 w8 - w15 A0 - a7 a8 - a15 A0 - a7 a8 - a15 W0 - w7 w8 - w15 w0 - w7 w8 - w15 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Các ghi địa DMAC8237 Photocopyable 77 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Trong máy tính AT ta dùng hai DMAC, địa chúng mapping I/O nh sau: 000 -01F : DMAC 1(8237A) 0C0 -0DF : DMAC (8237) 087, 083, 081, 082, 08B, 089, 08A, 08F: DMA Page Register (cấp địa A16 -A23 cho kênh 0, 1, 2, 3, 5, 6, 7, làm tơi) Bốn kênh DMAC ( đánh số từ tới ) dùng để truyền số liệu bit adapter I/O bit với nhớ 16 bit Mỗi kênh giúp truyền 16 MByte số liệu tổ chức thành khối 64 kByte ( Các chân BHE đảo A0) DMAC2 có kênh từ -7 Kênh dùng để nối tầng bốn kênh đến vào VXL Ba kênh 5, 6, dùng truyền số liệu 16 bit adapter I/O 16 bit với nhớ 16 bit Các kênh DMA truyền 16 MByte khối 128 kByte Các kênh 5, 6, truyền số liệu byte bắt đầu địa lẻ (các chân A0, BHE = 0) Trong slot ISA máy vi tính AT có chân sau dùng cho hai DMAC: DRQ0, DRQ1, , DRQ2, DRQ3, DRQ4, DRQ5, DRQ6, DRQ7 DACK0 ACK1, DACK2, DACK3, DACK4, DACK5, DACK6, DACK7 IV Bộ nhớ ảo Để giải vấn đề kích thớc nhớ vật lý không đủ chứa hệ điều hành với chơng trình ngời sử dụng, đồng thời vấn đề vùng nhớ phải đợc bảo vệ cách chắn để khỏi bị chơng trình ngời sử dụng làm hỏng: Ngời ta sử dụng chế nhớ ảo Đó kết hợp nhớ ẩn (SRAM với tốc độ cao), nhớ (DRAM) nhớ phụ ( ổ đĩa cứng), hoath động dới quản lý MMU, cho dới quan điểm lập trình ngời sử dụng, tập hợp nhớ đợc quan niệm nhớ với dung lợng lớn (gần dung lợng ổ đĩa cứng) nhng lại làm việc tốc độ cao (gần tốc độ nhớ chính) Cấu trúc phân cấp nhớ nh sơ đồ sau: Virtual Memory Bộ vi xử lý Main memory Page Secondary memory Hình 6.17 Bộ nhớ ảo Photocopyable 78 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Bộ nhớ ảo đợc quản lý cách chia nhớ thành mảng nhỏ có độ lớn tính theo đoạn, chế gọi phân đoạn (đối với họ Intel có từ VXL 80286 trở đi) trang, chế gọi phân trang ( họ Intel có từ VXL 80386) trở Trong nhớ ảo nh vậy, mảng mã lệnh mảng liệu dùng cho chơng trình đợc tải từ ổ đĩa vào DRAM đợc truy nhập đến điều khiển nhớ ẩn cần thiết Nếu chơng trình chạy cần đến mảng mã lệnh hay mảng liệu mà không chứa DRAM đợc tải vào DRAM Nếu DRAM không đủ không gian để chứa mảng DRAM đợc xác định theo tiêu chuẩn định để bị đẩy lại ổ đĩa, nhờng chỗ cho mảng cần lấy vào Một chế tơng tự điều khiển hoạt động nhớ ẩn nhớ Nói cách khác, nhớ DRAM đóng vai trò nhớ ẩn nhớ phụ, nhớ cache dóng vai trò nhớ ẩn cho DRAM Trong thực tế đoạn có độ lớn từ byte đến 4GB trang thông thờng có độ lớn 4KB Theo quan điểm nhớ ảo nhớ vật lý chỗ chứa mảng (các đoạn hay trang) có liên hệ với hệ điều hành với chơng trình nngời sử dụng Để truy nhập đến nhớ ảo ta dùng địa ảo (địa lôgic), truy nhập đến nhớ vật lý ta phải dùng địa vật lý Trong hệ VXL có MMU, CPU hoạt động cần đọc lệnh hay toán hạng đa địa ảo lệnh toán hạng MMU nhận địa ảo dịch (chuyển đổi) địa vật lý, địa đợc đa lên bus địa để truy nhập nhớ vật lý (hình 6.18) dịch địa địa ảo MMU địa vật lý Hình 6.18 Chức chuyển đổi địa MMU III.1 Phân trang nhớ Trong chế độ làm việc theo kiểu phân trang, độ lớn trang đợc chọn 4KB để đạt đợc tốc độ tối u trao đổi trang liệu ổ đĩa nhớ Khi làm việc theo kiểu phân trang, địa lôgic đợc đa qua phận phân trang để dịch thành địa vật lý Trong VXL từ 80386 trở có ghi điều khiển CR dài 32 bit, đợc đánh số từ CR0-CR3 Khi muốn cho vi xử lý làm việc theo chế độ phân trang, ta phải đa bit điều khiển thích hợp vào ghi CR0 cho CR031 = CR3 lúc chứa địa sở bảng danh mục bảng trang Địa tuyến tính gồm ba phần: + Phần danh mục (Directory) cộng với nội dung CR3 để vào danh mục mong muốn danh mục bảng trang Photocopyable 79 Giáo trình Kiến trúc máy tính Ngô Nh Khoa + Phần bảng trang (Page Table) đợc cộng với nội dung danh mục mong muốn danh mục cácbảng trangthu đợc để ghi tiếp vào bảng trang mong muốn ảng trang + Phần lệch (offset) đợc cộng với nội dung bảng trang mong muốn bảng trang thu đợc ddể tiếp vào toán hạng mã lệnh cần tìm giới hạn khuôn trang mong muốn Địa tuyến tính DIRECTORY TABLE OFFSET Bộ nhớ vật lý CR3 Bảng trang Danh mục bảng trang Hình 6.19 Dịch địa tuyến tính-địa vật lý hệ thống phân trang Cơ chế bảo vệ CPU làm việc chế độ phân trang nh sau: Trong bảng trang, mục cho khuôn trang 4KB bao gồm bit địa sở khuôn trang bit quản lý Trong danh mục bảng trang vậy, mục cho bảng trang bao gồm bit địa sở bảng trang bit quản lý Trong số bit quản lý có bit U/S (user/supervisior) dùng để mã hoá mức đặc quyền (U/S = biểu thị mức đặc quyền hệ điều hành Photocopyable 80 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Chơng VII Giao diện máy vi tính Một hệ thống máy tính điển hình từ cỡ nhỏ đến cỡ trung bình, bao gồm vi xử lý trung tâm, nhớ hệ thống phối ghép vào/ Các thành phần liên hệ với thông qua hệ thống bus Chơng nghiên cứu phần cuối hệ thống máy tính, phối ghép vào/ Cụ thể chip phối ghép vào/ ra, máy tính đợc liên hệ với giới bên thông qua chip I Các chip vào/ (I/O chip) Trong giới máy tính, có nhiều loại chip vào/ra chủng loại chip liên tục xuất Trong số chip thông dụng nói đến chip điều khiển truyền thông UART, USART, chip điều khiển hiển thị hình CRTC, chip điều khiển đơn vị ổ đĩa HDC/FDC chip điều khiển vào/ qua cổng song song PIO I.1 Chip nhận - phát không đồng UART Chip UART (Universal Asynchronous Receiver Transmitter), đọc byte liệu từ bus liệu chuyển bit liệu lên đờng dây nối tiếp tới thiết bị đầu cuối (terminal) nhận liệu từ terminal Các chip UART thờng hoạt động tốc độ từ 50bps tới 19,2 Kbps I.2 Chip nhận - phát đồng bộ/không đồng USART Chip USART(Universal Synchronouns Asynchronous Receiver Transmitter) quản lý việc truyền liệu đồng việc sử dụng nhiều giao thức khác nhau, nh sử dụng tất chức UART I.3 Các chip vào/ra song song PIO(Parallel I/O) Một chip PIO điển hình chip 8255A, nh hình 7.1 Nó có 24 cổng vào/ra, ghép nối với thiết bị tơng thích TTL, nh bàn phím, chuyển mạch, máy in Cho phép CPU đọc ghi bit liệu cổng vào/ra, làm cho chip hoạt động linh hoạt Photocopyable 81 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Chơng VIII Vào liệu với thiết bị ngoại vi I Vai trò nhiệm vụ phối ghép I.1 Vai trò phối ghép Bộ phối ghép nằm trung gian máy vi tính thiết bị ngoài, đóng vai trò trung chuyển liệu (nhận truyền) chúng Khi truyền liệu từ máy vi tính thiết bị ngoài, phối ghép đóng vai trò nhận liệu từ máy tính nguồn cấp liệu cho thiết bị Khi truyền liệu từ thiết bị vào máy vi tính, phối ghép đóng vai trò nhận liệu từ thiết bị nguồn cấp liệu vào cho máy tính I.2 Nhiệm vụ phối ghép Bộ phối ghép làm nhiệm vụ phối hợp trao đổi liệu máy tính thiết bị mức công suất tín hiệu, dạng tín hiệu, tốc độ phơng thức trao đổi I.2.1 Phối hợp mức công suất tín hiệu Mức tín hiệu máy vi tính thờng mức (0V, 5V) thiết bị ngoài, mức cao ( 15V, 48V) thấp ([...]... hợp các bộ nhớ trên đợc quan niệm là một bộ nhớ thuần nhất với dung lợng lớn (gần bằng dung lợng ổ đĩa cứng) nhng lại làm vi c ở tốc độ cao (gần bằng tốc độ bộ nhớ chính) Cấu trúc phân cấp bộ nhớ nh sơ đồ sau: Virtual Memory Bộ vi xử lý Main memory Page Secondary memory Hình 6.17 Bộ nhớ ảo Photocopyable 78 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Bộ nhớ ảo có thể đợc quản lý bằng cách chia bộ nhớ thành... đang cần lấy vào Một cơ chế tơng tự cũng sẽ điều khiển hoạt động của bộ nhớ ẩn và bộ nhớ chính Nói cách khác, bộ nhớ DRAM đóng vai trò là bộ nhớ ẩn của bộ nhớ phụ, bộ nhớ cache dóng vai trò bộ nhớ ẩn cho DRAM Trong thực tế 1 đoạn có thể có độ lớn từ 1 byte đến 4GB còn 1 trang thông thờng có độ lớn 4KB Theo quan điểm của bộ nhớ ảo thì bộ nhớ vật lý chỉ là chỗ chứa các mảng (các đoạn hay các trang) hiện... 81 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Chơng VIII Vào ra dữ liệu với thiết bị ngoại vi I Vai trò và nhiệm vụ của bộ phối ghép I.1 Vai trò của bộ phối ghép Bộ phối ghép nằm trung gian giữa máy vi tính và các thiết bị ngoài, đóng vai trò trung chuyển dữ liệu (nhận và truyền) giữa chúng Khi truyền dữ liệu từ máy vi tính ra thiết bị ngoài, bộ phối ghép đóng vai trò nhận dữ liệu từ máy tính và là nguồn... bit quản lý Trong số các bit quản lý có bit U/S (user/supervisior) dùng để mã hoá các mức đặc quyền (U/S = 1 biểu thị mức đặc quyền của hệ điều hành Photocopyable 80 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Chơng VII Giao diện trong máy vi tính Một hệ thống máy tính điển hình từ cỡ nhỏ đến cỡ trung bình, bao gồm một bộ vi xử lý trung tâm, bộ nhớ trong và hệ thống phối ghép vào/ ra Các thành phần này... trình Kiến trúc máy tính Ngô Nh Khoa Hình 6.16 Mạch làm tơi bộ nhớ dùng 8028 Những nhiệm vụ chính của vi c điều khiển nhớ DRAM của máy tính là: - Làm tơi mỗi ô nhớ sau một khoảng thời gian vài mS - Cấp hai nửa địa chỉ cùng các tín hiệu RAS#, CAS# thích hợp - Bảo đảm thao tác đọc /vi t và làm tơi không xảy ra đồng thời - Cấp tín hiệu đọc /vi t để điều khiển chiều số liệu Photocopyable 72 Giáo trình Kiến trúc. .. - Nếu vi c trao đổi dữ liệu do máy tính yêu cầu thì quá trình diễn ra nh sau: Máy tính đa lệnh điều khiển để khởi động bộ phối ghép hay thiết bị ngoài Photocopyable 82 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Máy tính đọc tín hiệu trả lời Nếu có tín hiệu sẵn sàng mới trao đổi tin, nếu không, thêm một chu kỳ chờ và đọc lại trạng thái Máy tính trao đổi tin khi đọc thấy trạng thái sẵn sàng - Nếu vi c... bit Photocopyable 73 Giáo trình Kiến trúc máy tính Ngô Nh Khoa Hình 6.17 Main board của máy tính IBM PC Photocopyable 74 Giáo trình Kiến trúc máy tính Ngô Nh Khoa I.10 Chuyển một mảng số liệu bằng DMA Thờng xuyên có các nhu cầu chuyển mảng số liệu nhớ và ngoại vi Lúc đó ta dùng DMAC Hình 6.17 mô tả cơ chế hoạt động của DMAC với VXL để truyền số liệu giữa nhớ và ngoại vi AD0-AD15 ADDRESS BUS Address... bị ngoài vào máy vi tính, bộ phối ghép đóng vai trò nhận dữ liệu từ thiết bị ngoài và là nguồn cấp dữ liệu vào cho máy tính I.2 Nhiệm vụ của bộ phối ghép Bộ phối ghép làm nhiệm vụ phối hợp trao đổi dữ liệu giữa máy tính và thiết bị ngoài về mức và công suất của tín hiệu, về dạng tín hiệu, về tốc độ và phơng thức trao đổi I.2.1 Phối hợp về mức và công suất tín hiệu Mức tín hiệu của máy vi tính thờng là... nhớ Vì vậy ta đa vào giữa VXL và bộ nhớ trong chậm, rẻ tiền một vùng nhớ SRAM có dung lợng nhỏ, thời gian truy nhập rất nhanh để cải thiện vấn đề truy nhập bộ nhớ của máy vi tính Bộ phận đó gọi là Cache Memory Bộ phận nhớ này nhanh và có thể đợc truy nhập không có chu kỳ đợi Nh vậy Cache Mem giữ các lệnh và số liệu mà CPU lấy từ bộ nhớ chính để đa và xử lý Và mỗi khi tìm lệnh hay số liệu, CPU phải xác... bộ nhớ Trong chế độ làm vi c theo kiểu phân trang, độ lớn các trang đợc chọn là 4KB để đạt đợc tốc độ tối u khi trao đổi các trang dữ liệu giữa ổ đĩa và bộ nhớ Khi làm vi c theo kiểu phân trang, địa chỉ lôgic đợc đa qua bộ phận phân trang để dịch thành địa chỉ vật lý Trong các bộ VXL từ 80386 trở đi có các thanh ghi điều khiển CR dài 32 bit, đợc đánh số từ CR0-CR3 Khi muốn cho các bộ vi xử lý làm vi c ... Khoa + Phần bảng trang (Page Table) đợc cộng với nội dung danh mục mong muốn danh mục cácbảng trangthu đợc để ghi tiếp vào bảng trang mong muốn ảng trang + Phần lệch (offset) đợc cộng với nội dung