điều khiển hệ thống có trễ áp dụng vào hệ quạt gió tấm phẳng luận văn thạc sĩ

Vì vậy, so với các hệ thống không có tính trễ thì việc thiết kế bộ điều khiểncho hệ thống có trễ là một vấn đề phức tạp hơn hẳn, thời gian gần đây hệ thống cótrễ nhận được nhiều sự quan

LỜI MỞ ĐẦU

Hệ thống có trễ thường xuất hiện trong các lĩnh vực kỹ thuật như mạng lướitruyền thông, quy trình trao đổi chất hay hệ thống điều khiển từ xa, …, tính trễ làmột thuộc tính của các hệ thống vật lý, thể hiện ở việc đáp ứng của hệ thống chậmhơn so với những tác động đặt lên nó Hệ thống có thể có nhiều dạng trễ khác nhau,

đó có thể là trễ ở ngõ vào, trễ ở ngõ ra hay trễ ở các biến trạng thái Tính trễ có ảnhhưởng rất lớn đến chất lượng của hệ thống, thời gian trễ càng lớn thì ảnh hưởng củakhâu trễ lên hệ thống càng cao

Vì vậy, so với các hệ thống không có tính trễ thì việc thiết kế bộ điều khiểncho hệ thống có trễ là một vấn đề phức tạp hơn hẳn, thời gian gần đây hệ thống cótrễ nhận được nhiều sự quan tâm của các nhà nghiên cứu và đã có các công trìnhnghiên cứu liên quan nhằm thiết kế những bộ điều khiển cho hệ thống có trễ

Một trong những đối tượng có trễ phổ biến là hệ quạt gió tấm phẳng, thờigian trễ chính là khoảng thời gian luồng gió chuyển động từ quạt đến tấm phẳng vàtác động lực lên tấm phẳng Nếu khoảng cách giữa quạt gió và tấm phẳng càng lớnthì thời gian trễ càng cao

Và học viên đã quyết định chọn hệ thống có trễ làm đối tượng nghiên cứucủa mình, sau đó sẽ áp dụng vào mô hình thật là hệ quạt gió tấm phẳng, vì hệ quạtgió tấm phẳng là hệ thống có tính trễ ở ngõ vào rất cao, thời gian trễ lớn và là đốitượng tiêu biểu của hệ thống có trễ Mục tiêu là điều khiển ổn định góc nghiêng củatấm phẳng và bám theo tín hiệu đặt mong muốn

Ngoài ra luận văn cũng nghiên cứu thiết kế bộ điều khiển số có thể giao tiếp

và chạy trong thời gian thực với máy tính sử dụng trực tiếp mô hình giải thuật từMATLAB Simulink Phương pháp này mở ra hướng đi mới cho việc phát triển các

hệ thống điều khiển vừa tận dụng thế mạnh tính toán của máy tính đồng thời giảmthiểu thời gian hiện thực chuyển hóa từ mô hình mô phỏng trên máy tính sang môhình lập trình trên vi điều khiển

Hình 0 1: Mô hình quạt gió - tấm phẳng

1.1 Đặt vấn đề

Bộ điều khiển PID thường được sử dụng phổ biến trong việc xử lý điềukhiển công nghiệp Các tham số của bộ điều khiển có thể được dò tìm theo luật(Ziegler & Nichols, 1942), hoặc theo công thức tìm được từ việc phân tích trongquá trình thiết kế (Åström & Hägglund, 1984) Bộ điều khiển PID dò tìm theophương pháp cổ điển, tuy nhiên, nó không thể đưa ra đáp ứng vòng kín theo mongmuốn khi đối tượng điều khiển có thêm khoảng thời gian trễ Một kỹ thuật điềukhiển rất hữu dụng cho những đối tượng này là phương pháp Smith Predictor Bộđiều khiển này có thể được thiết kế nếu trong hệ thống có thành phần trễ Tuynhiên, những hiệu chỉnh của nó không có khả năng loại bỏ nhiễu ngõ ra bởi việc xử

lý chỉ có bộ tích phân Sau đó, Åström, Hang & Lim (1994) đã thực hiện sửa đổicấu trúc điều khiển, kết hợp bộ tích phân và xử lý thời gian trễ Cấu trúc này táchriêng đáp ứng có nhiễu ra khỏi đáp ứng được mong muốn, từ đó cải thiện đáp ứngngõ ra Về sau, Mataušek and Micić (1996) đã đưa ra một cấu trúc giống như củaÅström và các đồng nghiệp (1994), nhưng nó có thêm phần hồi tiếp từ sự sai kháccủa ngõ ra đối tượng và ngõ ra mô hình, để làm tín hiệu ngõ vào tham khảo cho bộ

xử lý tích phân Gần đây, bởi sụ hạn chế của bộ điều khiển PID, bộ tích phân và cácđối tượng không ổn định trong trúc hồi tiếp cổ điển được đưa ra nghiên cứu (Kwak,Sung & Lee, 1997; Park, Sung & Lee, 1998; Atherton & Majhi, 1999a) Các thamkhảo này sử dụng vòng hồi tiếp bên trong để chuyển đổi bộ tích phân hoặc xử lýtính không ổn định; đầu tiên xử lý vòng hở ổn định và sau đó sử dụng bộ diều khiểnPID trong vòng điều khiển, nhằm cải thiện đáp ứng ngõ ra

Do đó, nghiên cứu phương pháp điều khiển Smith Predictor là cần thiết đểtiếp cận điều khiển các hệ thống có xuất hiện thành phần thời gian trễ

1.2 Các công trình nghiên cứu liên quan

Hệ thống có trễ là vấn đề đang được sự quan tâm từ nhiều nhà nghiên cứutrên thế giới nên có khá nhiều bài báo khoa học liên quan đến đề tài này, nhiềuphương pháp và giải thuật điều khiển khác nhau được các tác giả áp dụng vào hệthống có trễ Các bài viết tập trung vào những nội dung sau:

• Điều khiển bền vững hệ thống phi tuyến không ổn định có trễ Các tài liệutham khảo số [11], [12], [13]

- Đối tượng được khảo sát là các hệ thống phi tuyến có trễ, nhiều phươngpháp khác nhau được áp dụng để điều khiển bền vững hệ thống như điềukhiển trượt, sử dụng hệ mờ, …

- Tuy nhiên các bài báo chỉ thực hiện ổn định bền vững các biến trạng tháitại không mà không xây dựng thuật toán điều khiển để đáp ứng của đốitượng bám theo tín hiệu đặt mong muốn

• Điều khiển thích nghi hệ thống phi tuyến không ổn định có trễ Các tài liệutham khảo số [7], [8], [9], [10]

- Các bài báo thực hiện trên đối tượng phi tuyến không ổn định có trễ, đốitượng khảo sát có phương trình trạng thái tổng quát Với điều kiện banđầu khác không, các biến trạng thái sẽ tiến về không sau một thời gianngắn

- Cũng như các tài liệu về điều khiển bền vững ở trên, các bài báo chỉ thựchiện ổn định hóa các biến trạng thái tại không mà không xây dựng bộđiều khiển để ngõ ra hệ thống bám theo tín hiệu đặt mong muốn

• Sử dụng phương pháp Smith Predictor điều khiển hệ thống tuyến tính cótrễ Các tài liệu tham khảo số [14], [15], [16]

- Smith Predictor là bộ điều khiển được thiết kế cho các hệ thống có trễ,

bộ điều khiển có cấu trúc đơn giản nhưng hiệu quả cao Với đối tượngkhảo sát là các hệ thống tuyến tính có trễ, Smith Predictor có thể điềukhiển ngõ ra đối tượng bám theo tín hiệu đặt mong muốn và khử nhiễu

• Thiết kế các bộ điều khiển cho hệ thống tuyến tính không ổn định có trễ.Các tài liệu tham khảo số [5], [6]

- Thiết kế mô hình điều khiển cho hệ thống tuyến tính không ổn định cótrễ, như phương pháp điều khiển Two degree of freedom control (đượcphát triển từ phương pháp Smith Predictor) và phương pháp điều khiển

mô hình nội, với khả năng điều khiển hệ thống bám theo tín hiệu đặtmong muốn và chống nhiễu cao

Trong luận văn này, đề tài nghiên cứu được giới hạn ở hệ thống kiểu SISO.Phương pháp được sử dụng để điều khiển đối tượng có trễ là phương pháp SmithPredictor; so sánh với bộ điều khiển PID cổ điển

Ngoài ra các kiến thức mở rộng liên quan đến việc thực hiện đề tài là thiết kếcard giao tiếp LPT dựa trên lập trình phần cứng CPLD, và nghiên cứu thực hiện giảithuật điều khiển trên Matlab Simulink chạy với thời gian thực

Hệ thống có trễ là một đề tài nghiên cứu mới và việc thiết kế bộ điều khiểncho đối tượng có trễ sẽ khó khăn hơn các hệ thống không có tính trễ Các tài liệutham khảo cũng có những khuyết điểm nhất định Vì vậy học viên mong muốn sẽthiết kế một bộ điều khiển cho đối tượng có trễ, cụ thể là hệ quạt gió tấm phẳng, vớiđáp ứng ngõ ra bám theo tín hiệu đặt mong muốn, và có thể chứng minh được rằng

hệ thống với bộ điều khiển sẽ đảm bảo tính ổn định

Các nội dung chính của đề tài bao gồm:

- Tìm hiểu và nghiên cứu các phương pháp điều khiển hệ thống có trễ, tậptrung vào hai phương pháp là: điều khiển hồi tiếp PID và phương phápđiều khiển Smith Predictor

- Áp dụng các phương pháp trên để thiết kế bộ điều khiển cho hệ quạt giótấm phẳng Chương trình điều khiển được viết trên Matlab, giao tiếp cardđiều khiển qua cổng LPT Card điều khiển được thiết kế dựa trên việc lậptrình CPLD trên thiết bị MAXII (hãng Altera)

1.3 Phạm vi nghiên cứu1.4 Tóm lược nội dung luận văn

- Trên cơ sở kết quả thu được từ mô phỏng và điều khiển thực nghiệm môhình quạt gió tấm phẳng, ta sẽ tiến hành phân tích ưu khuyết điểm củacác phương pháp điều khiển để đưa ra phương pháp cải tiến nhằm đạtđược bộ điều khiển tốt hơn.

CHƯƠNG 2 CÁC PHƯƠNG PHÁP ĐIỀU KHIỂN HỆ THỐNG TRỄ

Thời gian trễ (time delay) đã là một yếu tố phổ biến trong các hê thống điềukhiển, nó phải được khắc phục bất cứ khi nào chúng ta thực hiện giải thuật điềukhiển vòng kín, nhằm mục đích kiểm soát hệ thống bất kỳ Gần đây, sự gia tăng đadạng của các ứng dụng kiểm soát càng tăng thêm tầm quan trọng hơn với cácphương pháp để đối phó với thời gian trễ có trong hệ thống Từ quan sát này, tôixem xét một trong những chương trình tốt nhất được biết đến trong việc kiểm soát

hệ thống với thời gian trễ Chương trình đặc biệt được đề xuất bởi 0.J.M.Smithkhoảng 50 năm trước đây, và vẫn còn thu hút nhiều sự chú ý về tính hữu dụng của

nó Từ quan điểm hiện tại, điều khiển mô hình nội bộ (IMC) có liên quan chặt chẽđến việc kiểm soát dự báo Smith miễn là hệ thống thời gian trễ có liên quan Saukhi nhìn thấy những công thức cơ bản của chương trình điều khiển hai cách riêngbiệt, tôi tìm hiểu về tính tương đương giữa chúng Thảo luận về chủ đề liên quantheo trên cơ sở công nhận tương đương Hệ thống SISO là đối tượng chính được đềcập trong luận văn này, và các hệ thống MIMO cũng được thảo luận đối với trườnghợp trong đó có một vấn đề đặc thù của hệ thống MIMO

2.2.1 Phương pháp Smith Predictor

Điều khiển theo phương pháp Smith Predictor là một phương pháp điềukhiển hồi tiếp có một vòng nhỏ như trong hình 2.1, G biểu diễn mô hình đối tượng

bỏ qua thời gian trễ L là hằng số đặc trưng cho thời gian trễ G% và L% tương ứng là

mô hình lý thuyết của G và L, có được thông qua quá trình xử lý mô hình đốitượng C S biểu thị một chức năng hợp lý đặc trưng cho bù được gọi là bộ điều khiểnchính Vòng nhỏ làm việc để loại bỏ thành phần trễ thực tế tại ngõ ra của đối tượng,cũng như dự đoán ngõ ra để đưa về bộ điều khiển Điều này làm cho nó có thể thiết

kế các bộ điều khiển chính được giả sử như không có thời gian trễ trong vòng điều

2.1 Giới thiệu

2.2 Cơ sở lý thuyết

khiển Trong trường hợp này, bộ điều khiển PID có thể được áp dụng thành côngcùng với các kỹ thuật điều chỉnh cổ điển.

Trong trường hợp G G= %và L L= %, ngõ ra y phụ thuộc vào các ngõ vào thamkhảo và nhiễu d như sau:

(1 ) (2.1)

Ls Ls

Các cực vòng kín là hữu hạn bởi hàm ở mẫu số 1+GC Slà một hàm hữu tỷ.

Nên để ý rằng nhưng đáp ứng nhiễu ở ngõ ra sẽ phụ thuộc trực tiếp vào các cực củahàm G, thành phần này nằm ngoài vòng điều khiển Vấn đề này sẽ được thảo luậnsau

Hình 2.2 là một sơ đồ tương đương của Smith chương trình kiểm soát dựbáo, trong đó có thể được thuận tiện hơn để sử dụng thực tế

Hình 2 1: Mô hình Smith Predictor

Hình 2 2: Mô hình Smith Predictor tương đương

2.2.2 Internal Model Control (IMC)

Phương pháp điều khiển mô hình nội (IMC) là một phương pháp kết hợpchặt trong mô hình đối tượng, như trong hình 2.3 G, L, G% và L% đều giống như đãnêu tại mục 2.2.1 C IMC biểu diễn một hàm chuyển đổi, được chọn từ thích hợp từcác hàm hữu tỉ như thông số thiết kế Giả sử đối tượng xử lý một cách hoàn hảo như

mô hình của nó, tức là, Ge%−Ls%=Ge−Ls Khi đó ngõ ra ra y chỉ đơn giản là liên quanđến các yếu tố đầu vào r, d như

Ở đây, λ là số thực dương, và n là một số nguyên dương, cả hai được lựachọn phù hợp Kết quả đặc tính ở ngõ ra là:

2.2.3 Kết hợp Smith Predictor và IMC

So với sơ đồ khối hình 2.1 và hình 2.3 với nhau, ta có thể thấy một yếu tốphổ biến trong các chương trình Smith và chương trình IMC Cả hai kết hợp môhình đối tượng để bỏ đi các động học của đối tượng Dựa trên sơ đồ khối tươngđương của hình 2.4, ta có thể tìm thấy một công thức để chuyển đổi khác như sau:

(2.6) 1

S IMC

S

C C

C G

=

(2.7) 1

IMC S

IMC

C C

2.2.4 Smith Predictor sử dụng bộ PID

Ingimundarson và Hägglund (2002) trình bày một bài báo thú vị cho thấyrằng hiệu suất của bộ điều khiển Smith Predictor (hình 2.5b) là kém hơn một bộ

Hình 2 4: Kết hợp Smith Predictor và IMC

điều khiển PI (hình 2.5a) cho những hệ thống có thêm thời gian trễ đầu tiên(FOPDT) với hằng số tỉ lệ thời gian (D/τ ) nhỏ hơn 0,2 Hơn nữa, đối với bộ điềukhiển PID, ưu điểm của Smith Predictor chỉ có thể được nhìn thấy được ở các hệthống FOPDT với D/τ lớn hơn 10 Đó là vấn đề vì làm thế nào có thể một cách tiếpcận được mô hình hóa hệ thống, cơ cấu điều khiển chính xác, và không đạt đượchiệu suất được cải thiện Lý do là rõ ràng là các bộ Smith Predictor bị lệch đáng kể

để đạt được độ bền vững (hoặc các thiết lập PI đã được thắt chặt để có được hiệusuất tốt hơn) Nói cách khác, nếu một bộ điều khiển dựa trên mô hình được điềuchỉnh một cách lỏng lẻo, hiệu suất có thể không tốt hơn so với một bộ điều khiển P.Kịch bản này thường gặp phải trong thực tế, đặc biệt là khi người sử dụng khôngquen thuộc với bộ điều khiển và sự cân bằng giữa sự tối ưu và hiệu suất của n

Mặt khác, sự tiến bộ trong các mạch tích hợp cung cấp khả năng tính toántăng lên nhiều đối với hầu hết các bộ điều khiển Từ quan điểm phần cứng, chi phíthực hiện một dự báo Smith thực sự giống như một bộ điều khiển PID tiêu chuẩn.Làm thế nào chúng ta có thể tích hợp các bộ Smith Predictor dựa trên mô hình vào

bộ điều khiển PID tiêu chuẩn trong khi sở hữu một số mức độ thân thiện với người

sử dụng Hình 2.5c cho thấy bộ Smith Predictor được gắn thêm điều khiển PIDthông qua một mới Ksp liên tục điều chỉnh Hình 2.5c chỉ ra rằng khi Ksp được cài

là 1, thì nó trở thành bộ Smith Predictor (hình 2.5b) và khi Ksp được chuyển sang 0,các độ lợi hồi tiếp giảm đến một, trở thành bộ điều khiển PID Đó là khoảng thờigian trễ trong tín hiệu hồi tiếp (D R), nó có thể được điều chỉnh thông qua việc thayđổi Ksp từ hiệu suất cao / ít bền vững / ít quen thuộc (Ksp = 1) đến hiệu suất thường/ tăng thêm tính bền vững / quen thuộc (Ksp = 0) Chắc chắn, điều này cung cấpmột quá trình chuyển đổi dần dần từ một bộ Smith Predictor sang một bộ điều khiểnPID

Xem xét các sơ đồ khối trong hình 2.4 nơi hàm G được biễu diễn gồm hàm

Đây, Kp là độ lợi vòng hở, t là thời hằng, và D là thời gian trễ Không mấttính tổng quát, ta sử dụng quy tắc điều chỉnh của mô hình IMC cho một bộ điềukhiển PI (Morari và Zafiriou năm 1989; Chiến và Fruehauf, 1990) Đầu tiên, mộtthời hằng vòng kín λ được chọn và đạt được điều khiển trở thành:

(2.15)

l c p

K K

τλ

=

và thời gian còn lạiτlchỉ đơn giản là thiết lập để:

cổ điển không còn phù hợp, thì việc thiết kế các bộ điều khiển cho hệ thống này làđiều cấp thiết Ở phần trên, ta đã tìm hiểu qua những phương pháp thường được sửdụng trong thực tế Các ưu và khuyết điểm của từng phương pháp đã được nêu rõ.

Từ các điểm này, ta có thể làm cơ sở lập luận cho phần tiếp theo là thiết kế bộ điềukhiển cho hệ thống quạt gió-tấm phẳng được sử dụng trong luận văn này

2.3 Tóm tắt

CHƯƠNG 3 XÂY DỰNG BỘ ĐIỀU KHIỂN CHO HỆ THỐNG QUẠT GIÓ

TẤM PHẲNG

3.1.1 Mô tả cấu tạo phần cứng

Hình 3 1: Mô hình quạt gió cánh phẳng

Hệ thống gồm 1 quạt (Fan) và 1 tấm phẳng (Plate) nhẹ có khả năng xoayquanh trục cố định như hình, quạt có cấu tạo là động cơ DC 24V Thời gian trễ của

hệ thống chính là khoảng thời gian mà luồng gió cần để di chuyển từ quạt đến tấmphẳng Quạt gió tấm phẳng là hệ thống có tính trễ cao, thời gian trễ lớn, là hiệuthống tiêu biểu cho các đối tượng có trễ

3.1 Mô hình hóa hệ thống quạt gió tấm phẳng

Góc quay của tấm phẳng được xác định thông qua increment encoder, trụcencoder trùng với trục quay của tấm phẳng Như vậy, với số xung đọc được, ta cóthể tính được góc nghiêng hiện tại của tấm bảng so với phương thẳng đứng.

3.1.2 Mô hình toán học

Sau khi tìm hiểu lý thuyết về các bộ điều khiển cho hệ thống có trễ, ta tiếnhành mô hình hóa đối tượng quạt gió tấm phẳng nhằm mục đích xây dựng sơ đồSimulink và kiểm tra chất lượng của các bộ điều khiển bằng phương pháp môphỏng

Hình 3 2: Phân tích hệ thống quạt gió và tấm phẳng

Xét hệ thống quạt gió tấm phẳng với các thông số vật lý như sau:

P : năng lượng tiêu hao

q : tọa độ theo từng biến Với hệ thống quạt gió tấm phẳng thì

P= bθ&

Tính các đạo hàm riêng :

(3.7)(3.8)

L J

J dt

θθ

θθ

b

θθ

θθ

∂ = −

∂

∂ =

∂& &

Ngoại lực tác dụng lên tấm phẳng chính là lực gió F do cánh quạt gây ra, gọi

u là tín hiệu ngõ vào của quạt gió, ta có :

quạt Ta thu được phương trình vi phân đặc trưng cho hệ thống quạt gió tấm phẳngnhư sau :

Như vậy ta đã mô hình hóa được đối tượng quạt gió và tấm phẳng Tiếp theo

ta xây dựng bộ điều khiển cho đối tượng

3.2.1 Phương pháp điều khiển

Hai phương pháp điều khiển cho hệ thống có trễ được tìm hiểu và nghiêncứu là:

- Điều khiển hồi tiếp PID

- Phương pháp điều khiển Smith Predictor

3.2 Xây dựng bộ điều khiển ứng dụng trong mô hình quạt gió tấm phẳng

3.2.1.1 Điều khiển hồi tiếp PID

Trong mô hình quạt gió tấm phẳng, biến quá trình (process variable) là gócquay của tấm phẳng Mục tiêu là góc quay tấm phẳng sẽ đạt được như giá trị đãthiết lập (set point) Để đạt được điều này ta điều chỉnh biến điều khiển là điện ápcấp cho motor quay cánh quạt Chúng ta mong muốn là góc quay sẽ bám theo giá trịđặt trong điều kiện động hoặc ngay cả khi xác lập Nếu giá trị đặt không đổi thìđược gọi là điều khiển ổn định (regulation problem) Nếu giá trị đặt thay đổi thì gọi

là điều khiển tùy động (servo problem) Hơn nữa góc quay phải đạt được sự ổn địnhngay cả khi tải thay đổi và mô hình có nhiễu

Hình 3 3: Mô hình điều khiển hồi tiếp PID

Ở Hình 3.3 là sơ đồ khối của mô hình điều khiển có hồi tiếp với bộ điềukhiển kinh điển PID Phương trình điều khiển tổng quát của bộ điều khiển PID là:

- Hệ số tỉ lệK pcàng lớn thì sai số xác lập càng nhỏ, tuy nhiên khi K ptăng thìcác cực của hệ thống có khuynh hướng di chuyển ra xa trục thực nên đáp ứng của

hệ thống càng dao động, độ vọt lố càng cao Nếu K p tăng quá giá trị hệ số khuếchđại giới hạn thì hệ thống sẽ trở nên mất ổn định Do đó nếu không thể đạt sai số của

hệ thống bằng 0 thì cũng không thể tăng hệ số khuếch đại lên vô cùng

- Hệ số vi phân tỉ lệ K dtương đương việc thêm vào hệ thống một zero làmcho quỹ đạo nghiệm số có xu hướng rời xa trục ảo và tiến gần về phía trục thực, do

đó làm giảm độ vọt lố của hệ thống Đồng thời khâu K d làm nhanh đáp ứng của hệthống và giảm thời gian quá độ Tuy nhiên do hệ số khuếch đại ở tần số cao củakhâu D vô cùng lớn nên hệ thống nhạy với nhiễu tần số cao

- Hệ số tích phân tỉ lệ K i có đặc điểm của khâu hiệu chỉnh trễ pha, nghĩa làlàm chậm đáp ứng quá độ, tăng độ vọt lố, và giảm sai số xác lập Khâu hiệu chỉnh Icòn làm cho sai số đối với tín hiệu vào là hàm nấc của hệ thống không có khâu viphân lý tưởng bằng 0

Bộ điều khiển PID là trường hợp đặc biệt của hiệu chỉnh sớm trễ pha nên vềnguyên tắc có thể thiết kế bằng phương pháp dùng quỹ đạo nghiệm số hoặc dùngbiểu đồ Bode Tuy nhiên lí do chính cho sự phổ biến của bộ PID là người dùng cóthể chỉnh định dựa trên kinh nghiệm và ý nghĩa của các hệ số PID mà không cầnquan tâm tới mô hình hay là hàm truyền của hệ thống Do đó ta sẽ chỉnh định cácthông số này dựa vào các phương pháp kinh nghiệm Phương pháp phổ biến nhấtdùng trong công nghiệp cho các bộ PID thương mại là phương pháp Zeigler-Nichols

Xác định các thông số của bộ điều khiển theo phương pháp Zeigler-Nichols:

Phương pháp Zeigler-Nichols là phương pháp thực nghiệm để thiết kế bộđiều khiển P, PI, hoặc PID bằng cách dựa vào đáp ứng quá độ của đối tượng điềukhiển Bộ điều khiển PID có hàm truyền tổng quát là:

Zeigler-Nichols đưa ra hai cách để chọn thông số cho bộ điều khiển PID tùytheo đặc điểm của đối tượng.

Cách 1: Dựa vào đáp ứng quá độ của hệ hở, áp dụng cho các đối tượng cóđáp ứng đối với tín hiệu vào là hàm nấc có dạng chữ S Ví dụ như lò nhiệt, độngcơ…

Hình 3 4: Đáp ứng nấc của đối tượng

Cách 2: Dựa vào đáp ứng quá độ của hệ kín, áp dụng cho các đối tượng cókhâu tích phân lý tưởng Ví dụ như mực chất lỏng, hệ truyền động dùng động cơnhư quạt gió tấm phẳng… Tăng dần giá trị hệ số khuếch đại Kcủa hệ đến giá trị

giới hạn K gh, khi đó đáp ứng của hệ kín ở trạng thái xác lập là đao động ổn định với

chu kỳ

g h

T

Hình 3 5: Đáp ứng dao động của đối tượng

Đối với hệ quạt gió tấm phẳng ta sẽ chọn phương pháp Zeigler-Nichols cáchthứ hai Chi tiết các hệ số sẽ được khảo sát ở phần sau của luận văn

3.2.1.2 Phương pháp điều khiển Smith Predictor

Như đã giới thiệu ở phần 2, vấn đề trễ do tín hiệu điều khiển bị lan truyềnmột thời gian (dead-time hoặc transport lag) mới tác động tới hệ thống là vấn đềphổ biến trong các hệ thống điều khiển Hê thống phản hồi sẽ cũng phải được làmtrễ đi để bộ điều khiển có thể đưa ra giá trị điều khiển chính xác cho hệ thống Đốivới bộ điều khiển PID kinh điển, ta phải giảm hệ số tỉ lệ để đảm bảo sự ổn định của

hệ thống Tuy nhiên điều này lại làm giảm đáp ứng của hệ thống Một cấu hình đểgiải quyết vấn đề này là dùng bộ điều khiển dự báo (predictive control) Một bộđiều khiển dự báo nổi tiếng là Smith Predictor Bộ điều khiển này đã phổ biến trongcác bộ điều khiển trong công nghiệp hiện nay

Hình 3 6: Mô hình Smith Predictor kết hợp IMC

Hàm truyền hệ thống được biểu diễn bởi P s( ) Hàm truyền của hệ thống sẽđược mô hình hóa gần đúng thành M s( ) và M s0( ) Trong đó M s0( )là thành phầnkhông có trễ Dựa vào mô hình trên ta rút ra nhận xét: nếu không có nhiễu dvà môhình M s( )chính xác như mô hình hệ thống P s( ) thì thành phần phản hồi y f chỉgồmy p là thành phần phản hồi dự báo không có trễ

Bộ điều khiển được sử dụng sẽ là PID do đó tín hiệu điều khiển u s( ) sẽ códạng:

6) )

.1 17

Mô hình Smith Predictor này sẽ cần tinh chỉnh trong hai khối:

- Khối mô hình hóa hệ thống M s( ) và M s0( )để cho ra tín hiệu phản hồi y f

Mô hình toán đầy đủ của hệ thống đã được phát triển ở mục 3.1

- Khối điều khiển PID để đạt đáp ứng như mong muốn Các hệ số sẽ đượcchỉnh định theo phương pháp thử sai

3.2.2.2 Nhận xét

Bộ điều khiển Smith Predictor mô hình hóa được ảnh hưởng của tính trễtrong hệ thống lên tín hiệu điều khiển do đó sẽ đạt độ chính xác và ổn định hơn bộđiều khiển PID thông thường Tuy nhiên một nhược điểm của nó là phải có được

mô hình chính xác của hệ thống

CHƯƠNG 4: NGÔN NGỮ LẬP TRÌNH PHẦN CỨNG

Ngôn ngữ mô tả phần cứng mô tả kiến trúc và hành vi của những hệ thốngđiện rời rạc Những ngôn ngữ hiện đại và các chương trình mô phỏng hỗ trợ lànhững công cụ mạnh để tích hợp cho thiết kế mạch

Một ngôn ngữ phần cứng hỗ trợ mô tả hỗn tạp các cấp mô tả, trong đó cấutrúc cổng và đường dây được sử dụng mô tả với chức năng này Phương pháp mô tảhỗn tạp này có khả năng giúp người viết mô tả hệ thống ở nhiều cấp bậc trừu tượngcao và sau đó từng bước cải tiến các chi tiết thiết kế ở khâu gate-level

Verilog HDL đóng vai trò quan trọng trong các phương pháp thiết kế hiệnđại, dựa vào 3 lý do chính sau:

- Thiết kế chức năng có thể được xác nhận sớm trong quá trình thiết kế Mộtthiết kế bằng văn bản như là một mô tả HDL có thể được mô phỏng ngay lập tức.Thiết kế mô phỏng ở cấp độ cao hơn, trước khi thực hiện ở cấp thấp gate-level, chophép bạn đánh giá kiến trúc và quyết định thiết kế

- FPGA Compiler II / FPGA Express cung cấp biên dịch Verilog và tổnghợp logic Verilog, cho phép bạn tự động chuyển đổi một mô tả HDL cho một gate-level thực hiện trong một mục tiêu công nghệ FBGA Bước này giúp loại bỏ cáchình thức công nghệ, cụ thể thiết kế nút cổ chai, phần lớn thời gian thiết kế mạchđiện, và lỗi xảy ra khi người thiết kế dịch một đặc điểm kỹ thuật HDL đến cổng mộtcách thủ công

Với FPGA Compiler II / FPGA Express tối ưu hóa logic, bạn có thể tự độngchuyển đổi một thiết kế tổng hợp thành một thiết kê nhỏ hơn hoặc nhanh hơn.FPGA Compiler II / FPGA Express cung cấp cả logic tổng hợp và tối ưu hóa

- Mô tả HDL cung cấp tài liệu công nghệ độc lập của một thiết kế và chứcnăng của nó Một mô tả HDL thì dễ đọc và dễ hiểu hơn là một netlist hoặc một sơ

đồ mô tả Bởi vì các mô tả thiết kế HDL ban đầu là công nghệ độc lập, bạn có thể

4.1 Giới thiệu ngôn ngữ mô tả phần cứng Verilog ( Verilog HDL)

tái sử dụng nó để tạo thiết kế trong một công nghệ khác nhau, mà không cần phảichuyển đổi từ công nghệ ban đầu.

4.1.1 Xử lí thiết kế trong FPGA Compiler II / FPGA Express

FPGA Compiler II / FPGA Express dịch mô tả phần cứng trong Verilog chomột định dạng thiết kế Synopsys nội bộ Việc thiết kế có thể sau đó được tối ưuhóa và ánh xạ tới một thư viện công nghệ cụ thể FPGA bằng FPGA Compiler II /FPGA Express

Hình 4 1: Trình biên dịch FPGA

4.1.2 Sử dụng FBGA Compiler II / FBGA Express để biên dịch Verilog HDL.

Khi một thiết kế Verilog được đọc vào FPGA Compiler II / FPGA Express,

nó được chuyển thành một định dạng cơ sở dữ liệu nội bộ để FPGA Compiler II/FPGA Express có thể tổng hợp và tối ưu hóa việc thiết kế Khi FPGA Compiler II /FPGA Express tối ưu hóa một thiết kế, có thể cơ cấu lại một phần hoặc tất cả cácthiết kế Bạn kiểm soát mức độ chuyển dịch cơ cấu, tùy chọn bao gồm:

• Hoàn toàn bảo quản hệ thống phân cấp của thiết kế

• Cho phép một số module được kết hợp với những module khác

• Nén thiết kế toàn bộ vào một module (gọi là phẳng thiết kế), nếu đó là cólợi.

4.1.3 Phương pháp thiết kế

Hình 4 2: Phương pháp thiết kế FPGA

Một mô tả mạch Verilog có thể là một trong hai loại: cấu trúc hoặc hàm chứcnăng Một mô tả cấu trúc giải thích cấu trúc vật lý của mạch, chi tiết công và các kếtnối giữa chúng Một mô tả hàm chức năng, cũng được gọi là một mô tả RTL(Register Transfer Level), mô tả mạch Phần này bao gồm các chủ đề sau:

• Thiết kế kiểu cấp bậc (design hierarchy)

• Mô tả cấu trúc (Structural description)

• Mô tả hàm chức năng (Functional description)

4.2 Các kiểu mô tả chương trình

• Mô tả hỗn tạp cấu trúc và hàm chức năng (Mixing Structural andFunctional Description)

• Chọn thanh ghi (Register Selection)

• Thiết kế không đồng bộ (Asynchronous Designs)

Một mô tả cấu trúc Verilog xác định một kết nối của các thành phần , hìnhthành trong một mạch vật lý Chi tiết xây dựng mô tả cấu trúc có các phần chính sauđây:

• Modules

• Macromodules

• Định nghĩa Port

• Trình bày và xây dựng Module

• Thuyết minh cụ thể Module

4.3.1 Modules

Đơn vị thiết kế chủ yếu bằng ngôn ngữ Verilog là module Một module baogồm tên module, đầu vào của nó và mô tả đầu ra (định nghĩa port), một mô tả vềcác chức năng hoặc thực hiện module cho (trình bày và xây dựng module), và đặttên thuyết minh cụ Hình dưới minh họa cấu trúc các bộ phận cơ bản của mộtmodule

4.3 Mô tả cấu trúc chương trình

Hình 4 3: Model trong chương trình

4.3.2 Macromodules

Các macromodule xây dựng làm mô phỏng hiệu quả hơn, do hợp nhất cácđịnh nghĩa macromodule với định nghĩa của gọi (parent) module Tuy nhiên, FPGACompiler II / FPGA Express xử lý các cấu trúc macromodule như là một module

Dù bạn sử dụng module hoặc macromodule, quá trình tổng hợp, hệ thống phân cấptổng hợp tạo ra, và kết quả của nó là như nhau

Đổi tên Port

Bạn có thể đổi tên một port theo phân công rõ ràng tên cho cảng biểu hiệnbằng cách sử dụng các toán tử (.) dot Việc xác định mô-đun mảnh vỡ trong ví dụdưới cho thấy làm thế nào để đổi tên port Các port ex4 module được đặt tên rõ ràngin_a, in_b, và ra ngoài và được kết nối với lưới a, b, và z Module ex5 cho thấy porttên là i1, i0, và z kết nối với lưới một [1], a [0], và z, tương ứng Các port đầu tiêncho module ex6 (các nối của mạng lưới a, b) được đặt tên là i

module ex4( in_a(a), in_b(b), out(z) );

4.3.4 Module Statements and Constructs

Các loại cấu trúc dữ liệu Verilog: cấu trúc dữ liệu bao gồm các loại wire,wand, wor, tri, supply0, và supply1.Có thể lựa chọn kích cỡ dữ liệu bằng cách chỉđịnh cỡ của nó như sau: [msb:lsb]

Mặc dù paramater không thuộc vào loại các kiểu dữ liệu cấu trúc, nó đượctrình bày ở đây bởi vì nó được sử dụng với cấu trúc các loại dữ liệu

Parameter

Tham số Verilog cho phép bạn tùy biến mỗi trình bày của một module Bằngcách đặt các giá trị khác nhau cho các tham số khi bạn khởi tạo các module, bạn có thể làm cho cấu trúc của logic khác nhau.

Các định nghĩa cho tham số bao gồm các tên tham số và giá trị được giao Giá trị cóthể được bất kỳ giá trị hằng số nguyên hoặc Biểu thức Boolean

Nếu bạn không thiết lập kích thước của tham số này với một định nghĩa dãyhoặc một hằng số có kích thước, thông số này được mặc định kích cỡ 32-bit

parameter TRUE=1, FALSE=0;

parameter [1:0] S0=3, S1=1, S2=0, S3=2;

Wire

Là một kiểu dữ liệu, được mô tả như là một đường dây dẫn trong mạch điện

Nó dùng để kết nối các gate-level và module Nó cho phép đọc được các giá trị của

nó láy từ các function hoặc một block

Không được chỉ đinh giá trị cho nó

Nó không chứa giá trị trong chính nó, nó được lái bởi 2 cách:

- Kết nối của nó với các port của module

- Lái giá trị cho nó bằng một continuous assignment

Nếu không lái wire thì nó ở trạng thái định nghĩa, trạng thái tổng trở cao (z),khi biên dịch ra là không kết nối

Khai báo Port

Bạn phải khai báo các hướng (đầu vào, đầu ra, hoặc hai chiều) của mỗi cổngxuất hiện trong danh sách các cổng, của một định nghĩa cổng Sử dụng đầu vào, đầu

ra, và inout được trình bày trước, như mô tả trong những phần sau đây:

Input:

Bạn khai báo tất cả các cổng đầu vào của một mô-đun với một tuyên bố đầuvào Một đầu vào là một loại wire và được quy định bởi cú pháp của wire Bạn cóthể sử dụng một loạt các đặc điểm kỹ thuật để khai báo một đầu vào là một vector

của tín hiệu, như trường hợp của b đầu vào trong ví dụ sau đây Các đầu vào báocáo có thể xuất hiện trong bất kỳ thứ tự trong các mô tả, nhưng bạn phải khai báotrước khi sử dụng chúng Ví dụ,

• Sử dụng câu lệnh gán rõ ràng liên tục sau khai báo wire, wand, wor, hoặctri.

• Xác định Continuous Assignment trong cùng một dòng như kê khai wire

wire a; //declareassign a = b & c; //assignwire a = b & c; //declare and assign

4.3.5 Module Istantiations

Module Istantiations là bản sao của logic trong một module, đã được xácđịnh thành phần các mối liên kết

module_name instance_name1 (terminal, terminal, ),

instance_name2 (terminal, terminal, );

Một module instantiation bao gồm tên của các module (module_name) tiếptheo một hoặc nhiều instantiation Một instantiation bao gồm một tên instantiation(instance_name) và một danh sách kết nối Một danh sách kết nối là danh sách cácbiểu thức được gọi là thiết bị đầu cuối, cách nhau bằng dấu phẩy Những thiết bịđầu cuối được kết nối với các port của module instantiation Module instantiation có

nó phải là như nhau

Nếu bạn sử dụng một biến không khai báo như là terminal thì terminal mặc nhiên được khai báo như là một kiểu wire vô hướng (1-bit) Sau khi biến đó được hoàn toàn khai báo là dây, nó có thể xuất hiện ở bất cứ nơi dây được cho phép

4.4.1 Constant-value expression

Một biểu thức có giá trị không đổi là một biểu thức có toán hạng là hằng sốhoặc các tham số FPGA Compiler II / FPGA Express xác định giá trị của biểu thức.Các toán tử và toán hạng trong một biểu thức ảnh hưởng cách thiết kế được tạo ra

4.4.2 Operators

Các toán tử xác định các hoạt động được thực hiện trên các toán hạng của chúng để cho ra một giá trị mới Hầu hết các toán tử một là unary operator, áp dụng chỉ cho một toán hạng, hai là binary operator, áp dụng cho hai toán hạng Hai ngoại

lệ là các toán tử có điều kiện, nó có ba toán hạng, và các chuỗi toán tử, nó mang nhiều toán hạng

Các ngôn ngữ Verilog điều hành được hỗ trợ bởi FPGA Compiler II / FPGA

Express được liệt kê trong bảng sau, nó mô tả các toán tử và thứ tự ưu tiên của nó:

4.4 Biểu thức.

Hình 4 4: Các toán tử trong ngôn ngữ verilog

Chiều rộng bit của một biểu thức phụ thuộc vào độ rộng của các toán hạng

và các loại toán tử trong biểu thức Xác định độ rộng của một biểu thức dựa vàobảng sau:

Hình 4 5: Các toán hạng trong ngôn ngữ verilog

4.5 Mô tả hàm chức năng

4.5.1 Squential Constructs

Mặc dù nhiều cấu trúc Verilog xuất hiện tuần tự trong tự nhiên, chúng

mô tả mạch tổ hợp Một mô tả cấu trúc tuần tự đơn giản hiển thị trong ví dụ dưới

Để mô tả tổ hợp logic, bạn viết một chuỗi các trình bày và các toán tử để tạo

ra các kết quả bạn muốn Ví dụ, giả sử các toán tử cộng (+) không được hỗ trợ và

tạo ra một gợn tổ hợp thực hiện bộ cộng Cách dễ nhất để mô tả mạch này như mộtthác adders đầy đủ, như trong ví dụ dưới đây Các Ví dụ có tám adders đầy đủ, vớimỗi bộ cộng sẽ theo sau một bộ trước đó Từ mô tả này, FPGA Compiler II / FPGAExpress

adder[i] = a[i] ^ b[i] ^ c;

c = a[i] & b[i] | a[i] & c | b[i] & c;

endend

endfunction

4.5.2 Function declarations

Sử dụng khai báo hàm là một trong ba phương pháp để mô tả tổ hợp logic.Hai phương pháp khác là Always Block, Continuous Assignment Bạn phải khaibáo và sử dụng các chức năng Verilog trong một module Bạn có thể gọi chức năng

từ phần cấu trúc của một mô tả Verilog bằng cách sử dụng chúng trong một khaibáo Continuous Assignment hoặc như là một terminal trong một instantiationmodule Bạn cũng có thể gọi các hàm từ các chức năng khác hoặc từ always block.FPGA Compiler II / FPGA Express hỗ trợ các Verilog sau chức năng khai báo:

input [range] list_of_variables ;

Phía bên trái của câu lệnh thủ tục chuyển nhượng chỉ có thể chứa cáckiểu dữ liệu sau đây:

• reg variables

• Bit-selects of reg variables

• Part-selects of reg variables (must be constant-valued)

• Integers

• Concatenations of the previous data types

Trong RTL assignment, tuy nhiên, các giá trị được truyền vào trong chu kỳxung clock kế tiếp Chuyển giá từ biến A đến B biến xảy ra chu kỳ 1 xung clock,nếu biến A đã được một mục tiêu trước đó của một RTL assignment Việc chuyểngiá trị từ biến B cho biến C luôn luôn diễn ra sau chu kỳ 1 xung clock, vì B là mụctiêu khi RTL gán giá trị biến A cho biến B Trong netlist, RTL assignment cho thấyflip-flop B tiếp nhận đầu vào từ ngõ ra của flip-flop A Mất 1 chu kỳ xung clockcho các giá trị được giữ ở flip-flop A truyền cho flip-flop B

Dưới đây là 2 ví dụ cho RTL assignment ở 2 dạng blocking và nonblocking

Hình 4 6: Schematic of RTL Nonblocking Assignments