AX CX BX DX SP SI BP DI Các thanh ghi tạm thời ALU Thanh ghi cờ Khối điều khiển của EU Logic điều khiển BUS CS SS DS ES IP Tổng Bus dữ liệu ALU 16bit và con trỏ lệnh Bus địa chỉ 20bit Bu
Trang 1MỤC LỤC
MỤC LỤC……….1
CHƯƠNG I: BỘ VI XỬ LÝ INTEL 8088……… 2
1.1 Cấu trúc bên trong và hoạt động của bộ vi xử lý 8088……… 2
1.1.1 Sơ đồ khối của bộ vi xử lý 8088……… 2
1.1.2 Cấu trúc bên trong của 8088……… 2
1.1.3 Các chế độ địa chỉ của 8088………4
1.2 Khung của chương trình hợp ngữ……… 6
PHẦN II: CÁC LOẠIDÙNG TRONG MẠCH CẢM BIẾN NHIỆT……… 8
2.1 Vi xử lý 8088………8
2.1.1 Các tín hiệu của 8088……… 8
2.2 Mạch tạo xung nhịp 8284 ……… 11
2.3 Mạch phối ghép vào/ra song song lập trình được 8255……… 12 2.4 Bộ chuyển đổi tương tự số ADC0804……… 13
2.5 Giới thiệu về IC cảm biến LM35……… 14
2.6 Một số mạch được dùng khác……… 15
PHẦN III: NỘI DUNG THIẾT KẾ MẠCH CẢM BIẾN NHIỆT ……… 17
3.1 Lưu đồ thuật toán chương trình……… 17
3.1.1 Giải thuật chương trình đọc A/D và chương trình đổi số nhị phân ra BCD 18
3.1.2 Giải thuật toán xuất ra LED……… 19
3.2 Code chương trình………19
3.3 S đ m ch nguyên lý ơ đồ mạch nguyên lý ồ mạch nguyên lý ạch nguyên lý ……… 21
PHẦN IV: KẾT LUẬN………22
Trang 2CHƯƠNG I: BỘ VI XỬ LÝ INTEL 8088
1.1 Cấu trúc bên trong và hoạt động của bộ vi xử lý 8088.
1.1.1 Sơ đồ khối của bộ vi xử lý 8088.
AX CX BX DX SP SI BP DI
Các thanh ghi tạm thời
ALU
Thanh ghi cờ
Khối điều khiển của EU
Logic điều khiển BUS
CS SS DS ES IP Tổng
Bus dữ liệu ALU (16bit)
và con trỏ lệnh
Bus địa chỉ (20bit)
Bus dữ liệu (8bit)
Bus trong của CPU 8bit dữ liệu 20bit địa chỉ
BUS ngoài
Đệm lệnh (hàng đợi lệnh) (6byte cho 8086) E.U (execution unit) B.I.U (Bus interface unit)
1.1.2 Cấu trúc bên trong của 8088.
a) Các thanh ghi đoạn
- Thanh ghi đoạn mã CS (code segment)
- Thanh ghi đoạn dữ liệu DS (data segment)
- Thanh ghi đoạn ngăn xếp SS (stack segment)
Trang 3Các thanh ghi đoạn 16 bit này chỉ ra địa chỉ đầu của 4 đoạn trong bộ nhớ, dunglượng lớn nhất của mỗi đoạn này là 64Kbyte và tại một thời điểm nhất định bộ vi xử
lý chỉ làm việc với 4 đoạn nhớ 64Kbyte này
Nội dung của thanh ghi đoạn sẽ xác định địa chỉ của ô nhớ nằm ở đầu đoạn Địa
chỉ này gọi là địa chỉ cơ sở.Địa chỉ của các ô nhớ khác nằm trong đoạn được tính bằng cách cộng thêm vào địa chỉ cơ sở 1 giá trị được gọi là địa chỉ lệch.Độ lệch này được xác định bởi các thanh ghi 16 bit khác đóng vai trò thanh ghi lệch.
Địa chỉ vật lý = Thanh ghi đoạn X 16 + Thanh ghi lệch
b) Các thanh ghi đa năng
- AX (Accumulator): thanh chứa Các kết qua của các thao tác thường được chứa ởđây Nếu kết quả là 8 bit thì thanh ghi được coi là Acc
- BX (Base): thanh ghi cơ sở Thường chứa địa chỉ cơ sở
- CX (Count): bộ đếm Chứa số lần lặp trong trường hợp các lệnh LOOP, CLthường chứa số lần dịch hoặc quay trong các lệch dịch hoặc quay thanh ghi
- DX (Data): thanh ghi dữ liệu Chứa địa chỉ các cổng trong các lệnh vào\ra dữ liệutrực tiếp
c) Các thanh ghi con trỏ và chỉ số
- IP (instruction pointer): con trỏ lệnh Luôn trỏ vào lệnh tiếp theo sẽ được thựchiện nằm trong đoạn mã CS Địa chỉ đầy đủ của lệnh tiếp theo này ứng với CS:IPđược xác định như trên
- BP (base pointer): con trỏ cơ sở Luôn trỏ vào 1 dữ liệu nằm trong đoạn ngăn xếp
SS Địa chỉ đầy đủ của 1 phần tử trong đoạn ngăn xếp tương ứng SS:BP được xácđịnh như trên
- SP (stack pointer):con trỏ ngăn xếp Luôn trỏ vào đỉnh hiện thời của ngăn xếpnằm trong đoạn ngăn xếp SS Địa chỉ đầy đủ của đỉnh ngăn xếp ứng với SS:SP đượcxác định như trên
- SI (source index): chỉ số gốc hay nguồn Chỉ vào dữ liệu trong đoạn dữ liệu DS
và địa chỉ đầy đủ ứng với DS:SI được xác đinh như trên
- DI (destination index): chỉ số đích Chỉ vào dữ liệu trong đoạn dữ liệu DS và địachỉ cụ thể ứng với DS:DI được xác định như trên
d) Các thanh ghi cờ
x: không được định nghĩa
Hình 1.2 Sơ đồ thanh ghi cờ của 8088.
- C hoặc CF (carry flag): cờ nhớ CF=1 khi cờ nhớ hoặc mượn từ MSB
- P hoặc PF (parity flag): cờ parity Phản ánh tính chẵn lẻ của tổng số bit 1 có trongkết quả PF=1 khi tổng số bít 1 trong kết quả là chẵn
- A hoặc AF (auxiliary carry flag): cờ nhớ phụ AF=1 khi có nhớ hoặc mượn từ 1
số BCD thấp (4 bít thấp) sang 1 số BCD cao (4 bít cao)
- Z hoặc ZF (zero flag): cờ rỗng ZF=1 khi kết quả bằng không
Trang 4- S hoặc SF (sign flag): cờ dấu SF=1 khi kết quả âm.
- O hoặc OF (overflow flag): cờ tràn OF=1 khi kết quả là 1 số bù hai vượt ra ngoàigiới hạn biểu diễn
*) Các cờ điều khiển
- T hoặc TF (trap flag): cờ bẫy TF=1 khi CPU làm việc ở chế độ chạy từng lệnh
- I hoặc IF (interrupt enable flag): cờ cho phép ngắt IF=1 khi CPU cho phép cácyêu cầu ngắt
- D hoặc DF (direction flag): cờ hướng DF=1 khi CPU làm việc với chuỗi ký tựtheo thứ tự từ phải sang trái
1.1.3 Các chế độ địa chỉ của 8088.
- Chế độ địa chỉ thanh ghi (register addressing mode)
Dùng các thanh ghi bên trong CPU như là các toán hạng để chứa dữ liệu cần thaotác.Vì vậy khi thực hiện lệnh có thể đạt tốc độ truy nhập cao hơn so với các lệnh cótruy nhập bộ nhớ
- Chế độ địa chỉ tức thì (immediate addressing mode)
Toán hạng đích là một thanh ghi hay 1 ô nhớ, còn toán hạng nguồn là một hằng số Tanạp dữ liệu cần thao tác vào bất kỳ thanh ghi nào (trừ thanh ghi đoạn và thanh cờ)hoặc vào bất kỳ ô nhớ nào trong đoạn dữ liệu DS
- Chế độ địa chỉ trực tiếp (direct addressing mode)
Một toán hạng chứa địa chỉ lệch của ô nhớ dùng chứa dữ liệu còn toán hạng kiachỉ có thể là thanh ghi mà không được là ô nhớ
- Chế độ địa chỉ gián tiếp qua thanh ghi (register indirect addressing mode)
Một toán hạng là 1 thanh ghi được sử dụng để chứa địa chỉ lệch của ô nhớ chứa
dữ liệu, còn toán hạng kia chỉ có thể là thanh ghi không phải là ô nhớ
- Chế độ địa chỉ tương đối cơ sở (base relative addressing mode)
Các thanh ghi cơ sở như BX và BP và các hằng số biểu diễn các giá trị dịch chuyểnđược dùng để tính địa chỉ hiệu dụng của toán hạng trong các vùng nhớ DS và SS
- Chế độ địa chỉ tương đối chỉ số (indexed relative addressing mode)
Thanh ghi chỉ số như SI và DI và các hằng số biểu diễn các giá trị dịch chuyển đượcdùng để tính địa chỉ của toán hạng trong vùng nhớ DS
- Chế độ địa chỉ tương đối chỉ số cơ sở (base indexed relative addressing mode)
Ta dùng thanh ghi cơ sở lẫn thanh ghi chỉ số để tính địa chỉ toán hạng
1.1.4 Một số tập lệnh của vi xử lý 8088 thường dùng.
- AAA – ASCII (Chỉnh sau khi cộng 2 số ở dạng ASCII)
Dữ liệu được truyền từ các thiết bị đầu cuối đến máy tính thường dưới dạng mã ASII
Bộ vi xử lý 8088 cho phép cộng luôn các số đó với điều kiện phải chỉnh lại kết quả cótrong AL bằng lệnh AAAthu được kết quả là số BCD không gói
Trang 5Không xác định: OF, PF: SF, ZF.
3.4 Kết luận.
Lệnh này đối 2 số BCD không gói ở AH và AL đang số hệ hai tương đương đểtạu AL Việc này phải thực hiện trước khi làm phép chia 1 số BCD không gói (gồm 2chữ số) để trong AX cho 1 số BCD không gói khác Kết quả và số dư cũng là các sốBCD không gói
Không xác định: Tất cả các cờ.
- AAM – ASCII (Chỉnh sau khi nhân 2 số ở dạng ASCII).
Lệnh này dùng để đổi 1 số hệ hai, là tích của hai số BCD không gói, có trong ALsang số BCD không gói để tại AX
Cập nhật: PF, SF, ZP.
Không xác định: AF, CF, OF.
- ASS – ASCII (Chỉnh sau khi trừ 2 số ở dạng ASCII).
Lệnh này dùng để đổi 1 số hệ hai, là hiệu của 2 số BCD không gói, có ở AL sang
Xóa: CF, OF
Cập nhật: PF, SF, ZP, PF chỉ có nghĩa khi toán hạng là 8 bit.
- CALL (Gọi chương trình con).
- DEC (Giảm toán hạng đích đi 1).
Viết lệnh: DEC Destination.
Mô tả: Đích Đích - 1
Trong đó toán hạng đích có thể tìm theo các chế độ địa chỉ khác nhau
Trang 6Nếu Đích=00H thì Đích-1=FFH mà không làm ảnh hưởng tới cờ CF
Cập nhật: AF, OF, PF, SF, ZP.
- INC (tăng toán hạng đích thêm 1).
Viết lệnh: INC Đích
Mô tả: Đích Đích + 1
Trong đó toán hạng đích có thể tìm theo các chế độ địa chỉ khác nhau
Nếu Đích=FFH thì Đích+1=00H mà không làm ảnh hưởng tới cờ CF
Cập nhật: AF, OF, PF, SF, ZP.
- JMP (Nhảy không điều kiện đến 1 đích nào đó)
JMP NHAN
1.2 Khung của chương trình hợp ngữ.
a) Khai báo quy mô sử dụng của bộ nhớ
Kích thước của bộ nhớ dành cho đoạn mã và đoạn dữ liệu trong trương trình được xácđịnh nhờ hướng dẫn chương trình dịch MODEL
MODEL Kiểu kích thước bộ nhớ
Tiny (hẹp) Mã lệnh và dữ liệu gói gọn trong 1 đoạn
Small (nhỏ) Mã lệnh gói trong 1 đoạn và dữ liệu gói trong 1 đoạn
Medium (trung bình) Mã lệnh không gói gọn trong 1 đoạn và dữ liệu nằm trong 1
đoạn
Compact (gọn) Mã lệnh gói gọn trong 1 đoạn và dữ liệu không gói gọn trong 1
đoạn
Lagre (lớn) Mã lệnh không gói gọn trong 1 đoạn và dữ liệu không gói gọn
trong 1 đoạn và không có mảng nào lớn hơn 64KB
Huge (đồ sộ) Mã lệnh và dữ liệu không gói gọn trong 1 đoạn và các mảng
c) Khai báo đoạn dữ liệu
Đoạn dữ liệu chứa toàn bộ các định nghĩa cho các biến của chương trình.Việc khaibáo đoạn dữ liệu nhờ hướng dẫn chương trình dịch DATA, việc khai báo biến và hằngđược thực hiện tiếp ngay sau đó bằng các lệnh thích hợp
d) Khai báo đoạn mã
Trang 7Việc khai báo đoạn mã được thực hiện nhờ hướng dẫn chương trình dịch CODE.Bêntrong đoạn mã các dòng lệnh phải được tổ chức 1 cách hợp lý, dùng ngữ pháp dướidạng 1 chương trình chính (CTC) và nếu cần thì kèm theo1 chương trình con (ctc) vàchúng được gọi ra bằng lệnh CALL.
Một thủ tục được định nghĩa bằng các lệnh giả PROC và ENDP lần lượt là bắt đầu 1thủ tục và kết thúc nó
Tên CTC Proc
;Các lệnh của than chương trình chínhCALL Tên ctc
;gọi ctcTÊN_CTC Endp
Trang 8PHẦN II: CÁC LOẠIDÙNG TRONG MẠCH CẢM BIẾN NHIỆT
2.1 Vi xử lý 8088.
2.1.1 Các tín hiệu của 8088.
+ AD0-AD7 [I/O tín hiệu vào và ra]: Các chân dồn kênh cho các tín hiệu phần thấpcủa của bus dữ liệu và bus địa chỉ Xung ALE sẽ báo cho mạch biết khi nào trên cácđường đó có tín hiệu dữ liệu (ALE=0) hoặc địa chỉ (ALE=1)
+ A8-A15 [O]: Các bit phần cáo của bus địa chỉ
+ A16/S3, A17/S4, A18/S5, A19/S6 [O]: Các chân dồn kênh của địa chỉ, phần cao
và trạng thái Địa chỉ A16-A19 sẽ có mặt tại các chân đó khi ALE=1 và ALE=0 thìcác chân đó có tín hiệu trạng thái S3-S6
+ RD´ [O]: Xung cho phép đọc Khi RD´ =0 thì bus dữ liệu nhận số liệu từ bộ nhớhoặc thiết bị ngoại vi
+ READY [I]: tín hiệu báo cho CPU biết tình trạng sẵn sang của thiết bị ngoại vihoặc bộ nhớ READY=1 thì CPU thực hiện ghi/đọc mà không cần kèm thêm các chu
kỳ đợi Còn khi thiết bị ngoại vi hay bộ nhớ có tốc độ chậm ta đưa READY=0 để báoCPU chờ bằng cách chèn thêm các chu kỳ đợi
+ INTR [I]: tín hiệu yêu cầu ngắt che được Khi có yêu cầu ngắt mà cờ cho phépngắt IF=1 thì CPU kết thúc lệnh đang làm dở Sau đó đi vào chu trình chấp nhận ngắt
và đưa ra bên ngoại tín hiệu INTA=0
+ TEST´ [I]: tín hiệu tại chân này được kiểm tra bởi lệnh WAIT Khi CPU thực hiệnlệnh WAIT mà lúc đó có tín hiệu TEST=1, nó sẽ chờ cho đến khi tín hiệu TEST=0 thìmới thực hiện lệnh tiếp theo
+ NMI [I]: tín hiệu yêu cầu ngắt không che được Tín hiệu này không bị khống chếbởi cờ IF và nó sẽ được CPU nhận biết bằng tác động của sườn lên của xung yêu cầungắt nhận được yêu cầu này CPU kết thúc lệnh đang là dở, sau đó chuyển đang thựchiện chương trình phục vụ ngắt kiểu INT2
Trang 9+ RESET [I]: tín hiệu khởi động lại 8088 Khi RESET=1 kéo dài ít nhất trongkhoảng thời gian là 4 chu kỳ đồng hồ thì 8088 bị buộc phải khởi động lại: nó xóa cácthanh ghi DS, ES, SS, IP và FR về 0 và bắt đầu thực hiện chương trình tại địa chỉCS:IP=FFFF:0000H.
+ CLK [I]: tín hiệu xung đồng hồ nhịp Xung nhịp có độ rỗng là 77a và cấp nhịplàm việc cho CPU
+ Vcc [I]: chân nguồn Tại đây CPU được cung cấp 5V± 10 %, 340mA
+ GND [O]: chân nguồn để nối với điểm 0V của nguồn nuôi
+ MN/MX [I]: chân điều khiển hoạt động của CPU theo chế độ MIN/MAX
sẽ có các địa chỉ tương ứng với các thiết bị đó
+ WR [O] (29): xung cho ghi chép Khi CPU đưa ra WR=0 thì trên bus dữ liệu các
dữ liệu đã ổn định và chúng sẽ được ghi vào bộ nhớ hoặc thiết bị ngoại vi tại thờiđiểm đột biến WR=1
+ INTA [O] (24): tín hiệu báo cho các mạch bên ngoài biết CPU chấp nhận yêu cầungắt INTR Lúc này CPU đưa ra /INTA´ =0 để báo là nó đang chờ mạch ngoài đưa vào
số liệu ngắt trên bus dữ liệu
+ ALE [O] (25): xung cho phép chốt địa chỉ Khi ALE=1 có nghĩa là trên bus dồnkênh AD có các địa chỉ thiết bị hay ô nhớ
+ DT/´R [O] (27): tín hiệu điều khiển các đệm 2 chiều của bus dữ liệu để chọn chiềuchuyển vận của trên bus D
+ DEN [O] (26): tín hiệu báo cho bên ngoài biết lúc này biết là trên bus dồn kênh
AD có dữ liệu ổn định
+ HOLD [I] (31): tín hiệu yêu cầu treo CPU để mạch ngoài thực hiện việc trao đổi
dữ liệu với bộ nhớ bằng cách thâm nhập trực tiếp Khi HOLD=1, CPU 8088 tự tách
Trang 10ra khỏi hệ thống bằng cách treo tất cả các bus A, bus D, bus C của nó để bộ điều khiểnDMA có thể lấy được quyền điều khiển hệ thống công việc trao đổi dữ liệu.
+ HLDA [O] (30): tín hiệu báo cho bên ngoài biết yêu cầu treo CPU để dùng cácbus đã được chấp nhận và CPU 8088 đã treo các bus A, bus D và 1 số tín hiệu bus C + SS 0´ [I] (34): tín hiệu trạng thái Tín hiệu này giống như S 0´ trong chế độ MAX vàđược dùng kết hợp với IO/M´ và DT/´R để giải mã các chu kỳ hoạt động của bus
´
S 2 S 1´ S 0´ Chu kỳ điều khiển của bus Tín hiệu
0 0 0 Chấp nhận yêu cầu ngắt INTA
0 0 1 Đọc thiết bị ngoại vi IORC
0 1 0 Ghi thiết bị ngoại vi IOWC, AIOWC´
Trang 111 1 0 Ghi bộ nhớ MWTC, AWMC´
+ RQ´ /¿´0 và RQ´ /¿´1: các tín hiệu yêu cầu dùng bus của các bộ xử lý khác hoặc thôngbáo chấp nhận treo của CPU để cho phép các bộ vi xử lý khác dùng bus RQ´ /¿´1cómức ưu tiên cao hơn RQ´ /¿´0
+ LOCK´ : tín hiệu cho CPU đưa ra để cấm các bộ vi xử lý khác trong hệ thống dùngbus trong khi nó đang thi hành 1 lệnh nào đó
Trang 12+ X1, X2: nối với 2 chân của thạch anh với tần số fx thạch anh này là 1 bộ phậncủa 1 mạch dao động bên trong 8284 có nhiệm vụ tạo xung chuẩn dùng làm tín hiệuđồng bộ cho toàn hệ thống.
+ F/C´: dùng chọn nguồn tín hiệu chuẩn cho 8284 Khi chân này ở mức cao thì xungđồng hồ bên ngoài sẽ được dùng làm xung nhịp cho 8284, ngược lại thì xung đồng hồcủa mạch dao động bên trong dùng thạch anh sẽ được chọn để làm xung nhịp
+ EFI: lối vào cho xung từ bộ dao động ngoài
+ CLK: xung nhịp fCLK=fX/3 với độ rỗng là 77% nối đến chân CLK của 8088 + PCLK: xunh nhịp fPCLK=fX/6 với độ rỗng là 50% dành cho thiết bị ngoại vi
+ OSC: xung nhịp đã được khuếch đại có tần số bằng fX của bộ dao động
+ RES´ : chưa khởi động, nối với mạch RC để 8284 có thể tự khởi động khi bật nguồn + RESET: nối vào RESET của 8088 và là tín hiệu khởi dộng lại cho toàn hệ
+ CSYNC: nối vào cho xung đồng bộ chung khi trong hệ thống có các 8284 dùngdao động ngoài tại chân EFI Khi dùng mạch dao động trong thì phải nối đất chân này
2.3 Mạch phối ghép vào/ra song song lập trình được 8255.
Có 2 loại từ điều khiển cho 8255A:
+ Từ điều khiển định nghĩa cấu hình cho các cổng PA, PB, PC
+ Từ điều khiển lập/ xóa từng bit ở đầu ra của PC
Trang 13- PA: A=1: [I], A=0: [O].
- PCH (cao): CA=1: [I], CA=0: [O]
Trang 14+ WR´ (3): là chân vào và ở mức tích cực thấp được dùng để báo cho ADC biết bắtđầu quá trình chuyển đổi Nếu CS=0 khi WR tạo ra xung cao xuống thấp thì bộADC0804 bắt đầu quá trình chuyển đổi giá trị đầu vào tương tự Vin về số nhị phân8bit Khi việc chuyển đổi hoàn tất thì chân INTR được ADC hạ xuống thấp.
+ CLR IN và CLKR: CLK IN (4) là chân nối tới đồng hồ ngoài được sử dụng để
tạo thời gian Tuy nhiên ADC0804 cũng có 1 bộ tạo xung đồng hồ riêng Để dùngđồng hồ riêng thì các chân CLK IN và CLKR(19) được nối với 1 tụ điện và 1 điện trởkhi đó tần số được xác định bằng biểu thức:
F= 1/1.1RC + INTR´ (5): chân ra tích cực mức thấp Bình thường chân này ở trạng thái cao vàkhi việc chuyển đổi hoàn tất thì nó xuống thấp để báo cho CPU biết là dữ liệu chuyểnđổi sẵn sàng để lấy đi Sau khi xuống thấp, cần đặt CS=0 và gửi 1 xung cao xuốngthấp tới chân RD để đưa ra dữ liệu
+ Vin(+) và Vin(-) chân (6) và (7): đây là 2 đầu vào tương tự vi sai, trong đó
Vin=Vin(+) – Vin(-) Thông thường Vin(-) thương nối xuống đất và Vin(+) được dùnglàm đầu vào tương tự và sẽ được chuyển đổi về dạng số
+ Vcc (20): là chân nguồn nuôi +5V Chân này được dùng làm điện áp tham chiếukhi đầu vào Vref/2 để hở
+ Vref/2 (9): là chân điện áp đầu vào được dùng làm điện áp tham chiếu nếu chân này
hở thì điện áp đầu vào tương tự cho ADC0804 nằm trong dải 0 đến +5V
+ D0 D7 (1811): là các chân dữ liệu số (D7 là bít cao nhất MSB và D0 là bítthấp nhất LSB) Chân này được đệm 3 trạng thái và dữ liệu đã được chuyển đổi chỉđược truy nhập khi chân CS=0 và chân RD đưa xuống mức thấp
2.5 Giới thiệu về IC cảm biến LM35.
Đây là cảm biến nhiệt được tích hợp chính xác cao của hãng National Semiconductor.Điện áp đâu ra của nó tỷ lệ tuyến tính với nhiệt độ theo thang độ Celsisus Điện ápngõ rat hay đổi 10mv (điện áp bước) cho mỗi sự thay đổi 1C.Chúng không cần yêucầu cân chỉnh ngoài
Đặc điểm cơ bản của LM35:
+ Điện áp nguồn từ -0.2V đến +35V
+ Điện áp ra từ -1V đến +6V
+ Dải nhiệt độ đo được từ -55độC đến +150độC
+ Điện áp đầu rat hay đổi 10mV mỗi khi có sự thay đổi 1độC