Giáo trình kỹ thuật số ( Chủ biên Võ Thanh Ân ) - Chương 3 potx

Giáo trình Kỹ Thuật Số CHƯƠNG 3: CỔNG LOGIC CÁC KHÁI NIỆM LIÊN QUAN CÁC CỔNG LOGIC CƠ BẢN CÁC THƠNG SỐ KỸ THUẬT HỌ TTL • Cổng • Các kiểu ngã HỌ MOS • NMOS • CMOS GIAO TIẾP GIỮA CÁC HỌ IC SỐ • TTL thúc CMOS • CMOS thúc TTL I KHÁI NIỆM LIÊN QUAN Giới thiệu Cổng logic tên chung mạch điện tử thực hàm logic Cổng logic chế tạo cơng nghệ khác (lưỡng cực, MOS), tổ hợp linh kiện rời thường chế tạo cơng nghệ tích hợp IC (Intergrated circuit) Chương giới thiệu loại cổng bản, họ IC số, tính kỹ thuật giao tiếp chúng Tính hiệu tương tự tính hiệu số Tính hiệu tương tự tín hiệu có biên độ biến thiên liên tục theo thời gian Nó thường tượng tự nhiên sinh Tín hiệu số tín hiệu có dạng xung, gián đoạn thời gian biên độ, có mức rõ rệt mức cao mức thấp Tín hiệu số phát sinh mạch điện tích hợp Mạch tương tự mạch số Mạch điện tử xử lý tín hiệu tương tự gọi mạch tương tự, xử lý tín hiệu số gọi mạch số Một cách tổng quát, mạch số có nhiều ưu điểm mạch tương tự: - Ít bị ảnh hưỡng nhiễu - Dễ chế tạo thành mạch tích hợp - Dễ thiết kế phân tích Việc phân tích thiết kế dựa tính IC khối mạch không dựa linh kiện rời - Thuận tiện điều khiển tự động, tính tốn, lưu trữ liệu liên kết với máy tính Biễu diễn trạng thái logic Trong hệ thống mạch logic, trạng thái logic biễu diễn mức điện Với qui ước logic dương điện cao (mức logic 1), điện thấp biễu diễn mức logic thấp (lgoic 0) Việc qui ước đặt ngược lại Trong thực tế, mức logic logic tương ứng với khoảng điện xác định có khoảng chuyển tiếp mức cao mức thấp, ta gọi khoảng không xác định Chủ biên Võ Thanh Ân Trang 24 Tổ Tin Học 5v Mức 2,4v Không xác định 0, v 0v Mức II CÁC CỔNG LOGIC CƠ BẢN Cổng NOT Còn gọi cổng đảo (Inventer), dùng để thực hàm: Y = A Ký hiệu mũi tên chiều dòng điện, vòng ký hiệu đảo Trong trường hợp không gây nhầm lẫn, ta bỏ dấu mũi tên A Y=A Y =A A 1 Bảng thật Cổng AND Dùng thực hàm AND hay nhiều biến Cổng AND có số ngã vào tuỳ thuộc vào số biến có ngã Ngã cổng hàm AND biến ngã vào Dưới ký hiệu bảng thật cổng AND ngã vào A B A Y = A.B A Y=0 B=0 A 0 1 B 1 Y=A.B 0 Y=A B=1 A × Hoặc B 1 Y=A.B 0 Đọc giả tự cho nhận xét cổng AND Cổng OR Dùng thực hàm OR hay nhiều biến Cổng OR có số ngã vào tuỳ thuộc vào số biến có ngã Ngã cổng hàm OR biến ngã vào Dưới ký hiệu bảng thật cổng OR ngã vào A B Y=A+B A B=0 Trang 25 Y=A A Y=1 B=1 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số A 0 1 B 1 Y=A + B 1 A × Hoặc B 0 Y=A + B 1 Đọc giả tự cho nhận xét cổng OR Cổng BUFFER Cịn gọi cổng đệm, có ngã vào ngã Tính hiệu số qua cổng BUFFER không đổi trạng thái logic Cổng BUFFER dùng mục đích sau: - Sửa dạng tín hiệu - Đưa điện tín hiệu chuẩn mức logic - Nâng khả cấp dòng cho mạch Ký hiệu cổng BUFFER sau: A Y =A Cổng NAND Là kết hợp cổng AND cổng NOT, thực hàm Y = A.B (đây trường hợp ngã vào, trường hợp nhiều ngã vào, đọc giả tự suy ra) Dưới ký hiệu bảng thật cổng NAND ngã vào A A A Y=A Y=1 Y = A.B A Y=A B B=0 B=1 A 0 1 B 1 Y = A.B 1 Cổng NOR Là kết hợp cổng OR cổng NOT, thực hàm Y = A + B (đây trường hợp ngã vào, trường hợp nhiều ngã vào, đọc giả tự suy ra) Dưới ký hiệu bảng thật cổng NOR ngã vào A B Y = A+ B A B=1 A 0 1 Chủ biên Võ Thanh Ân A Y=A B 1 Y = A.B Trang 26 1 Y=0 A B=0 Y=A Tổ Tin Học Cổng EX-OR Dùng để thực hàm EX-OR Y = A ⊕ B = AB + AB Cổng EX-OR ngã vào ngã A B Y = A⊕ B A 0 1 B 1 Y = A⊕ B 1 Cổng EX-NOR Dùng để thực hàm EX-NOR Y = A ⊕ B Cổng EX-NOR ngã vào ngã A B Y = A⊕ B A 0 1 B 1 Y = A⊕ B 0 Cổng phức AOI (And – Or – Inverter) Ứng dụng kết Đại số Boole, người ta nối nhiều cổng khác chip IC để thực hàm logic phức tạp Cổng AOI loại cổng kết hợp loại cổng AND, OR NOT Ví dụ, để thực hàm logic Y = A.B.C + D.E , ta có cổng phức sau: A B C D E Y = A.BC + D.E 10.Biến đổi qua lại cổng logic Trong chương Hàm Logic thấy tất hàm logic thay hàm logic AND (hoặc OR) NOT Các cổng logic có chức thực hàm logic, ta cần dùng hàm AND (hoặc OR) NOT để thực hàm logic Tuy nhiên, cổng NOT thực cổng NAND (hoặc NOR) Như tất hàm logic thực cổng cổng NAND (hoặc NOR) Hàm ý này, cho phép biến đổi qua lại cổng với Trang 27 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số Quan sát định lý De Morgan, rút qui tắc biến đổi qua lại cổng AND, NOT OR, NOT sau: Chỉ cần thên cổng đảo từ ngã vào ngã biến đổi từ AND sang OR ngược lại, ngã có cổng đảo cổng đảo biến Ví dụ: Hai mạch tương đương A A B B Y = A.BC + D.E C C D D E E III THÔNG SỐ KỸ THUẬT CỦA IC SỐ Các đại lượng điện đặc trưng Để sử dụng tốt IC, ta nên biết thuật ngữ, đặt tính IC, sơ đồ chân IC - Vcc: Điện nguồn (power supply) Đây khoảng điện cấp cho IC để hoạt động tốt - VIH: Điện ngã vào mức cao (high level input voltage) Đây điện ngã vào nhỏ xem mức - VIL: Điện ngã vào mức thấp (low level input voltage) Đây điện ngã vào lớn xem mức - VOH: Điện ngã mức cao (high level output voltage) Đây điện ngã nhỏ xem mức cao - VOL: Điện ngã mức thấp (low level output voltage) Đây điện ngã lớn xem mức thấp - IIH: Dòng điện ngã vào mức cao (high level input current) Đây dòng điện lớn vào ngã vào IC mức cao - IIL: Dòng điện ngã vào mức thấp (low level input current) Đây dòng điện khỏi IC mức thấp - IOH: Dòng điện ngã mức cao (high level output current) Đây dịng điện lớn ngã cấp cho tải mức cao - IOL: Dịng điện ngã mức thấp (low level output current) Đây dịng điện lớn ngã nhận mức thấp - ICCH, ICCL: Dòng điện chạy qua IC ngã mức cao thấp Ngồi ra, IC cịn số thuật ngữ khác, đề cập nói tính chất IC Cơng suất tiêu tán (power requirement) Mỗi IC hoạt động, tiêu thụ công suất từ nguồn cung cấp VCC (hoặc VDD) Công suất tiêu tán xác định hiệu điện nguồn dòng điện qua IC Do hoạt động, dòng điện IC thường thay đổi mức cao mức thấp, nên cơng suất tính từ dịng điện trung bình qua IC Chủ biên Võ Thanh Ân Trang 28 Tổ Tin Học PD(avg) = ICC(avg).VCC Trong đó: I CC ( avg ) = I CCH + I CCL Fan-Out Một cách tổng quát, ngã mạch logic đòi hỏi phải thúc mạch vào số mạch logic khác Fan-Out số ngã vào lớn nối với ngã IC loại mà đảm bảo cho mạch hoạt động bình thường Ta có loại Fan-Out ứng với trạng thái logic ngã Fan − Out H = I OH I IH Fan − Out L = I OL I IL Thường giá trị Fan-Out khác Để an toàn, ta dùng giá trị nhỏ giá trị Fan-Out tính theo đơn vị Unit Load (UL - tải đơn vị) Thời trể truyền (propagation delay) Tính hiệu logic truyền qua cổng ln có thời gian trể Có loại thời trể truyền: Thời trể truyền từ thấp lên cao tPLH, thời trể truyền từ cao xuống thấp tPHL Hai giá trị thường khác Sự thay đổi trạng thái xác định tín hiệu Tuỳ theo họ IC, thời trể truyền từ vài ns đến vài trăm ns Thời trể truyền lớn tốc độ IC nhỏ Ví dụ: Tín hiệu qua cổng đảo, thời trể truyền xác định sau: Tín hiệu vào Tín hiệu TPHL TPLH Tích số cơng suất – vận tốc (speed – power product) Để đánh giá chất lượng IC, người ta dùng đại lương tích số cơng suất vận tốc, tích số cơng suất tiêu tán thời trể truyền Ví dụ, IC có thời trể truyền 10ns cơng suất tiêu tán trung bình 50mW tích số cơng suất vận tốc là: 10ns × 50mW = 10 10-9 × 50 10-3 = 500 10-12 walt-sec = 500 picojoules (pj) Trong trình phát triển công nghệ IC, người ta muốn đạt IC có cơng suất tiêu tán, thời trể truyền nhỏ tốt Như vậy, IC có chất lượng tốt tích số cơng suất - vận tốc nhỏ Tuy nhiên, thực tế hai giá trị ln thay đổi theo chiều ngược nhau, nên khó mà đạt giá trị ý muốn Dù sao, q trình phát triển cơng nghệ, giá trị ln cải thiện Trang 29 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số Tính miễn nhiễu (noise immunity) Các tín hiệu nhiễu tia lửa điện, cảm ứng từ làm thay đổi trạng thái logic tín hiệu ảnh hưởng đến kết hoạt động mạch Tín miễn nhiễu mạch logic tuỳ thuộc vào khả dung nạp hiệu nhiễu mạch xác định lề nhiễu, cho bởi: Logic Điện Vùng bất định Logic VOH(min) ↓ VNH ↑ VIH(min) ↓ VIL(max) VNL VOL(max) ↑ Điện Logic Vùng bất định Logic Điện vào Tín hiệu vào mạch logic xem mức có trị lớn VIH(min), xem mức có trị nhỏ VIL(max) Điện khoảng không ứng với mức logic nào, nên gọi vùng bất định Do có khác biệt VOH(min) với VIH(min), VOL(max) với VIL(max) nên ta có trị lề nhiễu: - Lề nhiễu mức cao: VNH = VOH(min) – VIH(min) - Lề nhiễu mức thấp: VNL = VOL(max) – VIL(max) Khi tín hiệu mức cao đưa vào ngã vào, tín hiệu có giá trị âm biên độ lớn VNH làm cho điện ngã vào rơi vào vùng bất định mạch khơng biết tín hiệu mức logic Tương tự cho trường hợp ngã mức thấp, tín hiệu nhiễu có trị dương biên độ > VNL đưa mạch vào trạng thái bất định Logic cấp dòng logic nhận dòng Một mạch logic thường gồm nhiều tầng kết nối với Tầng cấp tín hiệu gọi tầng thúc, tầng nhận tín hiệu gọi tầng tải Sự trao đổi dòng điện hai tầng thúc tầng tải thể logic cấp dòng logic nhận dòng VCC VCC Thúc Thúc VOH IIH Hình: Logic cấp dịng Tải VOL IIL Tải Hình: Logic nhận dịng Logic cấp dòng: Khi ngã cổng NAND thứ mức cao cấp dịng IIH cho ngã vào cổng NAND thứ hai Ngã cổng nguồn cấp cho ngã vào cổng hai Logic nhận dòng: Khi ngã cổng NAND thứ mức thấp nhận dịng IIL từ ngã vào cổng NAND thứ hai Thường dòng nhận tầng thúc mức thấp có giá trị lớn so với dịng cấp mức cao Người ta hay dùng trạng thái để gánh tải tương đối nhỏ, ví dụ đèn led Chủ biên Võ Thanh Ân Trang 30 Tổ Tin Học Tính Schmitt Trigger Trong phần giới thiệu lề nhiễu, ta thấy khoảng điện nằm ngưỡng logic, khoảng điện ứng với transistor làm việc vùng tác động Khoảng cách xác định lề nhiễu tác dụng làm giảm độ rộng sườn xung tín hiệu qua mạch Tuy nhiên khoảng sườn xung nằm vùng chuyển tiếp nên tín hiệu khơng vng hồn tồn Hình minh họa tính chất VIN VIL(max) VOL(min) t VOUT t Hình: Tín hiệu vào/ra cổng logic (khơng vng) Để cải thiện tín hiệu ngã và, bảo đảm tính miễn nhiễu cao, người ta chế cổng có tính điện trở thế, gọi cổng Schmitt Trigger Hình minh họa tín hiệu điện vào thay đổi logic cổng Schmitt Trigger VOUT 5V VIN VT− VT+ 5V Hình: Tín hiệu vào/ra cổng Schmitt Trigger Hình đây, mơ tả VIN VOUT cổng Schmitt Trigger Nếu ngã vào điện thấp điện ngã vào vượt qua VT+ ngã đổi trạng thái Ngược lại, điện ngã vào mức cao điện ngã vào nhỏ VT− ngã đổi trạng thái VIN VT+ VT− VOUT Hình: Mơ tả VIN VOUT cổng Schmitt Trigger Hình: Ký hiệu cổng Schmitt Trigger Trang 31 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số IV.HỌ TTL Giới thiệu Trong trình phát triển cơng nghệ chế tạo mạch số, ta có họ: RTL (Resistor – transistor logic), DCTL (Direct couple – transistor logic), RCTL (Resistorcapacitor transistor logic), DTL (Diod – transistor logic), ECL (Emitter – couple transistor logic),… Hiện nay, tồn nhiều họ có tính kỹ thuật cao như: Thời trể truyền nhỏ, tiêu hao công suất Ta xét vài họ có tính kỹ thuật này, ta xét họ TTL (Transistor – transistor logic) Cổng họ TTL Ta lấy cổng NAND ngã vào làm ví dụ để thấy cấu tạo vận hành cổng VCC R1 R2 R4 A B C T1 Y = A.B.C T2 T3 CL R3 Hình: Mơ cổng NAND ba ngã vào họ TTL Khi cổng A, B, C xuống mức 0; T1 dẫn, đưa đến T2 ngưng, T3 ngưng, ngã Y lên cao Khi ngã vào A, B, C lên cao; T1 ngưng, đưa đến T2 dẫn, T3 dẫn, ngã Y xuống thấp Đó kết cổng NAND ngã vào Tụ CL mạch tụ ký sinh ngã mạch kết hợp với ngã vào tầng tải, mạch hoạt động tụ nạp điện qua R4 (lúc T3 ngưng) phóng điện qua transistor T3 bắt đầu dẫn điện, đó, thời trể truyền mạch định R4 CL, R4 nhỏ, mạch hoạt động nhanh công suất tiêu thụ lớn, muốn giảm công suất phải tăng R4 vậy, thời trể truyền lớn (tỉ lệ nghịch thời trể truyền công suất) Để giải vấn đề để thoả mãn số yêu cầu khác, người ta chế tạo cổng logic với ngã khác Ta xét sau Cổng họ TTL a Ngã totempole R1 A B C VCC R2 RC T4 T1 T2 D Y = A.B.C T3 R3 Hình: Ngã totempole Chủ biên Võ Thanh Ân Trang 32 CL Tổ Tin Học Ta thấy, R4 mạch thay cụm T4, RC Diod D, RC có giá trị nhỏ, khơng đáng kể Tương tự mạch trên, ngã vào A, B, C lên cao; T1 ngưng, đưa đến T2 dẫn, T3 dẫn, T4 ngưng, ngã Y xuống thấp Khi cổng A, B, C xuống mức 0; T1 dẫn, đưa đến T2 ngưng, T3 ngưng, T4 dẫn ngã Y lên cao Tụ CL nạp điện T4 dẫn phóng điện qua T3 T3 dẫn, thời mạch nhỏ nên thời trể truyền nhỏ Ngoài ra, T3 T4 luân phiên ngưng tương ứng với trạng thái ngã nên cơng suất giảm đáng kể Diod D có tác dụng nâng điện cực B T4 lên, đảm bảo T3 dẫn T4 ngưng Mạch có khuyết điểm nối chung nhiều ngã cổng khác gây hư hỏng trạng thái logic cổng khác b Ngã cực thu để hở VCC R1 A B C R2 T1 Y = A.B.C T2 T3 R3 Hình: Ngã cực thu để hở Ngã cực thu để hở có số lợi điểm sau: - Cho phép kết nối ngõ nhiều cổng khác nhau, sử dụng phải mắc điện trở từ ngã lên nguồn VCC, gọi điện trở kéo lên, trị số điện trở chọn lớn hay nhỏ tuỳ theo yêu cầu có lợi mặt cơng suất hay tốc độ làm việc - Điểm nối chung ngã có tác dụng cổng AND nên gọi điểm AND - Người ta chế tạo IC ngã cực thu để hở, cho phép điện trở kéo lên mắc vào nguồn điện cao, dùng cho tải đặc biệt hoặc dùng tạo giao tiếp họ TTL với CMOS dùng nguồn cao Ví dụ: IC 7406 loại cổng đảo có ngã cực thu để hở mắc lên nguồn 24V VCC A B C D E F AB CD Y = AB.CD.EF EF Trang 33 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số c Ngã ba trạng thái R1 C A R2 D RC T4 T1 T2 R3 T5 T3 VCC Y = A CL Hình: Ngã cổng đảo ba trạng thái Mạch cổng đảo có ngã trạng thái, T4 T5 mắc để cấp dòng cho tải Diod D nối vào ngã vào C để điều khiển Hoạt động mạch giải thích sau: - Khi C = 1, Diod D ngưng dẫn, mạch hoạt động cổng đảo - Khi C = 0, Diod D dẫn, cực thu T2 bị ghim áp mức thấp nên T3, T4, T5 ngưng, ngã mạch trạng thái tổng trở cao Dưới ký hiệu cổng đảo ba trạng thái, có ngã điều khiển C tác động mức cao bảng thật C A Y Y =A 1 A 1 C Z cao × Bảng thật Các cổng đảo cổng đệm ba trạng thái, với ngã điều khiển C tác động mức thấp, đọc giả tự vẽ ký hiệu bảng thật Một số ứng dụng cổng đệm ba trạng thái, để chọn liệu mơ tả hình G0 D0 D1 G1 Y D2 G2 D3 A B G3 Y0 Y1 Y2 Y3 GI•I MÃ ••A CH• Hoạt động: Ứng với giá trị nhị phân địa AB, ngã tác động, cho phép cổng mở liệu tương ứng truyền qua Ví dụ AB = 00, Y0 = (Y1 = Y2 = Y3 =0), G0 mở, liệu D0 truyền qua G0, lúc G1,G2,G3 đóng có trạng thái Z cao nên không ảnh hưởng đến hoạt động mạch Chủ biên Võ Thanh Ân Trang 34 Tổ Tin Học Đặc tính loạt TTL Các IC số họ TTL sản xuất vào năm 1964 hãng Texas Instructment Corporation Mỹ, lấy số hiệu 74×××× 54×××× Sự khác hai họ sau: 74××××: VCC = ± 0.5V nhiệt độ hoạt động từ 00C đến 700C 54××××: VCC = ± 0.25V nhiệt độ hoạt động từ -550C đến 1250C Các đặc tính khác hồn tồn giống nên chúng có số Một số tính chất loạt thể bảng sau: Tham số kỹ thuật Thời trể truyền (ns) Cơng suất tiêu tán (mW) Tích số cơng suất vận tốc (pJ) Tần số xung CK max (MHz) Fan-Out (cùng loạt) Tham số điện VOH (min) VOL (max) VIH (min) VIL (max) 74 10 90 35 10 74 2.4 0.4 2.0 0.8 74L 33 33 20 74L 2.4 0.4 2.0 0.7 74H 23 138 50 10 74H 2.4 0.4 2.0 0.8 74S 20 60 125 20 74S 2.7 0.5 2.0 0.8 74LS 9.5 19 45 20 74LS 2.7 0.5 2.0 0.8 74AS 1.7 13.6 200 40 74AS 2.5 0.5 2.0 0.8 74ALS 1.2 4.8 70 20 74ALS 2.5 0.4 2.0 0.8 74F 18 100 33 74F 2.5 0.5 2.0 0.8 Hình: Bảng số tính kỹ thuật V HỌ MOS Giới thiệu Họ MOS gồm IC số dùng công nghệ chế tạo transitor MOSFET loại tăng, kênh N kênh P Với loại N ta có NMOS, loại P ta có PMOS, dùng P N ta có CMOS Tính kỹ thuật NMOS PMOS giống trừ nguồn cấp điện có chiều ngược với nhau, đó, ta xét loại NMOS CMOS VDD Cổng NMOS VDD G VIN A G D T1 S D T2 S G VOUT Y=A VIN G A VIN B G D T1 S D T2 S VDD G VOUT D T1 S Y = A.B D T3 S VIN VOUT Y = A+ B G A D T2 S D T3 S G VIN B Hình: Cổng NOT, cổng NAND cổng NOR dùng NMOS Bảng cho thấy điện vào cổng NOT VIN 0V (logic 0) +5V (logic 1) T1 T2 RON = 100 KΩ ROFF = 1010 Ω RON = 100 KΩ RON = 1KΩ Trang 35 VOUT +5V (logic 1) 0.05V (logic 0) Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số Họ CMOS Họ CMOS sử dụng loại transistor kênh N P với mục đích cải thiện tích số cơng suất vận tốc, khả tích hợp thấp loại N P VDD G VIN G S S S G P P D A VDD Y=A N A S B G D D VOUT D P VDD D G N S D G N Y = A.B A B G S P D S G P Y D D D D G N S S = A+ B N G S Hình: Cổng NOT, cổng NAND cổng NOR dùng CMOS Bảng cho thấy điện vào cổng NOT VIN VDD (logic 1) 0V (logic 0) TP ROFF = 1010 Ω RON = KΩ TN RON = KΩ ROFF = 1010 Ω VOUT 0V (logic 0) VDD (logic 0) Đặc tính họ MOS Một số tính chất chung họ MOS kể sau: - Nguồn cấp điện VDD từ 3V đến 15V VOH(min) = VDD - Mức logic VOL(max) = 0V VIH(min) = 70%VDD VIL(max) = 30%VDD VNL = 30%VDD - Lề nhiễu VNH = 30%VDD - Fan-Out 50 UL Do tổng trở transistor MOS lớn nên số Fan-Out họ MOS lớn Tuy nhiên dùng tần số cao, người ta giới hạn số 50 Nghĩa cổng MOS cấp dịng cho 50 cổng tải loạt Các loạt CMOS CMOS có ký hiệu: 4××× hãng RCA chế tạo 14××× hãng MOTOROLA chế tạo, có hai loạt 4×××A (14×××A), 4×××B (14×××B), loạt B đời có cải thiện dịng Ngồi ra, cịn có loạt 74C (CMOS có sơ đồ chân với TTL có số), 74HC (High speed CMOS), 74HCT (Hồn tồn tương thích với TTL kể mức logic), 74AC 74ACT (Advance CMOS) cải tiến 74HC 74HCT mặt nhiễu Chủ biên Võ Thanh Ân Trang 36 Tổ Tin Học VI.GIAO TIẾP GIỮA CÁC HỌ IC SỐ Giới thiệu Giao tiếp thực kết nối ngã mạch hay hệ thống với ngã vào mạch hay hệ thống khác Do tính chất điện khác họ IC TLL CMOS nên việc giao tiếp nhiều trường hợp nối trực tiếp mà phải nhờ mạch trung gian nối tầng thúc tầng tải sau cho tín hiệu tầng thúc phù hợp với tín hiệu vào tầng tải dòng điện tầng thúc phải đủ thúc cho tầng tải Dưới điều kiện để thúc trực tiếp: - Khi dòng điện tầng thúc lớn dòng điện vào tầng tải hai trạng thái thấp cao - Khi hiệu ngã tầng thúc trạng thái thấp cao phù hợp với điện vào tầng tải Như vậy, trước xét trường hợp cụ thể ta xem qua bảng kê tham số họ IC Tham số VIH(min) VIL(max) VOH(min) VOL(max) IIH(max) IIL(max) IOH(max) IOL(max) CMOS (VDD = 5V) 4000B 74HC 74HCT 3.5V 3.5V 2.0V 1.5V 1.0V 0.8V 4.95V 4.9V 4.9V 0.05V 0.1V 0.1V μA μA μA μA μA μA 0.4 mA mA mA 0.4 mA mA mA TTL 74 2.0V 0.8V 2.4V 0.4V 40 μA 1.6 mA 0.4 mA 16 mA 74LS 2.0V 0.8V 2.7V 0.5V 20 μA 0.4 mA 0.4 mA mA 74AS 2.0V 0.8V 2.7V 0.5V 200 μA mA mA 20 mA 74ALS 2.0V 0.8V 2.7V 0.4V 20 μA 100 μA 0.4 mA mA Hình: Bảng số tính kỹ thuật CMOS TTL Dùng TTL thúc CMOS - TTL thúc CMOS dùng điện thấp (VDD = 5V) Từ bảng tính kỹ thuật trên, ta thấy dịng điện CMOS có trị nhỏ so với dịng TTL, dịng điện khơng có vấn đề Tuy nhiên, so sánh hiệu TTL với hiệu vào CMOS ta thấy VOH(min) tất loạt TTL thấp so với VIH(min) CMOS Như vậy, phải có biện pháp nâng hiệu TTL lên Điều thực điện trở kéo lên mắc ngã IC TTL R TTL VCC = 5V CMOS Hình: Điện trở kéo lên Trang 37 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số - TTL thúc 74HCT Như nói đây, loạt 75HCT loạt CMOS thiết kế tương thích với TTL nên thực kết nối mà không cần điện trở kéo lên - TTL thúc CMOS dùng nguồn cao (VDD = +10V) Ngay dùng điện trở kéo lên, điện ngã mức cao TTL không đủ cấp cho ngã vào CMOS, người ta phải dùng cổng đệm có ngã để hở dùng nguồn cao (IC 7407 chẳn hạn) để thực giao tiếp Dùng CMOS thúc TTL - CMOS thúc TTL trạng thái cao Từ bảng tính kỹ thuật, ta thấy dòng điện mức cao CMOS đủ cấp cho TTL, dịng điện khơng có vấn đề - CMOS thúc TTL trạng thái thấp Dòng điện vào trạng thái thấp TLL thay đổi khoảng từ 100μA đến 2mA Vậy hai loạt giao tiếp với IC TTL mà khơng có vấn đề Tuy nhiên, với loạt 4000B, IOL nhỏ không đủ giao tiếp với IC TTL, người ta phải dùng cổng đệm để nâng dòng tải loạt 4000B trước thúc - CMOS dùng nguồn cao thúc TTL Có số IC loạt 74LS, chế tạo đặc biệt, nhận điện vào cao khoảng 15V, thúc trực tiếp CMOS dùng nguồn cao Tuy nhiên, đa số IC TTL khơng có tính chất Vậy để giao tiếp với CMOS dùng nguồn cao, người ta phải dùng cổng đệm hạ điện thấp xuống cho phù hợp với IC TTL Chủ biên Võ Thanh Ân Trang 38 ... vận tốc (pJ) Tần số xung CK max (MHz) Fan-Out (cùng loạt) Tham số điện VOH (min) VOL (max) VIH (min) VIL (max) 74 10 90 35 10 74 2.4 0.4 2.0 0.8 74L 33 33 20 74L 2.4 0.4 2.0 0.7 74H 23 138 50 10... hợp cụ thể ta xem qua bảng kê tham số họ IC Tham số VIH(min) VIL(max) VOH(min) VOL(max) IIH(max) IIL(max) IOH(max) IOL(max) CMOS (VDD = 5V) 4000B 74HC 74HCT 3. 5V 3. 5V 2.0V 1.5V 1.0V 0.8V 4.95V 4.9V... Do có khác biệt VOH(min) với VIH(min), VOL(max) với VIL(max) nên ta có trị lề nhiễu: - Lề nhiễu mức cao: VNH = VOH(min) – VIH(min) - Lề nhiễu mức thấp: VNL = VOL(max) – VIL(max) Khi tín hiệu mức