Giáo trình kỹ thuật số ( Chủ biên Võ Thanh Ân ) - Chương 4 pdf

Tổ Tin Học CHƯƠNG 4: MẠCH TỔ HỢP MẠCH MÃ HỐ • Mạch mã hố từ 2n đường sang n đường • Mạch tạo mã BCD cho số thập phân MẠCH GIẢI MÃ • Mạch giải mã n đường sang 2n đường • Mạch giải mã BCD sang đoạn MẠCH ĐA HỢP VÀ GIẢI ĐA HỢP • Mạch đa hợp • Ứng dụng mạch đa hợp • Mạch giải đa hợp MẠCH SO SÁNH • Mạch so sánh số bit • Mạch so sánh số nhiều bit MẠCH KIỂM PHÁT CHẲN LẼ • Mạch phát chẳn lẽ • Mạch kiểm chẳn lẽ I GIỚI THIỆU Các mạch số chia thành loại mạch: Mạch tổ hợp mạch - Mạch tổ hợp: Trạng thái ngã phụ thuộc vào trạng thái ngã vào tổ hợp ổn định Ngã Q mạch tổ hợp hàm logic ngã vào A, B, C,… Nghĩa là: Q = f(A, B, C,…) - Mạch tuần tự: Trạng thái ngã phụ thuộc vào trạng thái ngã vào mà phụ thuộc vào trạng thái ngã trước Ta nói mạch có tính nhớ Ngã Q+ mạch tuần hàm logic ngã vào A, B, C,… ngã Q trước Nghĩa là: Q+ = f(Q,A, B, C,…) II MẠCH MÃ HÓA Giới thiệu Mã hóa gán ký hiệu cho đối tượng để thực yêu cầu cụ thể Ví dụ, mã BCD gán số nhị phân cho số mã số thập phân để thuận tiện cho việc đọc số có nhiều số mã Mã Gray dùng thuận tiện việc tối giản hàm logic,… Mạch dùng để chuyển mã từ mã sang mã gọi mạch chuyễn mã, loại mạch mã hoá Mạch mã hoá từ 2n đường sang n đường a Giới thiệu mạch mã hoá mạch mã hoá ưu tiên Một số nhị phân n bit cho 2n tổ hợp khác Vậy dùng số n bit để mã cho 2n ngã vào khác Khi có ngã vào tác động, ngã báo số nhị phân tương ứng Đó mạch mã hố 2n đường sang n đường Để tránh trường hợp mạch cho mã sai người sử dụng vơ tình (hay cố ý) tác động đồng thời vào hay nhiều ngã vào, người ta thiết kế mạch mã hoá ưu tiên: Chỉ cho mã có tính ưu tiên nhiều ngã vào tác động Trang 39 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số b Mã hoá ưu tiên từ đường sang đường Thiết kế mạch mã hoá ưu tiên từ đường sang đường, ưu tiên cho mã có trị cao vào/ra tác động cao Dưới bảng thật sơ đồ mạch Do ngã A1 A0 không phụ thuộc vào cột 0, nên bảng đồ Karnaugh ta dùng cột 1, 2, (Dĩ nhiên dùng cột 0, 1, 2, kết vậy) Do A0 100 (4), ××1 (1, 3, 5, 7), tương tự cho A1 Ta có bảng thật cho A0 A1 sau: × × × 1 × × 0 × 0 A1 0 1 A0 1 1,2 00 01 11 10 1 1 1,2 00 01 11 10 1 1 1 A0 = + A0 = + 1.2 A0 A1 Hình: Bảng thật, bảng Karnaugh, sơ đồ mạch mạch mã hoá ưu tiên từ đường sang đường c Mã hoá ưu tiên từ đường sang đường IC 74148 IC mã hoá ưu tiên đường sang đường, vào tác động thấp, ngã nối mạch để mở rộng mã hóa với số ngã vào nhiều Dưới bảng thật IC 74148 Trạng thái Ei 0 0 0 0 0 × × × × × × × × × × × × × × × Ngã vào × × × 1 × × × × × × × × × × × × 1 1 1 1 × × × 1 1 × × 1 1 1 × 1 1 1 1 A2 1 0 0 1 1 A1 1 0 1 0 1 Ngã A0 GS 1 1 0 0 0 0 EO 1 1 1 1 Dưới cách ghép IC mã hoá ưu tiên từ đường sang đường thành 16 đường sang đường Chủ biên Võ Thanh Ân Trang 40 Tổ Tin Học 15 14 13 12 11 10 7 Ei Ei Eo A2 A1 A0 GS Eo A2 A1 A0 GS B3 B2 B1 B0 Hình: Cách ghép IC từ đường sang đường thành 16 đường sang đường Hoạt động mạch sau: - IC1 có Ei = nên hoạt động trạng thái từ đến nghĩa mã hóa từ đến cho ngã A2A1A0 - IC2 có Ei nối với Eo IC1 nên: Khi ngõ vào IC1 có giá trị từ đến Ei2 = Eo1 = 1, IC2 hoạt động “trạng thái 9” (trong bảng thật IC74148), nghĩa bất chất ngã vào, ngã 1, điều kiện mở cổng AND cho số B2B1B0 Lúc B3 GS2 (B3 = GS2 =1) Ta kết từ đến (tác động trạng thái thấp) Khi ngõ vào IC1 có giá trị “trạng thái 8” Ei2=Eo1=0, IC2 hoạt động, cổng IC1 = nên mở cổng AND để IC2 hoạt động cho số từ đến 15, chân GS2=B3=0 (tác động trạng thái thấp) d Mạch tạo mã BCD sang số thập phân Mạch gồm 10 ngã vào tượng trưng cho 10 số thập phân ngã bit số BCD Khi ngã vào tác động lên mức cao, ngã cho số BCD tương ứng 0 0 0 0 0 0 0 0 Trạng thái ngã vào 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 A3 0 0 0 0 1 Mã số A2 A1 0 0 1 1 1 1 0 0 A0 1 1 Từ bảng thật, ta có phương trình ngã sau: Trang 41 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số A0 = + + + + A2 = + + + A1 = + + + A3 = + e Mạch chuyển mã nhị phân sang Gray Chuyển mã sang mã khác thuộc tốn mã hóa Ta thử thiết kế mạch chuyển từ mã nhị phân sang mã Gray số nhị phân bit Trước tiên, ta viết bảng thật mã nhị phân mã Gray tương ứng Các số nhị phân biến, số Gray hàm biến Dùng bảng Karnaugh để tối giản hàm trước thực mạch Mã nhị phân A B C D 0 0 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 1 0 1 1 1 1 1 → → → → → → → → → → → → → → → → Mã Gray X Y Z T 0 0 0 0 1 0 0 1 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0 1 0 Dùng bảng Karnaugh xác định X, Y, Z, T theo A, B, C, D Quan sát bảng thật ta thấy ngay: X = A Vậy cần lập bảng Karnaugh cho Y, Z, T CD AB 00 01 11 10 00 01 11 CD AB 10 1 1 1 00 01 11 10 Y = AB + AB = A ⊕ B 00 11 10 1 1 01 1 Z = BC + BC = B ⊕ C A B Y C Z D Chủ biên Võ Thanh Ân X T Trang 42 CD AB 00 01 11 10 00 01 1 1 11 10 1 1 Z = CD + C D = C ⊕ D Tổ Tin Học III MẠCH GIẢI MÃ Giải mã n đường sang 2n đường a Giải mã đường sang đường Thiết kế mạch giải mã từ đường sang đường Để đơn giản, ta xét mạch có ngã vào tác động cao Bảng thật sơ đồ mạch: Vào G A1 A0 × × 0 1 1 1 Ra Y0 0 Y1 0 0 Y2 0 Y3 0 0 Y0 = G A1 A0 Y1 = G A1 A0 Y2 = G A1 A0 Y3 = G A1 A0 Y0 A0 A0 A1 Y1 Y0 A1 Y1 Y2 Y2 G Y3 G Y3 Hình: Sơ đồ mạch ký hiệu IC giải mã từ đường sang đường b Giải mã đường sang đường Dùng IC giải mã từ đường sang đường để thực mạch giải mã đường sang đường Y0 A0 A0 Y0 A1 Y1 Y1 A1 Y2 Y2 G Y3 Y3 A0 A1 A2 G Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Hình: Giải mã từ đường sang đường Trên thị trường có bán loại IC sau: - 74139 IC chứa mạch giải mã từ đường sang đường, có ngã vào tác động cao, ngã tác động thấp, ngã vào cho phép tác động thấp Trang 43 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số - 74138 IC giải mã từ đường sang đường có ngã vào tác động cao, ngã tác động thấp, hai ngã E1 E2 tác động thấp, E3 tác động cao 74154 IC giải mã đường sang 16 đường có ngã vào tác đọng cao, ngã tác động thấp, hai ngã vào cho phép E1 E2 tác động thấp c Giải mã BCD sang đoạn - Đèn đoạn: Đây loại đèn hiển thị số từ đến 9, đèn gồm đoạn a, b, c, d, e, f, g, bên đoạn led (đèn nhỏ) nhóm led mắc song song Qui ước đoạn qui định hình a b c d e f g a f g b c e d VCC a b c d e f g Khi tổ hợp, đoạn cháy sáng tạo thành số thập phân từ đến Đèn đoạn hiển thị số chữ số ký tự đặc biệt Có loại đèn đoạn: Loại catod chung loại anod chung - Mạch giải mã BCD sang đoạn Mạch có ngã vào cho số BCD ngã thích ứng với ngã vào a, b, c, d, e, f, g led đoạn, cho đoạn cháy sáng tạo số thập phân với mã BCD Khi led đoạn thuộc loại catod chung thì mạch giải mã có ngã tác động mức cao (và ngược lại cho anod chung) Bảng thật mạch đoạn, ngã tác động thấp Số TP Ngã vào D C B A 0 0 0 0 0 1 0 1 1 0 1 1 0 0 a 0 0 0 b 0 0 1 0 c 0 0 0 0 Ngã d 0 0 0 e 1 1 1 f 1 0 0 g 1 0 0 0 Dùng bảng Karnaugh đơn giản hàm có tổ hợp ta đươc: a = D B(C A + C A) c = DC B A d = DC B A + C B A + CBA b = C B A + CB A e = A + CB f = C B + BA + DC A Chủ biên Võ Thanh Ân Trang 44 g = DC B + CBA Tổ Tin Học Từ kết trên, ta vẽ mạch giải mã đoạn dùng cổng logic Hai IC thông dụng dùng giải mã BCD sang đoạn là: CD4511(loại CMOS ngõ tác động cao có cổng đệm) 7447 (loại TTL, ngã tác động thấp, cực thu để hở) Ngoài ra, IC cịn có số ngã vào điều khiển khác như: LT (thử đèn), RBI (vào xóa dợn sóng), RBO (ra xóa dợn sóng), chân RBI RBO kết hợp để thực việc cho phép hiển thị số có nghĩa khơng hiển thị khơng có nghĩa, LE (cho phép chốt) Ghi chú: Sinh viên nên tìm tài liệu nghiên cứu thêm IC 7447 IV.MẠCH ĐA HỢP VÀ MẠCH GIẢI ĐA HỢP Khái niệm Trong truyền liệu, để tiết kiệm đường truyền, người ta dùng đường dây để truyền nhiều kênh liệu, phải thực chọn nguồn liệu nguồn khác để truyền Mạch đa hợp hay gọi mạch chọn liệu làm công việc Ở nơi thu, liệu phải phân bố cho đích khác nhau, ta cần mạch phân bố liệu hay mạch giải đa hợp Ngu•n1 •ích1 Ngu•n2 •ích2 Ngu•n3 •ích3 Ngu•n4 •ích4 Hình: Mơ hình dùng mạch đa hợp, mạch giải đa hợp truyền liệu Mạch đa hợp Còn gọi mạch chọn liệu, gồm 2n ngã vào liệu, n ngã vào địa (hay điều khiển) ngã Khi ngã vào địa tác động, liệu ngã vào tương ứng với địa chọn Mạch đa hợp thiết kế dựa mạch giải mã Dưới đây, mạch đa hợp sang Mạch có ngã vào liệu D0, D1, D2, D3, hai ngã vào địa A, B ngã Y A B D0 D0 D1 D1 Y D2 Y D2 D3 D3 A B Hình: Mạch đa hợp → Ngã đa hợp xem hàm biến ngã vào: Trang 45 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số Y = A B.D0 + AB.D1 + A B.D2 + AB.D3 Mạch đa hợp từ → 1, có ngã vào liệu, ngã vào điều khiển, ngã ra, thiết kế sau: A 0 0 1 1 B 0 1 0 1 C 1 1 D0 D1 D2 D3 MUX D4 8→1 D5 D6 D7 Y D0 D1 D2 D3 D4 D5 D6 D7 Y = f(A, B,C) A B C Hình: Bảng thật sơ đồ MUX 8→1 Ứng dụng mạch đa hợp a Chọn liệu Đây chức ta xét phần mạch đa hợp Khi ngã vào địa tác động, liệu ngã vào tương ứng với địa chọn, mạch đa hợp đóng vai trị SWITCH ngã vào liệu b Biến chuỗi liệu song song thành nối tiếp Mạch đa hợp kết hợp với mạch đếm biến chuỗi liệu song song ngã vào thành chuỗi liệu nối tiếp ngã D0 D1 D2 D3 MUX D4 8→1 D5 D6 D7 A B C Y = f(A, B,C) OC OB OA CL M•ch ••m CK Hình: Biến chuỗi liệu song song thành nối tiếp c Tạo chuỗi xung tuần hoàn Nếu cho liệu vào tuần hoàn, liệu nối tiếp tuần hoàn, cần đặc trước ngã vào thay đổi theo chu kỳ đó, ta chuỗi xung tuần hoàn ngã Chủ biên Võ Thanh Ân Trang 46 Tổ Tin Học d Tạo hàm - Một đa hợp 2n → tạo hàm n biến cách cho ngã vào điều khiển cho trị riêng hàm vào ngã vào liệu (đưa xuống mass logic 0, đưa lên nguồn VCC logic chẳn hạn) - Một đa hợp 2n → kết hợp với cổng NOT tạo hàm (n + 1) biến Nếu kết hợp nhiều đa hợp, người ta thực hàm nhiều biến - Ví dụ: Cài đặt hàm sau dùng đa hợp → (Dùng thêm cổng logic cần) F = A B + ABC + BC + AC Giải Đa hợp → thực hàm: Y = A B.D0 + AB.D1 + AB.D2 + AB.D3 A2C A2C A B.4+ AB3 AB.C B B C C Chuẩn hóa hàm F ta đươc: F = + + 14 244 + A B D0 AB D1 A B D2 AB D3 So sánh Y F ta được: D0 = C ; D1 = C ; D2 = (C + C ) = 1; D3 = C C D0 C D1 + D2 F D3 A B Hình: Mạch đa hợp thực hàm logic Trên thực tế, ta có đủ loại mạch đa hợp từ 2→1 (IC74157), 4→1 (IC74153), 8→1 (IC74151), 16→1 (IC74150),… Mạch giải đa hợp Mạch giải đa hợp thực chất mạch giải mã ngã vào cho phép trở thành ngã vào liệu ngã vào tổ hợp số nhị phân trở thành ngã vào địa Trên thị trường, người ta chế tạo mạch giải mã giải đa hợp chung IC, tuỳ theo điều kiện mà sử dụng Ví dụ: IC 74138 IC giải mã đường sang đường đồng thời mạch giải đa hợp → Khi sử dụng IC 74138 làm mạch giải đa hợp, người ta dùng ngã vào cho phép làm ngã vào liệu ngã vào số nhị phân làm ngã vào địa Hình IC 74138 dùng giải đa hợp cho liệu vào E1 D• li•u A ••a ch• B C +5V E1 E2 E3 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Hình: IC giải đa hợp Trang 47 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số V MẠCH SO SÁNH Mạch so sánh số bit Bảng thật mạch so sánh bit có ngã vào nối mạch G G 1 1 A × 0 1 b × 1 S (a>b) 0 I (aB b E b1 I AB3 A3B2 × A2B1 A2=B2 A1B’ A’B0 A0B 1 1 0 Ngã AB AB’ A’B AB’ A’B’ IC2 lên mức logic cao nên IC2 cho kết A>B (trạng thái 10) Trang 49 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số VI.MẠCH KIỂM PHÁT CHẴN LẺ Giới thiệu Do yêu cầu kiểm sai truyền liệu, người ta có phương pháp kiểm tra chẳn lẽ Trong phương pháp này, bit liệu, người ta thêm bit kiểm tra cho tổng số bit kể bit kiểm tra số chẳn (kiểm tra chẵn) lẻ (kiểm tra lẻ) 1 0 1 bit chẵn lẻ thêm vào – KT lẻ 1 0 1 bit chẵn lẻ thêm vào – KT chẵn Ở nơi thu, mạch kiểm tra lại số số tất bit để biết dòng liệu hay sai Mạch phát chẵn lẻ (Parity Generator) Ta xét trường hợp mạch có bit liệu Mạch có ngã vào liệu A, B, C, D ngã vào chọn chẵn lẻ - Giai đoạn 1: Thiết kế mạch ghi nhận số số chẵn hay lẻ Giả sử ta muốn có mạch báo kết Y = số số lẻ, Y = số số chẵn Lợi dụng tính chất hàm EX-OR có ngã số số lẻ, với ngã vào, ta dùng cổng EX-OR để thực mạch Y = ( A ⊕ B) ⊕ (C ⊕ D) A Y B C D Hình: Ngã số số vào lẽ - Giai đoạn 2: Thiết kế mạch tạo bit chẵn lẻ P theo điều khiển ngã vào I Giả sử ta muốn có tổng số bit A, B, C, D, P lẻ I = chẵn I = I Số bit ABCD Lẻ Chẵn Lẻ Chẵn Từ bảng ta thấy: P = I ⊕ Y Vậy mạch có dạng: A B C D I Y P Y 1 P 1 A B C D I Data bits P Parity bit Hình: Sơ đồ mạch bit P kiểm tra chẵn lẻ Chủ biên Võ Thanh Ân Trang 50 Tổ Tin Học Mạch kiểm chẵn lẻ (Parity Checker) Nếu ta xem mạch phát mạch có ngã vào ngã P quan hệ với số lượng bit ngã vào suy từ bảng thật Số bit ABCDI Lẻ Chẵn P Như ta dùng mạch phát để làm mạch kiểm tra chẵn lẻ Tóm lại, hệ thống gồm mạch phát kiểm tra chẵn lẽ mạch thu kiểm tra chẵn lẻ ta mắc chúng với theo hình A B C D PHÁT A B C D KI•M I I P P 0 Hình: Sơ đồ phát – thu mạch kiểm tra chẵn lẻ Khi ngã vào I mạch phát đưa xuống mức 0, tin nhận ngã P mạch kiểm xuống mức Trên thị trường có bán IC kiểm phát chẵn lẻ như: 74180 (9bit), 74280 (9 bit), loại CMOS có 40101 (9 bit), 4531 (13 bit) Dưới bảng thật IC 74180 Ngã vào Tổng số bit liệu Chẵn Lẻ Chẵn Lẽ × × Chẵn Lẻ 1 0 0 1 Trang 51 Ngã Tổng Tổng lẻ chẵn 0 1 0 1 Chủ biên Võ Thanh Ân ... Trang 43 Chủ biên Võ Thanh Ân Giáo trình Kỹ Thuật Số - 741 38 IC giải mã từ đường sang đường có ngã vào tác động cao, ngã tác động thấp, hai ngã E1 E2 tác động thấp, E3 tác động cao 741 54 IC giải... từ 2→1 (IC 741 5 7), 4? ??1 (IC 741 5 3), 8→1 (IC 741 5 1), 16→1 (IC 741 5 0), … Mạch giải đa hợp Mạch giải đa hợp thực chất mạch giải mã ngã vào cho phép trở thành ngã vào liệu ngã vào tổ hợp số nhị phân trở... báo kết Y = số số lẻ, Y = số số chẵn Lợi dụng tính chất hàm EX-OR có ngã số số lẻ, với ngã vào, ta dùng cổng EX-OR để thực mạch Y = ( A ⊕ B) ⊕ (C ⊕ D) A Y B C D Hình: Ngã số số vào lẽ - Giai đoạn