1. Trang chủ
  2. » Cao đẳng - Đại học

Giáo trình kỹ thuật số ( Chủ biên Võ Thanh Ân ) - Chương 4

7 15 0

Đang tải... (xem toàn văn)

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 7
Dung lượng 482,05 KB

Nội dung

Mã Gray dùng thuận tiện trong việc tối giản các hàm logic,… Mạch dùng để chuyển mã từ mã này sang mã kia gọi là mạch chuyễn mã, cũng là một loại mạch mã hoá.. Khi có một ngã vào được t[r]

(1)

CHƯƠNG 4: MCH T HP

9 MẠCH MÃ HỐ

Mạch mã hố từ 2n đường sang n đường

Mạch tạo mã BCD cho số thập phân MẠCH GIẢI MÃ

Mạch giải mã n đường sang 2n đường

Mạch giải mã BCD sang đoạn MẠCH ĐA HỢP VÀ GIẢI ĐA HỢP

Mạch đa hợp

Ứng dụng mạch đa hợp Mạch giải đa hợp

9 MẠCH SO SÁNH

Mạch so sánh số bit Mạch so sánh số nhiều bit MẠCH KIỂM PHÁT CHẲN LẼ

Mạch phát chẳn lẽMạch kiểm chẳn lẽ I GII THIU

Các mạch số chia thành loại mạch: Mạch tổ hợp mạch

- Mạch tổ hợp: Trạng thái ngã phụ thuộc vào trạng thái ngã vào tổ hợp ổn định Ngã Q mạch tổ hợp hàm logic ngã vào A, B, C,…

Nghĩa là: Q = f(A, B, C,…)

- Mạch tuần tự: Trạng thái ngã phụ thuộc vào trạng thái ngã vào mà phụ thuộc vào trạng thái ngã trước Ta nói mạch có tính nhớ Ngã Q+ mạch tuần hàm logic ngã vào A, B, C,… ngã Q trước

Nghĩa là: Q+ = f(Q,A, B, C,…) II MCH MÃ HÓA

1 Giới thiệu

Mã hóa gán ký hiệu cho đối tượng để thực yêu cầu cụ thể Ví dụ, mã BCD gán số nhị phân cho số mã số thập phân để thuận tiện cho việc đọc số có nhiều số mã Mã Gray dùng thuận tiện việc tối giản hàm logic,… Mạch dùng để chuyển mã từ mã sang mã gọi mạch chuyễn mã, loại mạch mã hoá

2 Mạch mã hoá từ 2n đường sang n đường

a Giới thiệu mạch mã hoá mạch mã hoá ưu tiên

(2)

b Mã hoá ưu tiên từ đường sang đường

Thiết kế mạch mã hoá ưu tiên từ đường sang đường, ưu tiên cho mã có trị cao vào/ra tác động cao

Dưới bảng thật sơ đồ mạch Do ngã A1 A0 không phụ thuộc vào cột 0, nên bảng đồ Karnaugh ta dùng cột 1, 2, (Dĩ nhiên dùng cột 0, 1, 2, kết vậy) Do A0 100 (4), ××1 (1, 3, 5, 7), tương tự cho A1 Ta có bảng thật cho A0 A1 sau:

0 1 2 3 A1 A0 1,2 3 1,2 3

1 0 0 00 00

× 0 01 01

× × 1 11 11 1

× × × 1 10 1 10 1

2

0 = +

A A0 =3+2

Hình: Bảng thật, bảng Karnaugh, sơđồ mạch mạch mã hoá ưu tiên từ đường sang đường

c Mã hoá ưu tiên từ đường sang đường

IC 74148 IC mã hoá ưu tiên đường sang đường, vào tác động thấp, ngã nối mạch để mở rộng mã hóa với số ngã vào nhiều

Dưới bảng thật IC 74148 Trạng

thái

Ngã vào Ngã

Ei A2 A1 A0 GS EO

9 × × × × × × × × 1 1

8 1 1 1 1 1 1

7 × × × × × × × 0 0

6 × × × × × × 0 1

5 × × × × × 1 0

4 × × × × 1 1 1

3 × × × 1 1 0

2 × × 1 1 1 1

1 × 1 1 1 1 0

0 0 1 1 1 1 1

Dưới cách ghép IC mã hoá ưu tiên từ đường sang đường thành 16 đường sang đường

1 2 3

A0

(3)

Hình: Cách ghép IC từ đường sang đường thành 16

đường sang đường

Hoạt động mạch sau:

- IC1 có Ei = nên hoạt động trạng thái từ đến nghĩa mã hóa từ đến cho ngã A2A1A0

- IC2 có Ei nối với Eo IC1 nên:

ƒ Khi ngõ vào IC1 có giá trị từ đến Ei2 = Eo1 = 1,

IC2 hoạt động “trạng thái 9” (trong bảng thật IC74148), nghĩa bất chất ngã vào, ngã 1, điều kiện mở cổng AND cho số B2B1B0 Lúc B3 GS2 (B3 = GS2 =1) Ta kết từ đến (tác động trạng thái thấp)

ƒ Khi ngõ vào IC1 có giá trị “trạng thái 8” Ei2=Eo1=0,

vậy IC2 hoạt động, cổng IC1 = nên mở cổng AND để IC2 hoạt động cho số từ đến 15, chân GS2=B3=0 (tác động trạng thái thấp)

d Mạch tạo mã BCD sang số thập phân

Mạch gồm 10 ngã vào tượng trưng cho 10 số thập phân ngã bit số BCD Khi ngã vào tác động lên mức cao, ngã cho số BCD tương ứng

Trạng thái ngã vào Mã số 9 A3 A2 A1 A0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1

Ei

Eo A2 A1 A0 GS

Ei

Eo A2 A1 A0 GS

B0 B1 B2 B3

15 14 13 12 11 10

(4)

A0 = + + + + A1 = + + + A2 = + + + A3 = +

e Mạch chuyển mã nhị phân sang Gray

Chuyển mã sang mã khác thuộc tốn mã hóa

Ta thử thiết kế mạch chuyển từ mã nhị phân sang mã Gray số nhị phân bit Trước tiên, ta viết bảng thật mã nhị phân mã Gray tương ứng Các số nhị phân biến, số Gray hàm biến

Dùng bảng Karnaugh để tối giản hàm trước thực mạch Mã nhị phân Mã Gray

A B C D X Y Z T

0 0 → 0 0 0 → 0 0 → 0 1 0 1 → 0 0 0 → 1 0 1 → 1 1 → 1 1 → 0 0 → 1 0 0 → 1 1 → 1 1 1 → 1 1 0 → 1 1 → 1 1 1 → 0 1 1 → 0 Dùng bảng Karnaugh xác định X, Y, Z, T theo A, B, C, D

Quan sát bảng thật ta thấy ngay: X = A Vậy cần lập bảng Karnaugh cho Y, Z, T

CD

AB 00 01 11 10

CD

AB 00 01 11 10

CD

AB 00 01 11 10

00 00 1 00 1 01 1 1 01 1 01 1 11 11 1 11 1 10 1 1 10 1 10 1

B A B A B A

Y = + = ⊕ Z =BC+BC =BC Z =CD+CD=CD

A B C D

(5)

III MCH GII MÃ

1 Giải mã n đường sang 2n đường

a Giải mã đường sang đường

Thiết kế mạch giải mã từ đường sang đường Để đơn giản, ta xét mạch có ngã vào tác động cao

Bảng thật sơ đồ mạch:

Vào Ra G A1 A0 Y0 Y1 Y2 Y3

0 G.A.A

Y =

0 1 G.A.A

Y =

0 G.A.A

Y =

0 G.A.A

Y =

0 × × 0 0 0 0 1 0 1 0 1 1 0

Hình: Sơđồ mạch ký hiệu IC giải mã từ đường sang đường

b Giải mã đường sang đường

Dùng IC giải mã từ đường sang đường để thực mạch giải mã đường sang đường

Hình: Giải mã từ đường sang đường

(6)

VI MCH KIM PHÁT CHN L

1 Giới thiệu

Do yêu cầu kiểm sai truyền liệu, người ta có phương pháp kiểm tra chẳn lẽ Trong phương pháp này, bit liệu, người ta thêm bit kiểm tra cho tổng số bit kể bit kiểm tra số chẳn (kiểm tra chẵn) lẻ (kiểm tra lẻ)

1 1 0 1 bit chẵn lẻ thêm vào – KT lẻ

1 0 1 bit chẵn lẻ thêm vào – KT chẵn Ở nơi thu, mạch kiểm tra lại số số tất bit để biết dòng liệu hay sai

2 Mạch phát chẵn lẻ (Parity Generator)

Ta xét trường hợp mạch có bit liệu

Mạch có ngã vào liệu A, B, C, D ngã vào chọn chẵn lẻ

- Giai đon 1: Thiết kế mạch ghi nhận số số chẵn hay lẻ Giả sử ta muốn có mạch báo kết Y = số số lẻ, Y = số số chẵn Lợi dụng tính chất hàm EX-OR có ngã số số lẻ, với ngã vào, ta dùng cổng EX-OR để thực mạch Y =(AB)⊕(CD)

Hình: Ngã số số vào lẽ

- Giai đon 2: Thiết kế mạch tạo bit chẵn lẻ P theo điều khiển ngã vào I Giả sử ta muốn có tổng số bit A, B, C, D, P lẻ I = chẵn I =

I Số bit ABCD Y P

0 Lẻ

0 Chẵn

1 Lẻ 1

1 Chẵn 0

Từ bảng ta thấy: P I= ⊕Y

Vậy mạch có dạng:

Hình: Sơđồ mạch bit P kiểm tra chẵn lẻ

A B C D

Y

A B C D

Y I

P

A B C D

I P

(7)

3 Mạch kiểm chẵn lẻ (Parity Checker)

Nếu ta xem mạch phát mạch có ngã vào ngã P quan hệ với số lượng bit ngã vào suy từ bảng thật

Số bit ABCDI P

Lẻ

Chẵn

Như ta dùng mạch phát để làm mạch kiểm tra chẵn lẻ

Tóm lại, hệ thống gồm mạch phát kiểm tra chẵn lẽ mạch thu kiểm tra chẵn lẻ ta mắc chúng với theo hình

Hình: Sơđồ phát – thu mạch kiểm tra chẵn lẻ

Khi ngã vào I mạch phát đưa xuống mức 0, tin nhận ngã P mạch kiểm xuống mức

Trên thị trường có bán IC kiểm phát chẵn lẻ như: 74180 (9bit), 74280 (9 bit), loại CMOS có 40101 (9 bit), 4531 (13 bit)

Dưới bảng thật IC 74180

Ngã vào Ngã

Tổng số

bit liệu Chẵn Lẻ

Tổng

chẵn Tổng lẻ Chẵn 1

Lẻ 0 Chẵn 1 Lẽ 1

× 1 0

× 0 1

A B C D

I P

0

A B C D

I P

0

Ngày đăng: 01/04/2021, 18:05

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w