Giáo trình -Kỹ thuật số và mạch logic-chương 4 pptx

Chng 4. H t hp Trang 71 Chng 4  T HP 4.1.KHÁI NIM CHUNG Các phn t logic AND, OR, NOR, NAND là các phn t logic c bn còn c gi là h t hp n gin. Nh vy, h t hp là h có các ngõ ra là các hàm logic theo ngõ vào, u này ngha là khi mt trong các ngõ vào thay i trng thái lp tc làm cho ngõ ra thay i trng thái ngay ( nu  qua thi gian tr ca các phn t logic) mà không chu nh hng ca trng thái ngõ ra trc ó. Xét mt h t hp có n ngõ vào và có m ngõ ra (hình 4.1), ta có: y 1 = f(x 1 , x 2 , , x n ) y 2 = f(x 1 , x 2 , , x n ) y m = f(x 1 , x 2 , , x n ) Nh vy, s thay i ca ngõ ra y j (j = 1 ÷ m) theo các bin vào xi (i = 1 ÷ n) là tu thuc vào ng trng thái mô t hot ng ca h t hp. c m c bn ca h t hp là tín hiu ra ti mi thi m ch ph thuc vào giá tr các tín hiu vào  thi m ó mà không ph thuc vào giá tr các tín hiu ngõ ra  thi m trc ó. Trình t thit k h t hp theo các bc sau : 1. T yêu cu thc t ta lp bng trng thái mô t hot ng ca mch (h t hp). 2. Dùng các phng pháp ti thiu  ti thiu hoá các hàm logic. 3. Thành lp s logic (Da vào phng trình logic ã ti gin). 4. Thành lp s h t hp. Các mch t hp thông dng: - Mch mã hoá - gii mã - Mch chn kênh - phân ng - Mch so sánh - ch s hc v v 4.2. MCH MÃ HOÁ & MCH GII MÃ 4.2.1. Khái nim: ch mã hoá (ENCODER) là mch có nhim v bin i nhng ký hiu quen thuc vi con ngi sang nhng ký hiu không quen thuc con ngi. Ngc li, mch gii mã (DECODER) là ch làm nhim v bin i nhng ký hiu không quen thuc vi con ngi sang nhng ký hiu quen thuc vi con ngi.  t p x 2 x n y 1 y 2 y m Hình 4.1 x 1 Bài ging K THUT S Trang 72 4.2.2. Mch mã hoá (Encoder) 1. Mch mã hoá nh phân Xét mch mã hóa nh phân t 8 sang 3 (8 ngõ vào và 3 ngõ ra). S khi ca mch c cho trên hình 4.2. Trong ó: - x 0 , x 1 , , x 7 là 8 ng tín hiu vào - A, B, C là 3 ngõ ra. ch mã hóa nh phân thc hin bin i tín hiu ngõ vào thành mt t mã nh phân tng ng  ngõ ra, c th nh sau: 0 → 000 3 → 011 6 → 100 1 → 001 4 → 100 7 → 111 2 → 010 5 → 101 Chn mc tác ng (tích cc)  ngõ vào là mc logic 1, ta có bng trng thái mô t hot ng a mch : x 0 x 1 x 2 x 3 x 4 x 5 x 6 x 7 C B A 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 Gii thích bng trng thái: Khi mt ngõ vào  trng thái tích cc (mc logic 1) và các ngõ vào còn li không c tích cc (mc logic 0) thì ngõ ra xut hin t mã tng ng. C th là: khi ngõ vào x0=1 và các ngõ vào còn li bng 0 thì t mã  ngõ ra là 000, khi ngõ vào x1=1 và các ngõ vào còn li bng 0 thì t mã nh phân  ngõ ra là 001, v v Phng trình logic ti gin: A = x 1 + x 3 + x 5 + x 7 B = x 2 + x 3 + x 6 + x 7 C= x 4 + x 5 + x 6 + x 7 8 → 3 x 0 x 2 x 7 C B A Hình 4.2 S khi mch mã hóa nh phân t 8 sang 3 Chng 4. H t hp Trang 73  logic thc hin mch mã hóa nh phân t 8 sang 3 (hình 4.3): Biu din bng cng logic dùng Diode (hình 4.4): Nu chn mc tác ng tích cc  ngõ vào là mc logic 0, bng trng thái mô t hot ng ca ch lúc này nh sau: x 0 x 1 x 2 x 3 x 4 x 5 x 6 x 7 C B A 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 Phng trình logic ti gin : A = x 1 + x 3 + x 5 + x 7 = 7531 xxxx B = x 2 + x 3 + x 6 + x 7 = 7632 xxxx C = x 4 + x 5 + x 6 + x 7 = 7654 xxxx Hình 4.3 Mch mã hóa nh phân t 8 sang 3 x1 C x2 x5 x7 B x3 x6x4 A x 1 x 2 x 3 x 4 x 5 x 6 x 7 B A C Hình 4.4 Mch mã hóa nh phân t 8 sang 3 s dng diode Bài ging K THUT S Trang 74  mch thc hin cho trên hình 4.5 2. Mch mã hoá thp phân ng trng thái mô t hot ng ca mch : x 0 x 1 x 2 x 3 x 4 x 5 x 6 x 7 x 8 x 9 D C B A 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 Phng trình logic ã ti gin: A = x 1 + x 3 + x 5 + x 7 + x 9 B = x 2 + x 3 + x 6 + x 7 C = x 4 + x 5 + x 6 + x 7 D = x 8 + x 9 Biu din bng s logic (hình 4.7) Hình 4.5 Mch mã hóa nh phân 8 sang 3 ngõ vào tích cc mc 0 B x4x2 x7 A x6x5x1 C x3 10 → 4 x 0 x 1 x 9 C B A D Hình 4.6 S khi mch mã hóa t 10 sang 4 Chng 4. H t hp Trang 75 Biu din s này bng cng logic s dng Diode c cho trên hình 4.8 3. Mch mã hoá u tiên Trong hai mch mã hoá ã xét  trên, tín hiu u vào tn ti c lp tc là không có tình hung có 2 tín hiu tr lên ng thi tác ng  mc logic 1 (nu ta chn mc tích cc  ngõ vào là mc logic 1), thc tây là tình hung hoàn toàn có th xy ra, do ó cn phi t ra vn u tiên. n u tiên: Khi có nhiu tín hiu vào ng thi tác ng, tín hiu nào có mc u tiên cao n  thi m ang xét sc u tiên tác ng, tc là nu ngõ vào có u tiên cao hn bng 1 x 1 B ACD x 8 x 9 x 2 x 4 x 5 x 6 x 7 x 3 Hình 4.8 Hình 4.7 S mch mã hóa thp phân t 10 → 4 x1 x3 A C x5 x6x2 x9x8x4 B C x7 D Bài ging K THUT S Trang 76 trong khi nhng ngõ vào có u tiên thp hn nu bng 1 thì mch s to ra t mã nh phân ng i ngõ vào có u tiên cao nht. Xét mch mã hoá u tiên 4 → 2 (4 ngõ vào, 2 ngõ ra) (hình 4.9).  bng trng thái có th vit c phng trình logic các ngõ ra A và B: A = x 1 . 3 x 3 x. 2 x + = 3 x 2 x. 1 x + B = 3 x 2 x 3 x 3 x. 2 x +=+  logic: hình 4.10. Mt s vi mch mã hóa u tiên thông dng: 74LS147, 74LS148. 4.2.3. Mch gii mã (Decoder) 1. Mch gii mã nh phân Xét mch gii mã nh phân 2 → 4 (2 ngõ vào, 4 ngõ ra) nh trên hình 4.11 Chn mc tích cc  ngõ ra là mc logic 1. x 0 1 x x x x 1 0 1 x x x 2 0 0 1 x x 3 0 0 0 1 B 0 0 1 1 A 0 1 0 1 ng trng thái x 0 x 2 x 3 x 1 B A 4 → 2 Hình 4.9 B x1 A x3x2 Hình 4.10 S logic mch mã hóa u tiên 4 → 2 Chng 4. H t hp Trang 77 Phng trỡnh logic ti gin v s mch thc hin A.By 0 = A.By 1 = A.By 2 = B.Ay 3 = Biu din bng cng logic dựng Diode. Trng hp chn mc tớch cc ngừ ra l mc logic 0 (mc logic thp) ta cú s khi mch gii mó c cho trờn hỡnh 4.14. Phng trỡnh logic: A.BABy 0 =+= .ABABy 1 =+= ABAB 2 y =+= B.AAB 3 y =+= y 0 1 0 0 0 y 1 0 1 0 0 y 2 0 0 1 0 y 3 0 0 0 1 B 0 0 1 1 A 0 1 0 1 Baớng traỷng thaùi mọ taớ hoaỷt õọỹng cuớa maỷch Hỡnh 4.11 Mch gii mó 2 sang 4 y 0 y 2 y 3 y 1 B A 2 4 y 0 y 1 y 2 y 3 B B A A +E c Hỡnh 4.13. Mch gii mó 2 4 dựng diode A B y 0 y 1 y 2 y 3 2 4 y 0 0 1 1 1 y 1 1 0 1 1 y 2 1 1 0 1 y 3 1 1 1 0 B 0 0 1 1 A 0 1 0 1 ng trng thỏi Hỡnh 4.14. Mc tớch cc ngừ ra l mc thp Bài ging K THUT S Trang 78  mch thc hin: 2. Mch gii mã thp phân a. Gii mã èn NIXIE èn NIXIE là loi èn n t loi Katod lnh (Katod không c nung nóng bi tim èn), có u to gm mt Anod và 10 Katod mang hình các s t 0 n 9.  khai trin ca èn c cho trên hình 4.16:  khi ca mch gii mã dèn NIXIE Chn mc tích cc  ngõ ra là mc logic 1, lúc ó bng trng thái hot ng ca mch nh sau: y0 y2 y1 x2x1 y3 Hình 4.15. Mch gii mã 2 → 4 vi ngõ ra mc tích cc thp AB 0 1 2 3 4 5 6 7 8 9 Anod Hình 4.16. S khai trin ca èn NIXIE C B y 0 y 1 y 9 4 → 10 A D Hình 4.17. S khi mch gii mã èn NIXIE Chng 4. H t hp Trang 79 D C B A y 0 y 1 y 2 y 3 y 4 y 5 y 6 y 7 y 8 y 9 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 Phng trình logic: ABCDy 0 = ABCDy 1 = ABCDy 2 = BACDy 3 = ABCDy 4 = ABCDy 5 = ACBDy 6 = CBADy 7 = ABCDy 8 = ABCDy 9 =  thc hin mch gii mã èn NIXIE c cho trên hình 4.18 và 4.19: y1 y5 y2 y3 y6 B y8 y7 D y0 y9 y4 C A Hình 4.18. S thc hin bng cng logic Bài ging K THUT S Trang 80 b. Gii mã èn LED 7 n èn LED 7 n có cu to gm 7 n, mi n là 1 èn LED. Tu theo cách ni các Kathode (Catt) hoc các Anode (Ant) ca các LED trong èn, mà ngi ta phân thành hai loi: LED 7 n loi Anode chung: LED 7 n loi Kathode chung : V CC D C B A D C B A y 0 y 2 y 3 y 4 y 5 y 6 y 7 y 8 y 9 Hình 4.19. S thc hin dùng diode a b c d e f g K Hình 4.21. LED 7 n loi Kathode chung a c d e b f g a b c d e f g A Hình 4.20. LED 7 n loi Anode chung [...]... y 4 1 c1 c2 c3 c4 Hình 4. 25 M ch ch n kênh v i s l c1 1 0 0 0 u khi n b ng s kênh vào c3 0 0 1 0 c2 0 1 0 0 ng ngõ vào y x1 x2 x3 x4 c4 0 0 0 1 Ph ng trình logic: y = c1 x1 + c2 x2 + c3 x3 + c4 x4 Ý ngh a trong th c t c a m ch: + c1, c2, c3, c4 : Có th hi u là các a ch (ngu n và ích) + x1, x2, x3, x4 : Thông tin c n truy n i 4. 3.3 M ch phân Xét m ch phân ng ng n gi n có 1 ngõ vào và 4 ngõ ra ký hi u... y = c1 c 2 x1 + c1 c2.x2 + c1 c 2 x3 + c1.c2.x4 y 1 ng c a m ch : c2 0 Ph c1 1 c4 logic c a m ch: c1 c2 x1 x1 1 x2 x2 2 x3 y x3 3 x4 x4 4 Hình 4. 24 S logic m ch ch n kênh t 4 1 Bây gi , xét m ch ch n kênh có 4 ngõ vào và 1 ngõ ra, nh ng l i có 4 ngõ u khi n Lúc này, ta không d a vào t h p tín hi u tác ng lên ngõ vào u khi n, mà ch xét n m c tích c c ngõ vào u khi n Ta s ch n m t trong hai m c logic... ch (hình 4. 23b): Hình 4. 23a M ch ch n kênh x1 x2 x3 x4 y Hình 4. 23b Bài gi ng K THU T S Trang 86 thay i l n l t t x1 → x4 ph i có u khi n do ó i v i m ch ch n kênh ch n l n t t 1 trong 4 kênh vào c n có các ngõ vào u khi n c1, c2 N u có N kênh vào thì c n có n ngõ vào u khi n th a mãn quan h : N=2 n Nói cách khác: S t h p ngõ vào u khi n b ng s ng các kênh vào Vi c ch n d li u t 1 trong 4 ngõ vào a n... ký hi u nh sau : y1 x 1 4 c2 y2 y3 y4 y1 y2 y3 y4 x c1 Hình 4. 26 M ch phân ng n gi n t 1 → 4 Trong ó: + x là kênh d li u vào + y1, y2, y3, y4 các ngõ ra d li u; c1, c2 các ngõ vào u khi n Ta có th th y m ch này th c hi n ch c n ng nh 1 chuy n m ch (hình v 4. 26) Tùy thu c vào t h p tín hi u u khi n tác d ng vào m ch mà l n l t tín hi u t ngõ vào x s chuy n n ngõ ra y1, y2, y3, y4 m t cách t ng ng Lúc... ng: gi i mã và gi i a h p (Decode/Demultilex) Ví d : các IC 741 38, 741 39, 741 54: gi i mã và phân ng tùy thu c vào cách n i chân Trong tr ng h p t ng quát, m ch phân ng có 1 ngõ vào và 2n ngõ ra: tách N=2n ngu n d li u khác nhau c n có n ngõ vào u khi n, lúc ó s t h p ngõ vào u khi n b ng s ng ngõ ra Tuy nhiên trong th c t , ta còn g p m ch phân ng có s ng ngõ vào u khi n b ng s ngõ ra (hình 4. 28) Lúc... c1= c4 = 0 ch có c ng AND(3) thông cho d li u t x n i n u ra y3 + Khi c4=1, c2= c3 = c1= 0 ch có c ng AND (4) thông cho d li u t x n i n u ra y4 Vì m ch ch n kênh c th c hi n u phát và m ch phân ng c th c hi n u thu nên m b o d li u c chuy n úng kênh thì m ch ch n kênh và m ch phân ng ph i ng v i nhau c1 c2 c3 c4 y1 1 y2 2 x y3 3 y4 4 Hình 4. 29 M ch phân ng s l ng ngõ vào u khi n b ng s ngõ ra 4. 4 M... nhau cùng m t u vào r ra N ngõ ra khác nhau Do ó, m ch phân ng còn g i là m ch chuy n d li u n i ti p ngõ vào thành d li u song song ngõ ra, c g i là Demultiplex (vi t t t là DEMUX) 4. 3.2 M ch ch n kênh x1 x2 x3 x4 y 4 1 c1 c2 Xét m ch ch n kênh n gi n có 4 ngõ vào và 1 ngõ ra nh hình 4. 23a Trong ó: + x1, x2, x3, x4 : Các kênh d li u vào + Ngõ ra y : ng truy n chung + c1, c2 : Các ngõ vào u khi n y m... ngõ vào trong s 4 ngõ vào u khi n t n t i m c logic tích c c (m c 1 ho c m c 0) thì kênh d li u vào có cùng ch s v i ngõ vào u khi n ó s c k t n i v i ngõ ra Trên hình 4. 25 bi u di n m ch ch n kênh v i s l ng ngõ vào u khi n b ng s l ng kênh vào Ch ng 4 H t h p Trang 87 N u ch n m c tích c c c a các ngõ vào ho t ng c a m ch nh sau: u khi n là m c logic 1, ta có b ng tr ng thái mô t x1 x2 x3 x4 y 4 1... cách n i theo s nh trên hình 4. 35 u ý i v i m ch trên hình 4. 35: m ch có 3 ngõ vào u khi n (A>B), (A=B), (A a 4 thì ngõ ra A>B) Bài gi ng K THU T S Trang 94 0 a3 1 A>B A=B 0 A . chn kênh vi s lng ngõ vào u khin bng s lng kênh vào. c 1 c 2 x 4 x 1 x 2 x 3 x 1 x 2 x 3 x 4 y 1 2 3 4 Hình 4. 24. S logic mch chn kênh t 4 1 Chng 4. H t hp Trang 87 Nu. : c 1 c 2 y 1 y 2 y 3 y 4 0 0 x 0 0 0 0 1 0 x 0 0 1 0 0 0 x 0 1 1 0 0 0 x x 4 x 2 x 3 x 1 y 4 → 1 c 1 c 2 c 3 c 4 Hình 4. 25. Mch chn kênh vi s lng ngõ vào u khin bng s kênh vào x y 4 y 2 y 3 y 1 x y 4 y 2 y 3 y 1 1 → . gii mã và gii a hp (Decode/Demultilex). Ví d: các IC 741 38, 741 39, 741 54: gii mã và phân ng tùy thuc vào cách ni chân. Trong trng hp tng quát, mch phân ng có 1 ngõ vào và 2 n