Giáo trình kỹ thuật số - Phần 3 Mạch dãy - Chương 10 ppsx

PTH-DTT 100 Chơng 10 Thanh ghi dịch I, Khái quát 1. Định nghĩa: Thanh ghi dịch là một mạch dãy, có khả năng ghi giữ và dịch bit thông tin(dịch phải huặc trái) Thanh ghi dịch đợc dùng: + Để nhớ số liệu + Để chuyển số liệu song song thành nối tiếp, và ngợc lại + Thiết kế bộ đếm, tạo dãy tín hiệu nhị phân tuần hoàn theo yêu cầu cho trớc 2. Cấu tạo Thanh ghi dịch gồm dãy các phần tử nhớ đơn bit(FF) đợc mắc liên tiếp và đóng trong cùng một vỏ. Các FF sử dụng trong thanh ghi dịch thờng là D-FF huặc FF mắc theo kiểu D-FF, số FF chính là số bít mà thanh ghi dịch lu trữ đợc. Thông tin đợc nạp vào thanh ghi dịch theo nguyên tắc từng bit đồng bộ với xung nhịp, bit đầu tiên đợc nạp vào FF đầu tiên, các bit thông tin đã đợc lu trữ dịch phải 1 bit(bit lu trong FF-A chuyển sang FF-B, FF-B chuyển sang FF-C) 3. Phân loại a, Phân loại theo cách đa thông tin vào, lấy thông tin ra - Vào nối tiếp, ra song song: thông tin đợc đa vào thanh ghi dịch tuần tự từng bit một, số liệu đợc đa ra đồng thời - Vào song, ra song song: thông tin đợc đa vào và lấy ra đồng thời - Vào nối tiếp, ra nối tiếp: thông tin đợc đa và lấy ra tuần tự từng bit một - Vào song song, ra nối tiếp: thông tin đợc đa vào thanh ghi dịch đồng thời, số liệu đợc đa ra tuần tự từng bít một. b, Phân loại theo đầu vào: - Đầu ra đơn: mỗi FF trong thanh ghi dịch chỉ có một đầu ra Qi(huặc đầu đảo), đợc đa ra chân của vi mạch. - Đầu ra đơn: Cả hai đầu ra của FF đợc đa ra chân của vi mạch J A K A A J B K B B J C K C C J D K D D Clock In p ut Thanh g hi dịch 4 bit dùn g JK-FF B1B2B3B4 B1 B2 B3 B4 BomonKTDT-ĐHGTVT 101 II. Đồ hình tổng quát Đồ hình tổng quát của thanh ghi dịch theo mô hình De Bruijn nh sau: - Thanh ghi dịch 2 bit: Từ đồ hình ta nhận thấy thanh ghi dịch sẽ bị khoá ở trạng thái 00 nếu hàm hồi tiếp là 0 và khoá ở trạng thái 11 nếu hàm hồi tiếp là 1. 00 01 1 0 00 11 1 0 10 01 1 0 00 11 1 0 10 Bản g chu y ển đổi trạn g thái 01 11 10 00 1 S0 S2 S3 S1 1 0 0 0 1 10 Đồ hình tổn g q uát PTH-DTT 102 - Thanh ghi dÞch 3 bit: - Thanh ghi dÞch 4 bit: 001 000 0 111 1 §å h×nh tæn g q u¸t thanh g hi dÞch 3 bit 011 100 110 1 S1 S0 1 1 0 0 0 010 101 S3 1 1 0 1 0 0 0 1 S7 S6 S2 S5 S4 000 0 §å h×nh tæng qu¸t thanh ghi dÞch 4 bi t 111 1 S0 000 1 011001 100 111110 010 101 001 101 110 010 100 011 1 1 S1 S15 1 0 0 0 0 0 S14 S12S8 1 S3 S7 BomonKTDT-ĐHGTVT 103 III. Thiết kế bộ đếm dùng thanh ghi dịch 1. Sơ đồ khối: Từ đồ hình trạng thái của thanh ghi dịch ta thấy rằng: Xuất phát từ một trạng thái ban đầu bất kỳ, ứng với dãy tín hiệu hồi tiếp f ht =D A =J A xác định, sẽ có dãy xác định các trạng thái sẽ chuyển tới, nếu dãy tín hiệu của f ht đợc chọn thích hợp sao cho dãy chuyển biến trạng thái tạo thành một chu trình kín thì đồ hình trạng thái của mạch chính là đồ hình trạng thái của bộ đếm. Nh vậy bài toán thiết kế bộ đếm dùng thành ghi dịch chuyển thành bài toán thiết kế hàm hồi tiếp cung cấp cho đầu vào của bộ ghi dịch, sao cho ứng với hàm này các trạng thái của mạch sẽ chuyển biến theo một chu trình kín, số trạng thái trong của chu trình bằng K đ Sơ đồ của bộ đếm dùng thanh ghi dịch nh hình dới đây, các FF đợc mắc với nhau thành thanh ghi dịch n bit, đầu ra của các FF gồm cả Q và Q đợc dùng để tạo hàm hồi tiếp, đa tới điều khiển đầu vào của thành ghi. Giữa đầu vào và đầu ra của FF có mối quan hệ: A'=f ht (A, B, C, D,,N) B'=A; C'=B;; N'=M Mạch hồi tiếp có giá trị 0 hay 1 và đợc đa vào đầu vào của FF-A, khi có xung nhịp sẽ thiết lập trạng thái của FF- A tơng ứng. J A K A A J B K B B J N K N N Bộ đếm dùn g thanh g hi dịch Mạch hồi tiếp A A B A N A Clock PTH-DTT 104 2. Các bớc thiết kế Ví dụ: Thiết kế bộ đếm K đ =8 - Bớc 1, Xác định số bít n=log 2 8=3 - Bớc 2: Chọn chu trình chuyển trạng thái, căn cứ vào đồ hình trạng thái của thanh ghi dịch chọn một chu trình có 8 trạng thái: Xác định số bít n của thành ghi dịch nlog 2 K đ Chọn chu trình chuyển trạng thái của bộ đếm theo đồ hình De Bruijn Xác định f ht và tối thiểu hoá hàm này Xây dựng sơ đồ 00 00 0 11 1 01 10 11 1 S1 S0 1 1 0 0 0 01 10 S3 1 1 0 1 0 0 0 1 S7 S6 S2 S5 S2 BomonKTDT-ĐHGTVT 105 Giả sử chọn: S0->S1->S3->S7->S6->S5-> S2->S4->S0 - Bớc 3: Xác định hàm hồi tiếp, ký hiệu các FF lần lợt là CBA, ta có bảng mã hoá trạng thái và hàm hồi tiếp nh sau: S C B A f ht S0 0 0 0 1 S1 0 0 1 1 S3 0 1 1 1 S7 1 1 1 0 S6 1 1 0 1 S5 1 0 1 0 S2 0 1 0 0 S4 1 0 0 0 Tối thiểu hoá f ht : C BA 00 01 11 10 0 1 1 1 1 1 f ht = ACBACBC ++ - Bớc 4: Xây dựng sơ đồ: Clock J A K A A J B K B B J C K C C A B C PTH-DTT 106 Bài tập: thiết kế tơng tự ứng với K đ =10, 12, 14 IV. Mạch tạo dãy tín hiệu tuần hoàn Thanh ghi dịch có thể dùng để tạo dãy tín hiệu tuần hoàn theo yêu cầu cho trớc. 1. Sơ đồ khối: Gọi L là chu kỳ của dãy tín hiệu tuần hoàn cần phải tạo, tức là để tạo dãy tín hiệu này mạch phải tuần hoàn và có L trạng thái khác nhau. Mạch này theo định nghĩa chính là bộ đếm có K đ =L, bộ đếm có thể xây dựng từ bộ ghi dịch và mạch hồi tiếp giống nh phần trên, thêm vào đó cần xây dựng một mạch tín hiệu ra để lấy dãy tín hiệu tuần hoàn. Ta có sơ đồ khối của mạch nh sau: Clock J A K A A J B K B B J N K N N Mạch tạo tín hiệu tuần hoàn dùng thanh ghi dịch Mạch hồi tiếp A A B A N A Mạch logic ra Tín hiệu ra BomonKTDT-ĐHGTVT 107 2. Các bớc thiết kế Minh hoạ: Thiết kế mạch tạo tín chuỗi tín hiệu tuần hoàn: L=0-1-0-1-1-1-0-1 - Bớc 1: Tín hiệu có chiều dài L= 8 =>n=log 2 8=3 - Bớc 2: chọn chu trình chuyển trạng thái: Giả sử chọn: S0->S1->S3->S7->S6->S5-> S2->S4->S0 - Bớc 3: Xây dựng hàm hồi tiếp và tối thiểu hoá Ký hiệu các FF lần lợt là CBA, ta có bảng mã hoá trạng thái và hàm hồi tiếp nh sau: S C B A f ht S0 0 0 0 1 S1 0 0 1 1 S3 0 1 1 1 S7 1 1 1 0 S6 1 1 0 1 S5 1 0 1 0 S2 0 1 0 0 S4 1 0 0 0 Xác định số bít n của thành ghi dịch nlog 2 K đ Chọn chu trình chuyển trạng thái của bộ đếm theo đồ hình De Bruijn Xác định f ht và tối thiểu hoá hàm này Xây dựng sơ đồ Xác định hàm ra và tối thiểu hoá hàm này PTH-DTT 108 Tèi thiÓu ho¸ f ht : C BA 00 01 11 10 0 1 1 1 1 1 f ht = ACBACBC ++ - B−íc 4: X¸c ®Þnh hµm ra: S C B A f ht L S0 0 0 0 1 0 S1 0 0 1 1 1 S3 0 1 1 1 0 S7 1 1 1 0 1 S6 1 1 0 1 1 S5 1 0 1 0 1 S2 0 1 0 0 0 S4 1 0 0 0 1 Tèi thiÓu ho¸ f ht : C BA 00 01 11 10 0 1 1 1 1 1 1 f ht = ABC + -B−íc 5: X©y dùng s¬ ®å Ck J A K A A J B K B B J C K C C A B C A 0-1-0-1-1-1-0-1 BomonKTDT-ĐHGTVT 109 - Bài tập: thiết kế mạch tạo chuỗi tín hiệu tuần hoàn: L=0111000111 L=101110011110 V. Bộ đếm vòng, và bộ đếm vòng xuắn Trong bộ đếm vòng dùng thanh ghi dịch, hàm hồi tiếp đợc lấy từ đầu ra của FF cuối cùng và đa vào FF đầu tiên, trong mạch này ở một thời điểm chỉ có một FF lu trạng thái 1, các vấn đề khác tơng tự nh phần thiết kế bộ đếm. Bộ đếm vòng xuắn khác với bộ đếm vòng ở chỗ: hàm hồi tiếp đợc đa từ đầu ra đảo của FF cuối cùng về đầu vào của FF đầu tiên. VI. Bộ ghi dịch với hàm hồi tiếp là hàm cộng module 2 1. Bộ ghi dịch với hàm hồi tiếp là hàm cộng module có L max =2 n -1 Thanh ghi dịch 4 bit cho trong hình sau, có hàm hồi tiếp f ht =J A =C D Dựa vào đồ hình De Bruijn của bộ ghi dịch 4 bit và phơng trình của hàm hồi tiếp đồng thời là hàm kích cho FF-A dễ dàng xác định đợc trạng thái tiếp theo của bộ ghi dịch khi biết trạng thái hiện tại. Ví dụ , nếu bộ ghi dịch đang ở trạng thái S1(0001, D=0,C=0,B=0,A=1) thì f ht =J A = C D= 0 0=0, do vậy khi có xung nhịp Ck tiếp theo bộ ghi dịch sẽ chuyển đến trạng thái S2(0010, D=0,C=0,B=1,A=0), bảng đầy đủ nh sau: S D C B A F S1 0 0 0 1 0 S2 0 0 1 0 0 S4 0 1 0 0 1 S9 1 0 0 1 1 S3 0 0 1 1 0 S6 0 1 1 0 1 S13 1 1 0 1 0 S10 1 0 1 0 1 J A K A A J B K B B J C K C C J D K D D Ck [...]... Bớc 1: Kđ=L =10 do vậy n=4, chọn hàm hồi tiếp là hàm cộng module tơng ứng để mạch đạt Lmax, nh đã biết để chọn: fht= C D, huặc fht= A D 110 BomonKTDT-ĐHGTVT Giả sử chọn fht= C D - Bớc 2: Trên đồ hình trạng thái Lmax=15 của bộ ghi dịch 4bit với fht= C D đã chọn, chọn bớc nhảy để loại đi 5 trạng thái , giả sử chọn bớc nhảy S3 về S7: S1 DCBA 0001 S2 S4 S9 S3 0 010 0100 100 1 0011 1100 1 110 1111 0111... 0111 S12 S14 S15 S7 100 0 S8 - Bớc 3: Xác định f*ht dựa vào đồ hình De Bruijn của bộ ghi dịch 4 bit, xác định giá trị của f*ht ứng với dãy tín hiệu đã chọn: S S1 S2 S4 S9 S3 S7 S15 S14 S12 S8 D 0 0 0 1 0 0 1 1 1 1 C 0 0 1 0 0 1 1 1 1 0 B 0 1 0 0 1 1 1 1 0 0 A 1 0 0 1 1 1 1 0 0 0 f*ht 0 0 1 1 0 1 0 0 0 0 Tối thiểu hoá ta đợc f*ht= C D + AB D + AB D -Bớc 4: Xây dựng sơ đồ : 111 PTH-DTT JA KA A JB B KB... dụng mạch loại này để thiết kế bộ đếm: + Các bớc thiết kế: Xác định số bít n của thành ghi dịch nlog2Kđ chọn fht là hàm cộng module thích hợp để có Lmax Trên đồ hình trạng thái của Lmax chọn bớc nhảy thích hợp để chỉ còn lại L trạng thái Xác định fht ứng với dãy trạng thái có L đã chọn và tối thiểu hoá Xây dựng sơ đồ + Minh hoạ: Thiết kế bộ đếm Kđ =10, dùng bộ ghi dịch và hàm hồi tiếp cộng module 2 - Bớc...PTH-DTT S5 S11 S7 S15 S14 S12 S8 0 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 1 1 1 0 0 0 1 Trạng thái S0(0000) không xuất hiện trong bảng trạng thái, vì bộ ghi dịch ở trạng thái này, do hàm hồi tiếp fht=JA= C D nó sẽ nằm mãi ở trạng thái này mà không thoát ra đợc, đây chính là trạng thái khoá, nên phải loại S0 Thanh ghi dịch 4 bit này có số trạng thái khác nhau trong dãy chuyển... PTH-DTT JA KA A JB B KB JC KC C JD D KD D D Clock IC: Vi Mạch tích hợp SN 74LS95 Vi mạch SN 74LS95 chứa các thanh ghi dịch 4 bit với các đầu vào và ra có thể hoạt động theo kiểu song song hay nối tiếp; nó còn cho phép dịch phải hoặc dịch trái (chế độ dịch trái có thể thực hiện đợc với các kết nối thêm bên ngoài) Sơ đồ chân và sơ đồ logic của vi mạch 74LS95 112 . L= 0-1 - 0-1 - 1-1 - 0-1 - Bớc 1: Tín hiệu có chiều dài L= 8 =>n=log 2 8 =3 - Bớc 2: chọn chu trình chuyển trạng thái: Giả sử chọn: S 0-& gt;S 1-& gt;S 3- & gt;S 7-& gt;S 6-& gt;S 5-& gt; S 2-& gt;S 4-& gt;S0 -. 11 1 01 10 11 1 S1 S0 1 1 0 0 0 01 10 S3 1 1 0 1 0 0 0 1 S7 S6 S2 S5 S2 BomonKTDT-ĐHGTVT 105 Giả sử chọn: S 0-& gt;S 1-& gt;S 3- & gt;S 7-& gt;S 6-& gt;S 5-& gt; S 2-& gt;S 4-& gt;S0 - Bớc 3: Xác. thanh ghi dÞch 4 bi t 111 1 S0 000 1 0 1100 1 100 111 110 010 101 001 101 110 010 100 011 1 1 S1 S15 1 0 0 0 0 0 S14 S12S8 1 S3 S7 BomonKTDT-ĐHGTVT 1 03 III. Thiết kế bộ đếm dùng thanh ghi