Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
1
/ 26 trang
THÔNG TIN TÀI LIỆU
Thông tin cơ bản
Định dạng
Số trang
26
Dung lượng
260,07 KB
Nội dung
Bài ging K THUT S Trang 26 Chng 3 CÁC PHN T LOGIC C BN 3.1. KHÁI NIM V MCH S 3.1.1. Mch tng t ch tng t (còn gi là mch Analog) là mch dùng x lý các tín hiu tng t. Tín hiu ng t là tín hiu có biên bin thiên liên tc theo thi gian. Vic x lý bao gm các vn : Chnh lu, khuch i, u ch, tách sóng… Nhc m ca mch tng t: - Kh nng chng nhiu thp (nhiu d xâm nhp). - Vic phân tích thit k mch phc tp. khc phc nhng nhc m này ngi ta s dng mch s. 3.1.2. Mch s ch s (còn gi là mch Digital) là mch dùng x lý tín hiu s. Tín hiu s là tín hiu có biên bin thiên không liên tc theo thi gian hay còn gi là tín hiu gián n, c biu din i dng sóng xung vi 2 mc n th cao và thp mà tng ng vi hai mc n th này là hai c logic 1 và 0 ca mch s. Vic x lý trong mch s bao gm các vn nh: - Lc s. - u ch s / Gii u ch s. - Mã hóa / Gii mã … u m ca mch s so vi mch tng t : - chng nhiu cao (nhiu khó xâm nhp). - Phân tích thit k mch s tng i n gin. Vì vy, hin nay mch sc s dng khá ph bin trong tt c các lnh vc nh: o lng s, truyn hình s, u khin s. . . 3.1.3. H logic dng/âm Trng thái logic ca mch s có th biu din bng mch n n gin nh trên hình 3.1: Hot ng ca mch n này nh sau: - K M : èn Tt - K óng : èn Sáng Trng thái óng/M ca khóa K hoc trng thái Sáng/Tt ca èn cng c c trng cho hai trng thái logic ca mch s. K v i Hình 3.1 Chng 3. Các phn t logic c bn Trang 27 ng có th thay khóa K bng khóa n t dùng BJT nh sau (hình 3.2): Gii thích các s mch: Hình 3.2a : - Khi V i = 0 : BJT tt → V 0 = +Vcc - Khi V i > a : BJT dn bão hòa → V 0 = V ces = 0,2 (V) ≈ 0 (V). Hình 3.2b : - Khi V i = 0 : BJT tt → V 0 = -Vcc - Khi V i < -a: BJT dn bão hòa → V 0 = V ces = -V ecs = - 0,2 (V) ≈ 0 (V). y, trong c 2 s mc n th vào/ra ca khoá n t dùng BJT cng tng ng vi 2 trng thái logic ca mch s. Ngi ta phân bit ra hai h logic tùy thuc vào mc n áp: - Nu chn : V logic 1 > V logic 0 → h logic dng - Nu chn : V logic 1 < V logic 0 → h logic âm Logic dng và logic âm là nhng h logic t, ngoài ra còn có h logic m (Fuzzy Logic) hin ang c ng dng khá ph bin trong các thit bn t và các h thng u khin tng. 3.2. CNG LOGIC (LOGIC GATE) 3.2.1. Khái nim ng logic là mt trong các thành phn c bn xây dng mch s. Cng logic c ch to trên c s các linh kin bán dn nh Diode, BJT, FET hot ng theo bng trng thái cho trc. 3.2.2 Phân loi Có ba cách phân loi cng logic: - Phân loi cng theo chc nng. - Phân loi cng theo phng pháp ch to. - Phân loi cng theo ngõ ra. 1. Phân loi cng logic theo chc nng a) RB Rc Q +Vcc V i V 0 b) Rc Q R B - Vcc V i V 0 Hình 3.2. Biu din trng thái logic ca mch s bng khóa n t dùng BJT Bài ging K THUT S Trang 28 a. Cng M (BUFFER) ng m (BUFFER) hay còn gi là cng không o là cng có mt ngõ vào và mt ngõ ra vi ký hiu và bng trng thái hot ng nh hình v. Phng trình logic mô t hot ng ca cng m: y = x Trong ó: - x là ngõ vào có tr kháng vào Zv vô cùng ln → do ó dòng vào ca cng m rt nh. - y là ngõ ra có tr kháng ra Zra nh → cng m có kh nng cung cp dòng ngõ ra ln. Chính vì vy ngi ta s dng cng m theo 2 ý ngha sau: - Dùng phi hp tr kháng. - Dùng cách ly và nâng dòng cho ti. phng din mch n có th xem cng m (cng không o) ging nh mch khuych i C chung (ng pha). b.Cng O (NOT) ng O (còn gi là cng NOT) là cng logic có 1 ngõ vào và 1 ngõ ra, vi ký hiu và bng trng thái hot ng nh hình v: Phng trình logic mô t hot ng ca cng O: y = x ng o gi chc nng nh mt cng m, nhng ngi ta gi là m o vì tín hiu ngõ ra ngc mc logic (ngc pha) vi tín hiu ngõ vào. Trong thc t ta có th ghép hai cng O ni tng vi nhau thc hin chc nng ca cng M (cng không o) (hình 3.5): ng trng thái x y 0 0 1 1 x y Hình 3.3. Ký hiu và bng trng thái ca cng m ng trng thái: x y 0 1 1 0 x y Hình 3.4. Ký hiu và bng trng thái hot ng ca cng o x x x xx = Hình 3.5. S dng 2 cng O to ra cng M Chng 3. Các phn t logic c bn Trang 29 phng din mch n, cng O ging nh tng khuych i E chung. c. Cng VÀ (AND) ng AND là cng logic thc hin chc nng ca phép toán nhân logic các tín hiu vào. Cng AND 2 ngõ vào có 2 ngõ vào 1 ngõ ra ký hiu nh hình v: Phng trình logic mô t hot ng ca cng AND: y = x 1 .x 2 ng trng thái hot ng ca cng AND 2 ngõ vào: x 1 x 2 y 0 0 0 0 1 0 1 0 0 1 1 1 bng trng thái này có nhn xét: Ngõ ra y ch bng 1 (mc logic 1) khi c 2 ngõ vào u bng 1, ngõ ra y bng 0 (mc logic 0) khi có mt ngõ vào bt k (x 1 hoc x 2 ) bng 0. Xét trng hp tng quát cho cng AND có n ngõ vào x 1 , x 2 x n : y AND = ==∀ =∃ )n1,(i1x1 0x0 i i y, c m ca cng AND là: ngõ ra y ch bng 1 khi tt c các ngõ vào u bng 1, ngõ ra y bng 0 khi có ít nht mt ngõ vào bng 0. dng cng AND óng m tín hiu: Cho cng AND có hai ngõ vào x 1 và x 2 . Ta chn: - x 1 óng vai trò ngõ vào u khin (control). - x 2 óng vai trò ngõ vào d liu (data). Xét các trng hp c th sau ây: - Khi x 1 = 0: y = 0 bt chp trng thái ca x 2 , ta nói ng AND khóa li không cho d liu a vào ngõ vào x 2 qua cng AND n ngõ ra. - Khi x 1 = 1 2 xy 1y1 2 x 0y0 2 x =⇒ =⇒= = ⇒ = Ta nói ng AND m cho d liu a vào ngõ vào x 2 qua cng AND n ngõ ra. y, có th s dng mt ngõ vào bt k ca cng AND óng vai trò tín hiu u khin cho phép hoc không cho phép lung d liu i qua cng AND. dng cng AND to ra cng logic khác : u s dng 2 t hp u và cui trong bng giá tr ca cng AND và ni cng AND theo s nh hình 3.8 thì có th s dng cng AND to ra cng m. Trong thc t, có th tn dng ht các cng cha dùng trong IC thc hin chc nng ca các ng logic khác. x 1 y x 2 Hình 3.6. Cng AND x 1 y x n Hình 3.7. Cng AND vi n ngõ vào Bài ging K THUT S Trang 30 d. Cng HOC (OR) ng OR là cng thc hin chc nng ca phép toán cng logic các tín hiu vào. Trên hình v là ký hiu ca cng OR 2 ngõ vào: Phng trình logic cng OR 2 ngõ vào: y = x 1 + x 2 ng trng thái mô t hot ng: x 1 x 2 y = x 1 +x 2 0 0 0 0 1 1 1 0 1 1 1 1 Xét trng hp tng quát i vi cng OR có n ngõ vào. Phng trình logic: y OR = ==∀ =∃ )n1,(i0x0 1x1 i i c m ca cng OR là: Tín hiu ngõ ra ch bng 0 khi và ch khi tt c các ngõ vào u ng 0, ngc li tín hiu ngõ ra bng 1 khi ch cn có ít nht mt ngõ vào bng 1. dng cng OR óng m tín hiu : Xét cng OR có 2 ngõ vào x 1 , x 2 . Nu chn x 1 là ngõ vào u khin (control), x 2 ngõ vào d liu (data), ta có các trng hp c th sau ây: - x 1 = 1: y = 1, y luôn bng 1 bt chp x 2 → Ta nói ng OR khóa không cho d liu i qua. x 1 x 2 y +x = 0 x 1 = x 2 = 0 y = 0 +x = 1 x 1 = x 2 = 1 y = 1 y = x Hình 3.8. S dng cng AND to ra cng m. Ký hiu Châu Âu Ký hiu theo M, Nht, Úc x 1 x 2 y x 1 x 2 y Hình 3.9a Cng OR 2 ngõ vào x 1 x n y Hình 3.9b Cng OR n ngõ vào Chng 3. Các phn t logic c bn Trang 31 - x 1 = 0: 2 xy 1y1 2 x 0y0 2 x =⇒ =⇒= = ⇒ = → Ta nói ng OR m cho d liu t ngõ vào x 2 qua ng n ngõ ra y. dng cng OR thc hin chc nng cng logic khác : dng hai t hp giá tru và cui ca bng trng thái ca cng OR và ni mch cng OR nh s hình 3.10: - x = 0, x 1 = x 2 = 0 ⇒ y = 0 - x = 1, x 1 = x 2 = 1 ⇒ y = 1 ⇒ y = x: cng OR óng vai trò nh cng m. e. Cng NAND ây là cng thc hin phép toán nhân o, v s logic cng NAND gm 1 cng AND mc i tng vi 1 cng NOT, ký hiu và bng trng thái cng NAND c cho nh hình 3.11: Phng trình logic mô t hot ng ca cng NAND 2 ngõ vào: 21 .xxy = Xét trng hp tng quát: Cng NAND có n ngõ vào. y NAND = ==∀ =∃ )n1,(i1x0 0x1 i i y, c m ca cng NAND là: tín hiu ngõ ra ch bng 0 khi tt c các ngõ vào u bng 1, và tín hiu ngõ ra s bng 1 khi ch cn ít nht mt ngõ vào bng 0. dng cng NAND óng m tín hiu : Xét cng NAND có hai ngõ vào. Chn x 1 là ngõ vào u khin (control), x 2 là ngõ vào d liu (data), ln lt xét các trng hp sau: - x 1 = 0: y = 1 (y luôn bng 1 bt chp giá tr ca x 2 ) ta nói ng NAND khóa. - x 1 = 1: 2 xy 0y1 2 x 1y0 2 x =⇒ =⇒= = ⇒ = → ng NAND m cho d liu vào ngõ vào x 2 n ngõ ra ng thi o mc tín hiu ngõ vào x 2 , lúc này cng NAND óng vai trò là cng O. x 1 x 2 y x Hình 3.10. S dng cng OR làm cng m Hình 3.11. Cng NAND: Ký hiu, s logic tng ng và bng trng thái x 1 x 2 y 0 0 1 0 1 1 1 0 1 1 1 0 x 1 y x 2 x 1 x 2 y x 1 y x n Hình 3.12.Cng NAND n ngõ vào Bài ging K THUT S Trang 32 x 1 x 2 y 1 x 2 x y = 212121 . xxxxxx +=+= x 1 x 2 y Hình 3.13d. Dùng cng NAND to cng OR dng cng NAND to các cng logic khác: - dùng cng NAND to cng NOT: - dùng cng NAND to cng BUFFER (cng m): - dùng cng NAND to cng AND: - dùng cng NAND to cng OR: x 1 y x 2 x y = xxxxx =+= 2121 x y Hình 3.13a.Dùng cng NAND to cng NOT xxy == y x x 1 x 2 x x y Hình 3.13b.Dùng cng NAND to cng M (BUFFER) y x 1 x 2 2 1 .xx y = 2 1 2 1 .xxxx = x 1 x 2 y Hình 3.13c. S dng cng NAND to cng AND Chng 3. Các phn t logic c bn Trang 33 f. Cng NOR ng NOR, còn gi là cng Hoc-Không, là cng thc hin chc nng ca phép toán cng o logic, là cng có hai ngõ vào và mt ngõ ra có ký hiu nh hình v: Phng trình logic mô t hot ng ca cng : y = 21 xx + ng trng thái mô t hot ng ca cng NOR : x 1 x 2 y 0 0 1 0 1 0 1 0 0 1 1 0 Xét trng hp tng quát cho cng NOR có n ngõ vào. y NOR = ==∀ =∃ )n1,(i0x1 1x0 i i y c m ca cng NOR là: Tín hiu ngõ ra ch ng 1 khi tt c các ngõ vào u bng 0, tín hiu ngõ ra s bng 0 khi có ít nht mt ngõ vào bng 1. dng cng NOR óng m tín hiu : Xét cng NOR có 2 ngõ vào, chn x 1 là ngõ vào u khin, x 2 là ngõ vào d liu. Ta có: - x 1 = 1: y = 0 (y luôn bng 0 bt chp x 2 ), ta nói ng NOR khóa không cho d liu i qua. - x 1 = 0: 2 xy 0y1 2 x 1y0 2 x =⇒ =⇒= = ⇒ = → ta nói ng NOR m cho d liu t ngõ vào x 2 qua ng NOR n ngõ ra ng thi o mc tín hiu ngõ vào x 2 , lúc này cng NOR óng vai trò là cng O. dng cng NOR thc hin chc nng cng logic khác : - Dùng cng NOR làm cng NOT: x 1 x 2 y Ký hiu theo Châu Âu Ký hiu theo M, Nht x 1 x 2 y Hình 3.14. Ký hiu cng NOR x 1 x n y Hình 3.15. Cng NOR n ngõ vào x 1 y x 2 x y = xxxxx ==+ 2121 . y x Hình 3.16a. S dng cng NOR to cng NOT Bài ging K THUT S Trang 34 - Dùng cng NOR làm cng OR : - Dùng cng NOR làm cng BUFFER : - Dùng cng NOR làm cng AND : - Dùng cng NOR làm cng NAND: y = 2121 xxxx +=+ y x 1 x 2 2 1 xx + Hình 3.16b. S dng cng NOR to cng OR x 1 x 2 y y x x 1 x 2 x y = xx = x y Hình 3.16c. S dng cng NOR to cng BUFFER y = 212121 xxxxxx ==+ x 1 x 2 y 1 x 2 x x 1 x 2 y Hình 3.16d. S dng cng NOR làm cng AND Hình 3.16e. S dng cng NOR làm cng NAND y = 212121 .1 xxxxxxy =+=+= x 1 x 2 y 1 1 x 2 x x 1 x 2 y y Chng 3. Các phn t logic c bn Trang 35 g. Cng XOR (EX - OR) ây là cng logic thc hin chc nng ca mch cng modulo 2 (cng không nh), là cng có hai ngõ vào và mt ngõ ra có ký hiu và bng trng thái nh hình v. Phng trình logic mô t hot ng ca cng XOR : y XOR = x 1 2 x + 1 x .x 2 = x 1 ⊕ x 2 ng XOR c dùng so sánh hai tín hiu vào: - Nu hai tín hiu vào là bng nhau thì tín hiu ngõ ra bng 0 - Nu hai tín hiu vào là khác nhau thì tín hiu ngõ ra bng 1. Các tính cht ca phép toán XOR: 1. x 1 ⊕ x 2 = x 2 ⊕ x 1 2. x 1 ⊕ x 2 ⊕ x 3 = (x 1 ⊕ x 2 ) ⊕ x 3 = x 1 ⊕ (x 2 ⊕ x 3 ) 3. x 1 .(x 2 ⊕ x 3 ) = (x 1 .x 2 ) ⊕ (x 3 .x 1 ) Chng minh: trái = x 1. (x 2 ⊕ x 3 ) = x 1 (x 2 . x 3 + x 2 .x 3 ) = x 1 x 2 x 3 + x 1 x 2 x 3 + x 1 x 1 .x 3 + x 1 x 1 .x 2 = x 1 x 2 x 3 + x 1 x 2 x 3 + x 1 x 1 .x 3 + x 1 x 1 .x 2 = x 1 x 2 ( x 3 +x 1 ) + x 1 x 3 ( x 2 + x 1 ) = x 1 x 2 31 xx + 21 xx x 1 x 3 = (x 1 x 2 )⊕(x 1 x 3 ) = V phi (pcm). 4. x 1 ⊕ (x 2 . x 3 ) = (x 1 ⊕x 3 ).(x 1 ⊕x 2 ) 5. x ⊕ 0 = x x ⊕ 1 = x x ⊕ x = 0 x ⊕ x = 1 h. Cng XNOR (EX – NOR) ây là cng logic thc hin chc nng ca mch cng o modulo 2 (cng không nh), là cng có hai ngõ vào và mt ngõ ra có ký hiu và bng trng thái nh trên hình 3.19. Phng trình logic mô t hot ng ca cng: y = 212121 xxxxxx ⊕=+ x 1 x 2 y 0 0 0 0 1 1 1 0 1 1 1 0 y x 1 x 2 Hình 3.17. Cng XOR M rng tính cht 5: Nu x 1 ⊕ x 2 = x 3 thì x 1 ⊕ x 3 =x 2 x 1 x 2 y 0 0 1 0 1 0 1 0 0 1 1 1 y x 1 x 2 Hình 3.19. Cng XNOR [...]... dòng vào và dòng t ngoài qua t i vào ngõ ra c a c ng i qua Q3, ng i ta nói Q3 là n i nh n dòng và dòng vào Q3 g i là dòng ngõ ra m c th p, ký hi u IOL m t thi t k m ch: ta th y r ng dòng t i It c ng chính là dòng ngõ ra m c th p IOL và là dòng t ngoài vào qua Q3, dòng này ph i n m trong gi i h n ch u ng dòng c a Q3 Q3 không b ánh th ng thì m ch s làm vi c bình th ng Dòng IOL thay i tùy thu c vào công... DS(ON)/Q3 )] ⇒ Vy VDD ⇒ y = 1 - Khi x1 = 0, x2 = 1: Q2 và Q3 d n, Q1 và Q4 t t, ta có : (R DS(OFF)/Q1 )//(R DS(ON)/Q2 ) 107 K + 1K VDD VDD = 7 Vy = 10 K + 1K + (107 K//1K) R DS(OFF)/Q1 + R DS(OFF)/Q2 + [(R DS(ON)/Q3 )//(R DS(OF)/Q4 )] ⇒ Vy ≈ VDD ⇒ y = 1 - Khi x1= 1, x2 = 0: Q3 và Q2 d n, Q1 và Q4 t t: Vy ≈ VDD ⇒ y = 1 - Khi x1 = x2 = 1: Q2 và Q1 d n, Q3 và Q4 t t, ta có: (R DS(ON)/Q1 )//(R DS(ON)/Q2 ) 1K... linh ki n: u ch có m t diode D3, gi s x1 = x2 = 0, ngõ ra y=1, lúc này D1 và D2 d n, ta có VA = Vγ/D3 = 0,7(V) N u có m t tín hi u nhi u bên ngoài ch kho ng 0,6V tác ng vào m ch s làm n áp i A t ng lên thành 1,3(V), và s làm cho diode D3 và Q d n Nh ng n u m c n i ti p thêm D4 ch có th ng n tín hi u nhi u lên n 2Vγ= 1,2(V) V y, D3 và D4 có tác d ng nâng cao kh n ng ch ng nhi u c a m ch Ngoài ra, R2 làm... thông s r t quan tr ng c n chú ý trong quá trình thi t k m ch s h TTL m o an toàn và n nh c a m ch - Các tr ng h p còn l i (x1=0,x2=1; x1=1,x2=0; x1=x2=0): Lúc này Q2 và Q3 t t còn Q4 d n → y = 1 Ta nói c ng c p dòng ra, dòng này t ngu n qua Q4 và diode D xu ng cung c p cho t i, ng i ta g i là dòng ngõ ra m c cao, ký hi u IOH n áp ngõ ra VY c tính ph thu c vào dòng t i IOH: VY = Vlogic1 = Vcc- IOHR5... thái y = 0 ho c y = 1 tùy thu c vào các tr ng thái logic c a 2 ngõ vào x1, x2 Ch ng 3 Các ph n t logic c b n Trang 49 - E=0: diode ti p giáp BE3 m , ghim áp trên c c n n c a Q1 làm cho ti p giáp BC/Q1 t t và Q2, Q3 c ng t t Lúc này diode D1 d n ghim n th c c C c a Q2: VC / Q2 = VB/ Q4 = Vγ/D1 = 0,7V ⇒ Q4 t t VCC Nên c ng không c p dòng ra và c ng không hút R4 R5 dòng vào Lúc này, ngõ ra y ch n i v... chính là “s ngõ vào logic c c i c a m t ph n t logic” i v i các ph n t logic th c hi n ch c n ng c ng logic, thì s l ng M l n nh t là 4 ngõ vào i v i các ph n t logic th c hi n ch c n ng nhân logic, thì s l ng M l n nh t là 6 ngõ vào i v i h logic CMOS thì có M nhi u h n nh ng c ng không quá 8 ngõ vào 4 ch ng nhi u n nh nhi u là tiêu chu n ánh giá nh y c a m ch logic i v i t p âm xung trên u vào n nh nhi... thu n làm cho Q nhanh chóng d n, và khi Q t thì l ng n tích s xã qua R2 nên BJT nhanh chóng t t TTL (Transistor - Transistor -Logic) VCC R1 R3 Q1 x1 D Q1 Q2 x1 x2 R2 a) a S x2 x1 b) Hình 3.23 C ng NAND h TTL m ch, b.Transistor 2 ti p giáp và s t ng x2 c ng Transistor Q1 c s d ng g m 2 ti p giáp BE1, BE2 và m t ti p giáp BC Ti p giáp BE1, BE2 a Q1 thay th cho D1, D2 và ti p giáp BC thay th cho D3 trong... cho ti p giáp BC, diode D và Q2 d n thì n th c c n n c a Q1 ph i b ng: VB = Vγ/BC + Vγ/BE1 +Vγ/BE2 = 0,6 + 0,7 + 0,6 = 1,9V Ch ng t khi các ti p giáp BE1, BE2 m thì ti p giáp BC, diode D và BJT Q2 t t → y = 1 - x1 = 0, x2 = 1 các ti p giáp BE1 m , BE2 t t thì ti p giáp BC, diode D và BJT Q2 t t → y = 1 - x1 = 1, x2 = 0 các ti p giáp BE1 t t, BE2 m thì ti p giáp BC, diode D và BJT Q2 t t → y = 1 Ch... Hình 3.26 C ng logic h ECL (Emitter Coupled Logic) Logic ghép emitter chung (ECL) là h logic có t c ho t ng r t cao và th ng c dùng trong các ng d ng òi h i t c cao T c cao t c là nh vào các transistor c thi t k ho t ng trong ch khuy ch i, vì v y chúng không bao gi r i vào tr ng thái bão hoà và do ó th i gian tích lu hoàn toàn b lo i b H ECL t c th i gian tr lan truy n nh h n 1ns trên m i c ng Nh c m... này ? 1 A C 2 3 B D 4 E Hình 3.40 ng d ng c a ngõ ra 3 tr ng thái Bài gi ng K THU T S Trang 50 - E=1: C ng m 1 và 3 m , 2 và 4 treo lên t ng tr cao: d li u i t A→C, B→D V y d li u c xu t ra - E=0: C ng m 2 và 4 m , 1 và 3 treo lên t ng tr cao: d li u i t C→A, D→B V y d li u c nh p vào 3.2.3 Các thông s k thu t c a c ng logic 1 Công su t tiêu tán Ptt t ph n t logic khi làm vi c ph i tr i qua các giai . cng có mt ngõ vào và mt ngõ ra vi ký hiu và bng trng thái hot ng nh hình v. Phng trình logic mô t hot ng ca cng m: y = x Trong ó: - x là ngõ vào có tr kháng vào Zv vô cùng. chung. c. Cng VÀ (AND) ng AND là cng logic thc hin chc nng ca phép toán nhân logic các tín hiu vào. Cng AND 2 ngõ vào có 2 ngõ vào 1 ngõ ra ký hiu nh hình v: Phng trình logic mô. c các ngõ vào u bng 1, và tín hiu ngõ ra s bng 1 khi ch cn ít nht mt ngõ vào bng 0. dng cng NAND óng m tín hiu : Xét cng NAND có hai ngõ vào. Chn x 1 là ngõ vào u khin