CÁC MẠCH TỔ HỢP THÔNG DỤNG doc

Chơng 3 Các mạch tổ hợp thông dụng 3.1 Mạch chuyển đổi mã I. Khái niệm Trong các hệ thống điện tử số; các mạch chỉ có thể chế biến các bít 1 và 0 (ngôn ngữ máy - tín hiệu xung- tín hiệu số- hệ nhị phân). Tuy nhiên hệ nhị phân cũng có thể tồn tại dới nhiều dạng khác nhau mà ta gọi là các dạng mã (đã đề cập ở chơng 1). Ví dụ: Mô hình làm việc của một máy tính loại đơn giản nh hình 5-11. Nguồn số liệu vào từ bàn phím là số thập phân (coi là mã thập phân). Quá trình tính toán là tín hiệu số (mã nhị phân). Sau khi tính toán xong phải đa trở về tín hiệu (dạng mã) ban đầu thì con ngời mới hiểu đợc; do vậy cần có phần mạch trung gian để chuyển từ mã thập phân thành mã nhị phân gọi là mã hoá; sau đó lại phải chuyển kết quả từ mã nhị phân trở về mã thập phân gọi là giải mã. Thông thờng chuyển đổi từ kí hiệu (dạng mã) quen thuộc với con ngời sang một kí hiệu (dạng mã) không quen thuộc với con ngời bình thờng thì gọi là mã hoá và quá trình chuyển đổi ngợc lại gọi là giải mã. Trên bàn phím của máy vi tính không chỉ có các số thập phân mà còn có các chữ cái, các kí hiệu, các dấu khi tác động đều đợc chuyển thành tín hiệu số thông qua mạch mã hoá, sau đó thể hiện kết quả lên màn hình, máy in phải chuyển đổi ngợc lại thông qua mạch giải mã. Trong quá trình xử lý tin, lu trữ, hiển thị còn có sự chuyển đổi qua lại dới một số dạng mã nh: BCD, thừa 3; Gray, Hexa; Octal tất cả các quá trình: mã hoá, giải mã, chuyển đổi mã ta có thể gọi tên chung là chuyển đổi mã. Suy cho cùng bất kỳ một dạng chữ viết , chữ số, kí hiệu, kí tự nào đó đều có thể coi là một dạng mã và sự chuyển đổi qua lại từ dạng nọ sang dạng kia đều đợc coi là chuyển đổi mã. Sau đây ta xét một số trờng hợp cụ thể. II. Mã hoá Khái niệm mã hoá (Encode) đã đợc đề cập ở trên; trong đó các kí hiệu đợc mã là các chữ cái; chữ số, kí hiệu, kí tự mã hoá có nhiệm vụ: - Chuyển các kí hiệu đó thành các tín hiệu số (nhị phân). Sự mã hoá đợc thực hiện theo nguyên tắc M 2 N . Trong đó: M là số kí hiệu (tín hiệu ) đợc mã. N là số bit nhị phân phải dùng để mã. Thực tế có nhiều dạng mã hoá, ta xét một số dạng sau: 1. Mạch mã hoá nhị phân 42 Mã hoá (M=2 N ) A 0 A 1 A 2 A M-1 y 0 y 1 y 2 y N-1 Hình 5-12 M đầu vào N bit đầu ra Tính toán Giải mã 7 8 9 4 5 6 1 2 3 Mã hoá Đầu vào bàn phím Nhị phân Đầu ra hiển thị (số thập phân) Hình 5-11 (số thập phân) Mạch mã hoá nhị phân là mạch điện, dùng N bit để mã cho M tín hiệu vào (M =2 N ). Mô hình tổng quát nh hình 5-12. ở mỗi thời điểm chỉ có một đầu vào đợc mã (có mức tín hiệu tích cực) và tạo ra mã đầu ra N bít nhị phân tơng đ- ơng. Ví dụ: Cần mã 8 tín hiệu vào (M=8), thì số bit nhị phân đầu ra là 3 (N=3), bởi lẽ M = 8 = 2 3 = 2 N . Sơ đồ khối mạch mã hoá nhị phân 8:3 nh hình 5-13 và bảng trạng thái 5-6. Căn cứ vào bảng 5-6 ta có các phơng trình hàm ra sau: y 0 = A 1 +A 3 +A 5 +A 7 y 1 = A 2 +A 3 +A 6 +A 7 y 2 = A 4 +A 5 +A 6 +A 7 Muốn cho sơ đồ logic dùng cổng NAND ta biến đổi dạng OR thành dạng NAND nh sau: 7531 75310 AAAAAAAAy =+++= 7632 76321 AAAAAAAAy =+++= 7654 76542 AAAAAAAAy =+++= Từ các phơng trình dạng NAND, ta có sơ đồ logic nh hình 5-14. Lu ý: A 0 thực tế không đợc nối với cổng logic vì các đầu ra của mạch mã hoá bình thờng là 000 (tơng ứng đầu A 0 đợc mã). 2. Mạch mã hoá thập phân - BCD Căn cứ vào bảng 5-7, ta có các phơng trình hàm ra sau: y 0 = A 1 +A 3 +A 5 +A 7 +A 9 y 1 = A 2 +A 3 +A 6 +A 7 y 2 = A 4 +A 5 +A 6 +A 7 y 3 = A 8 +A 9 43 Bảng 5-6. y 2 y 1 y 0 A 0 000A 1 001A 2 010A 3 011A 4 1 00A 5 101A 6 110A 7 111 Đầu ra Đầu vào Mạch mã hoá nhị phân 8:3 A 0 A 1 A 2 A 7 y 0 (LSB) y 1 y 2 (MSB) Hình 5-13 Mạch mã hoá BCD (10:4) A 0 A 1 A 2 A 9 y 0 y 1 y 2 y 3 Hình 5-15 y 0 y 1 y 2 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 Hình 5-14 Mạch mã hoá nhị thập phân (BCD- Binary- code-Decimal) là mạch điện chuyển mã hệ thập phân bao gồm 10 kí số :0,1,2,3,4,5,6,7,8,9 thành mã nhị phân nh vậy M = 10 < 2 4 = 2 N , số bit dùng để mã là : N = 4, với 4 bit nhị phân sẽ có 16 tổ hợp nhị phân, nếu theo kiểu đếm tuần tự mạch sẽ dùng 10 tổ hợp đầu từ 0000 đến 1001 còn 6 tổ hợp cuối từ 1010 đến 1111 là thừa. Ta có sơ đồ khối nh hình 5-15 và bảng trạng thái 5-7. Nếu để nguyên các phơng trình ta có sơ đồ logic là các mạch OR, muốn chuyển dạng mạch NAND ta tiến hành phủ định 2 lần các phơng trình trên sau đó dùng định luật Demon gan để chuyển thành NAND. Nếu để nguyên ta có sơ đồ logic hình 5-16. Nguyên lý làm việc của mạch mã hoá nhị thập phân (BCD) cũng giống nh mã hoá nhị phân. ở mỗi thời điểm chỉ có 1 đầu vào đợc mã, ở đầu ra sẽ có một tổ hợp nhị phân tơng ứng; ví dụ khi có tín hiệu tích cực ở A 5 (tơng ứng với số thập phân là 5) tổ hợp mã nhị phân đầu ra là 0101. Bình thờng mạch có tổ hợp nhị phân đầu ra là 0000 (tơng ứng mã số 0). 3. Mạch mã hoá u tiên Trong các mạch mã hoá đã xét ở trên, các tín hiệu đầu vào tồn tại độc lập (không có tình huống có 2 tín hiệu trở lên đồng thời tác động). Mạch mã hoá u tiên (Priority Encoder) thì khác, có thể có nhiều tín hiệu đồng thời đa đến, nhng mạch điện chỉ tiến hành mã hoá tín hiệu đầu vào nào có cấp u tiên cao nhất ở thời điểm xét. Việc xác định cấp u tiên cho mỗi tín hiệu đầu vào là công việc của ngời thiết kế mạch. Ta vẫn lấy ví dụ: mạch mã hoá nhị phân đối với 10 tín hiệu đầu vào từ A 0 , A 1 , A 2 A 9 sao cho mức độ u tiên từ cao nhất đến thấp nhất theo chiều từ A 9 , A 8 A 1 , A 0 (A 9 có mức u tiên cao nhất, A 0 có mức u tiên thấp nhất). Nếu có nhiều tín hiệu vào đồng thời xuất hiện ở đầu vào thì tín hiệu nào có mức u tiên cao nhất đợc mã hoá trớc. Giả thiết cả tín hiệu vào và tín hiệu ra có mức tích cực thấp. Mạch mã hoá này cũng có sơ đồ tơng tự mạch mã hoá BCD đã đề cập ở trên, ta có bảng 5-8 cho mạch mã hoá này nh sau: Mức u tiên từ A 9 đến A 0 , do đó những đầu vào có mức u tiên thấp không tác dụng gì đến đầu ra, đánh dấu ì . Bảng 5-8 là phơng án mã BCD (8421) với mức logic âm. Bảng 5-8: A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 y 3 y 2 y 1 y 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 ì 1 1 1 0 1 1 1 1 1 1 1 0 ì ì 1 1 0 1 1 1 1 1 1 1 0 ì ì ì 1 1 0 0 1 1 1 1 1 0 ì ì ì ì 1 0 1 1 1 1 1 1 0 ì ì ì ì ì 1 0 1 0 1 1 1 0 ì ì ì ì ì ì 1 0 0 1 1 1 0 ì ì ì ì ì ì ì 1 0 0 0 1 0 ì ì ì ì ì ì ì ì 0 1 1 1 44 Bảng 5-7 y 3 y 2 y 1 y 0 A 0 0000A 1 0001A 2 0010A 3 0011A 4 0100A 5 0101A 6 0110A 7 011 1A 8 1000A 9 1001 Đầu ra Đầu vào y 0 y 1 y 2 y 3 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 Hình 5-16 0 ì ì ì ì ì ì ì ì ì 0 1 1 0 Vì có nhiều biến số ta dùng phơng pháp đại số để tối thiểu hoá. Căn cứ bảng 5-8, ta có các phơng trình hàm ra nh sau: 898 9 9 3 AAAAAy +=+= Suy ra: 89 3 AAy += 4 56789 5 6789 6 789 7 892 AAAAAAAAAAAAAAAAAAy +++= 4 89 5 89 6 89 7 89 AAAAAAAAAAAA +++= Suy ra: 4 89 5 89 6 89 7 892 AAAAAAAAAAAAy +++= 2 3456789 3 456789 6 789 7 891 AAAAAAAAAAAAAAAAAAAAAAy +++= 2 4589 3 4589 6 89 7 891 AAAAAAAAAAAAAAAAy +++= Suy ra: 2 4589 3 4589 6 89 7 891 AAAAAAAAAAAAAAAAy +++= 1 23456789 3 456789 5 6789 7 89 9 0 AAAAAAAAAAAAAAAAAAAAAAAAAy ++++= 1 2468 3 468 5 68 7 8 9 0 AAAAAAAAAAAAAAAy ++++= Suy ra: 1 2468 3 468 5 68 7 8 9 0 AAAAAAAAAAAAAAAy ++++= Từ các phơng trình: y 0 , y 1 , y 2 , y 3 ta có sơ đồ logic nh hình 5-17. Giả sử tất cả các đầu vào đều có mức tích cực 0 , thì y 3 y 2 y 1 y 0 = 0110; đây là mã t- ơng ứng với đầu vào A 9 (A 9 : có mức u tiên cao nhất), tất cả các đầu vào có mức u tiên thấp hơn không có tác dụng đối với mạch mã hoá. Nếu tất cả các đầu vào có mức logíc 1 thì y 3 y 2 y 1 y 0 = 1111 (đây là mã ngầm định tơng ứng với đầu vào A 0 ). 45 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 Hình 5-17 y 1 y 0 y 2 y 3 4. ứng dụng của bộ mã hoá a) Một số vi mạch mã hoá thờng gặp IC: 74148; 74LS148; 74HC148 là các mạch mã hoá u tiên (8 đầu vào 3 đầu ra) mã hoá nhị phân . IC: 74147; 74LS147 là mạch mã hoá u tiên BCD (10 đầu vào 4 đầu ra). IC: 74 LS348- Mạch mã hoá u tiên, đầu ra 3 trạng thái. IC: 74184 chuyển đổi mã BCD thành nhị phân và nhị phân thành BCD. IC: 74185: chuyển đổi BCD thành nhị phân và nhị phân thành BCD. b) ứng dụng Ví dụ dùng IC 74147 làm bộ mã hoá chuyển mạch (SWitch Encoder) 10 chuyển mạch có thể là các chuyển mạch phím bấm trên máy tính bấm hiển thị 10 kí số từ 0ữ9. 74LS147 là bộ mã hoá u tiên, nên nhiều phím bấm đồng thời nhng sẽ tạo mã BCD cho phím có số thứ tự cao hơn trớc. Sơ đồ hình 5-18 là trờng hợp thu nhận 3 kí số thập phân đợc nhập từ bàn phím theo thứ tự, mã hoá chúng thành mã BCD và lu mã BCD vào 3 thanh ghi 12DFF (Q 0 ữQ 11 ), chuyên tiếp nhận lu giữ mã BCD cho các kí số. Ví dụ để nhập số 309. 1) Phím Clear nhấn, xoá các FF (Q 0 ữ Q 11 và X,Y) lập FFZ tại 1 sao cho bộ đếm vòng bắt đầu ở trạng thái 001 (X= Y = 0; Z = 1). 2) Thả phím Clear, phím số 3 đợc nhấn. các đầu ra 1100 của bộ mã hoá đảo thành 0011 là mã BCD cho 3 và đợc gửi đến đầu vào D của 3 thanh ghi đầu ra 4 bit. 3) Đầu ra OR lên cao (vì 2 đầu vào của nó đã ở mức cao) khởi động đầu ra Q = 1 của OS trong 20ms, sau 20ms; Q trở về thấp, đếm nhịp bộ đếm vòng đến trạng thái 100 (X lên cao, xung đầu ra X chuyển từ 0 lên 1) đợc đa đến đầu vào CLK của các FF: Q 8 ữ Q 11 sao cho đầu ra của bộ mã hoá truyền đến 4 FF này. Có nghĩa là Q 11 = 0, Q 10 = 0; Q 9 =1, Q 8 = 1. Lu ý 8FF từ Q 0 ữ Q 7 không bị ảnh hởng, vì đầu vào CLK của chúng không nhận đợc xung nhịp . 4) Phím số 3 đợc thả đầu ra cổng OR về thấp. Phím nhấn kế tiếp là 0 tạo mã BCD 0000 đợc đa đến đầu vào của 3 thanh ghi. 5) Đầu ra OR lên cao đáp lại phím O (lu ý bộ đảo), khởi động OS trong 20ms. Sau 20ms bộ đếm vòng chuyển sang trạng thái 010 (Y lên cao) xung đầu ra Y chuyển từ 0 lên 1 đợc đa đến đầu vào CLK của Q 4 ữ Q 7 truyền mã 0000 đến 4 FF này lu ý các FF Q 0 ữ Q 3 , Q 8 ữ Q 11 không bị xung đầu ra Y tác động. 6) Phím O đợc thả, đầu ra OR trở về thấp. Phím 9 đợc nhấn tạo đầu ra BCD là 1001, chuyển đến 3 thanh ghi . 7) Đầu ra OR lên cao, khởi động OS, OS đếm nhịp bộ đếm đến trạng thái 001 (Z lên cao) xung đầu ra tại Z đợc đa đến đầu vào CLK của các FF: Q 0 ữQ 3 truyền 1001 đến 4FF này, số FF còn lại không bị tác động. 8) Đến thời điểm này các thanh ghi lu trữ chứa mã BCD 001100001001. Đây là mã BCD của số thập phân 309. Đầu ra các thanh ghi cấp cho bộ giải mã để hiển thị các kí số thập phân 309. 46 9) Đầu ra của các FF lu trữ cũng đợc gửi tới các mạch khác trong hệ thống. Trong máy tính bấm chẳng hạn, các đầu ra này sẽ đợc gửi tới bộ phận số học để xử lý. II. Giải mã Mã hoá - mỗi từ mã nhị phân đợc gán một hàm ý xác định, tức là mỗi từ mã biểu thị một tin tức hoặc một đối tợng xác định. Giải mã là quá trình ngợc lại phiên dịch hàm ý đã gán cho từ mã (Decoder). Mạch giải mã phiên dịch từ mã thành tín hiệu đầu ra biểu thị tin tức vốn có, tín hiệu đầu ra có thể là xung hay mức điện áp. 47 D CLK Q 11 D CLK Q 10 D CLK Q 9 D CLK Q 8 D CLK Q 7 D CLK Q 6 D CLK Q 5 D CLK Q 4 D CLK Q 3 D CLK Q 2 D CLK Q 1 D CLK Q 0 74LS147 T Q (OS) 9 8 7 6 5 4 3 2 1 0 O 3 O 2 O 1 O 0 CLK J X CLR X K CLK y CLR y CLK Z X SET Z +5V 1K Clear Đến đầu CLR (Q 0 ữ Q 11 ) 1K +5V MSB MSB LSB Mã BCD cho MSD Mã BCD cho MSD thứ 2Mã BCD cho LSD Hình 5-18 Chống dội J K K J J Giả xử mạch giải mã có N đầu vào nhị phân, M đầu ra, vì mỗi đầu vào nhị phân có thể là 0 hoặc 1 nên có 2 N tổ hợp nhị phân đầu vào, và mạch giải mã cũng tuân thủ qui tắc: M 2 N với mỗi tổ hợp nhị phân đầu vào chỉ có một đầu ra có mức tích cực. Mạch giải mã cũng có nhiều dạng nh mã hoá, sau đây là một số mạch giải mã. 1. Mạch giải mã nhị phân Mạch giải mã nhị phân thực hiện theo nguyên tắc: M = 2 N , nghĩa là số đầu ra (M) đúng bằng số tổ hợp nhị phân đầu vào ( 2 N ). Mô hình giải mã nhị phân nh hình 5-19. Ví dụ: Mạch giải mã 3 đầu vào (3 bit) N = 3, suy ra M = 2 3 = 8 đầu ra, ta có mô hình 5-20, bảng trạng thái 5-9. Căn cứ bảng 5-9, ta có các phơng trình hàm ra sau: 01 24 012 0 AAAyAAAy == ; 0 1 250 12 1 AAAyAAAy == ; 0 126 0 1 2 2 AAAyAAAy == ; 012701 2 3 AAAyAAAy == ; Từ các phơng trình ta có sơ đồ logic mạch giải mã nhị phân 3:8 nh hình 5-21 Với sơ đồ hình 5-21, ở mỗi thời điểm chỉ có một đầu ra có mức tích cực ứng với tổ hợp nhị phân đầu vào, ví dụ với tổ hợp A 2 A 1 A 0 =001, đầu ra y 1 có mức tích cực 1, các đầu ra còn lại có mức tích cực 0, bình thờng ở đầu y 0 có mức tích cực 1 (tơng ứng A 2 A 1 A 0 = 000) sơ đồ cũng có thể dùng các cổng AND bằng điôt. 48 Giải mã nhị phân (M=2 N ) A 0 A 1 A 2 A N-1 y 0 y 1 y 2 y M-1 Hình 5-19 N đầu vào M đầu ra y 0 y 1 y 2 y 3 y 4 y 5 y 6 y 7 A 0 A 1 A 2 Hình 5-21 A 0 A 0 A 1 A 1 A 2 A 2 Giải mã nhị phân ( 3:8) y 0 y 1 y 2 y 7 Hình 5-20 A 0 A 1 A 2 Bảng 5-9 A 2 A 1 A 0 y 0 y 1 y 2 y 3 y 4 y 5 y 6 y 7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 2. Mạch giải mã BCD thập phân Bảng 5-10 với đầu vào là mã BCD (8421) dùng logic dơng, đầu ra giải mã với mức tích cực 0; bảng dùng 10 tổ hợp đầu (từ 0000 ữ1001) còn 6 tổ hợp không dùng (1010 ữ 1111), các trạng thái không dùng này coi là trạng thái không xác định, đánh dấu ì, do vậy khi sử dụng bìa các nâu để rút gọn các phơng trình có thể gán cho ì là 0 hoặc 1 theo điều kiện cụ thể. Để thiết lập phơng trình cho các hàm ra dùng bìa các nâu (bảng 5-11). Bảng 5-10: A 3 A 2 A 1 A 0 y 0 y 1 y 2 y 3 y 4 y 5 y 6 y 7 y 8 y 9 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 ì ì ì ì ì ì ì ì ì ì 1 0 1 1 ì ì ì ì ì ì ì ì ì ì 1 1 0 0 ì ì ì ì ì ì ì ì ì ì 1 1 0 1 ì ì ì ì ì ì ì ì ì ì 1 1 1 0 ì ì ì ì ì ì ì ì ì ì 1 1 1 1 ì ì ì ì ì ì ì ì ì ì Từ bìa các nâu ta có 10 phơng trình cho 10 hàm ra nh sau: 0123 0 0123 0 AAAAyhayAAAAy == 49 Mạch giải mã BCD thập phân thực hiện chuyển đổi từ mã BCD thành 10 chữ số của hệ thập phân. Nh vậy mạch có 4 đầu vào nhị phân ( N = 4) đáng lẽ có 16 tổ hợp nhị phân vào, nhng do mã BCD (8421) chỉ dùng 10 tổ hợp từ ( 0000 ữ 1001) còn 6 tổ hợp thừa (1010 ữ 1111), có 10 đầu ra thập phân (từ y 0 ữ y 9 ) đây là trờng hợp: M = 10 < 2 4 = 2 N Mô hình 5-22; bảng trạng thái 5-10. Giải mã BCd thập phân (4:10) y 0 y 1 y 2 y 9 Hình 5-22 A 0 A 1 A 2 A 3 0 123 10 123 1 AAAAyhayAAAAy == 0 1 2 2 0 1 2 2 AAAyhayAAAy == 01 2 301 2 3 AAAyhayAAAy == 01 24 01 24 AAAyhayAAAy == 0 1 250 1 25 AAAyhayAAAy == 0 126 0 12 6 AAAyhayAAAy == 01270127 AAAyhayAAAy == 0 38 0 38 AAyhayAAy == 039039 AAyhayAAy == Bảng 5-11 50 00011110000111100001111000111100111100111101111001 110101111111ìììì11ìììì11ìììì1011ìì1011ìì1001ìì A 3 A 2 y 6 A 1 A 0 y 7 A 1 A 0 A 3 A 2 y 8 A 1 A 0 A 3 A 2 0001111000111101111111ì ììì1010ìì A 3 A 2 y 9 A 1 A 0 A 0 A 1 A 2 A 3 y 0 y 1 y 2 y 3 y 4 y 5 y 6 y 7 y 8 y 9 Hình 5-23 A 0 A 0 A 1 A 1 A 2 A 2 A 3 A 3 00011110000111100001111000011100101100111001111101111101111111ìììì11ìììì11ìììì1011ìì1011ì ì1011ìì A 3 A 2 y 0 A 1 A 0 y 1 A 1 A 0 A 3 A 2 y 2 A 1 A 0 A 3 A 2 Từ các phơng trình y 0, y 1, y 2, y 3, y 4, y 5, y 6, y 7, y 8, y 9 ta có sơ đồ logic mạch giải mã BCD thập phân nh hình 5- 23. Hình 5-23 là mạch giải mã BCB thập phân dùng NAND. Tơng tự nh giải mã 3:8; ở mỗi thời điểm chỉ có 1 đầu ra có mức tích cực 0, ứng với tổ hợp nhị phân đầu vào. bình thờng đầu y 0 có mức tích cực 0 (ứng với A 3 A 2 A 1 A 0 = 0000), mỗi đầu ra thể hiện một số thập phân. 3. Mạch giải mã BCD - 7 đoạn Giải mã BCD 7 đoạn cũng thực hiện chuyển đổi mã BCD thành thập phân nhng là 4 đầu vào 7 đầu ra. 7 đầu ra sẽ điều khiển 7 LED hoặc màn tinh thể lỏng để hiển thị số thập phân (7 đoạn). Mô hình 5-24, bảng trạng thái 5-12. Bảng 5-12. A 3 A 2 A 1 A 0 a b c d e f g Số đợc hiển thị 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 1 1 1 1 1 0 0 1 0 0 0 1 0 0 1 0 2 0 0 1 1 0 0 0 0 1 1 0 3 0 1 0 0 1 0 0 1 1 0 0 4 0 1 0 1 0 1 0 0 1 0 0 5 0 1 1 0 0 1 0 0 0 0 0 6 0 1 1 1 0 0 0 1 1 1 1 7 1 0 0 0 0 0 0 0 0 0 0 8 1 0 0 1 0 0 0 0 1 0 0 9 Sử dụng bìa các nâu để tối thiểu hoá và thiết lập các phơng trình hàm ra a,b,c,d,e,f,g nh bảng 5-13. Bảng 5-13 51 Giải mã BCd 7 đoạn (4 : 7) A 0 A 1 A 2 A 3 Hình 5-24 a b c d e f g b g c d e f a 00011110000111100001111000010000000000000101100001 010101000011ìììì11ìììì11ìììì1000ìì1000ìì1000ìì A 3 A 2 a A 1 A 0 b A 1 A 0 A 3 A 2 c A 1 A 0 A 3 A 2 [...]... sơ đồ gián tiếp qua các bộ so sánh 1 bit, sơ đồ đợc ghép nối từ các bộ so sánh 1 bit 1 Xây dựng mạch so sánh trực tiếp từ các hàm Ví dụ: xây dựng mạch so sánh 2 số A,B là các số 2 bit: A = a2a1; B = b2b1; Tổng hợp 2 số 2 bít có 16 khả năng của tổ hợp biến (2 số 2 bít thành 4 bit) a) Trờng hợp A = B Ta có sự so sánh nh bảng 5-2 (có 4 trờng hợp bằng nhau của 2 số A,B) Cả 4 trờng hợp cho 2 bít của mỗi... Trờng hợp A < B Mạch so sánh là mạch logic, nếu đã có A = B hoặc A > B thì sẽ không có A < B; vậy A < B, nếu không phải là A B hay : y 2( ) = y1 y 2 = y1 + y 2 Kết hợp các trờng hợp a,b,c ta có sơ đồ logic mạch so sánh 2 số 1 bit nh hình 5-3 A< B a1 b1 y1 a2 b2 y3 Bằng cách tơng tự ta có thể xây dựng các mạch so sánh 2 số nhiều bít trực tiếp từ Hình 5-3 các hàm y 2 Xây dựng mạch so sánh nhiều bit từ các. .. ghép nối các IC 74LS138 nh hình 5-28 IV Các mạch chuyển mã khác Trong các phần trên ta đã nghiên cứu 2 trờng hợp chuyển mã là mã hoá và giải mã, ngoài ra còn có nhiều trờng hợp chuyển mã khác nh: + Mã nhị phân mã Gray + Mã ASCII mã EBCDIC + Mã BCD mã nhị phân + Mã thừa 3 thừa 3 Gray Sau đây là một số trờng hợp 1 Mạch chuyển mã nhị phân mã Gray Nếu các bit của mã nhị phân là B3B2B1B0 và các bit của... vào bảng 7-38a ta có ngay kết 7- 38 Hình quả: S = A B A, B là các số nhị phân 1 bit S : Là kết quả tổng C = A.B C: Là số nhớ Sơ đồ logic nh hình 7- 38b Mạch này ta gọi mạch bán tổng (HA-Half Adder) Sở dĩ gọi là bán tổng vì mạch cha có đầu vào để tiếp nhận số nhớ từAi Bi Ci-1 sang Ci trớc chuyển Si 0 0 0 0 0 2 Mạch tổng đầy đủ 0 0 1 1 0 Mạch này có mô hình nh hình 7-39 0 1 0 1 0 Ai Si 0 1 1 0 1 Ci A... ra y1, Mạch phân kênh ở hình 5-43 giống mạch giải mã 3:8 nếu ta chuyển các đầu địa chỉ (chọn lựa) A2, A1, A0 của phân kênh thành đầu vào nhị phân x 0, x1, x2 cần giải mã, còn đầu vào X của phân kênh thành đầu chọn lựa E của giải mã thì phân kênh có thể chuyển 61 thành giải mã Vì lẽ đó các IC phân kênh sẽ kiêm luôn cả giải mã khi sử dụng với các mục đích khác nhau chỉ cần thay đổi cách sử dụng các đầu... thanh g không sáng thể hiện số 0 Khi có tổ hợp A3A2A1A0 = 0001, đầu ra mạch giải mã có b = c= 0, điều khiển phần hiển thị thanh b,c sáng, các đầu ra còn lại mức 1 điều khiển các thanh a,d,e,f,g không sáng, thể hiện số 1 cứ nh thế mạch giải mã cũng điều khiển để lần lựơt hiển thị các số từ 0 đến 9 A0 a A1 b c A2 A3 d e f g 4 a) - ứng dụng của bộ giải mã Một số vi mạch giải mã thờng gặp IC: 74155; 74LS155... chọn 8IC 2732 ta các IO/M dùng 1 IC 74 LS138 Mạch sử dụng 20 bit địa chỉ do vi xử lý phát ra, trong đó 12 bit Hình 5-29 (A0 ữA11) là các địa chỉ chọn ô nhớ của 2732; 3 bit tiếp theo dùng cho đầu vào giải mã 54 74LS138 (A12 A13, A14), các bit địa chỉ từ A15 đến A19 kết hợp cùng tín hiệu IO để điều M khiển chọn IC74LS138 làm việc trên cơ sở đó để chọn các IC nhớ 2732 Để tiến hành chọn nhiều mạch (lớn hơn... y2(AB) Với cách nối I(A>B); I(A B và A . Chơng 3 Các mạch tổ hợp thông dụng 3.1 Mạch chuyển đổi mã I. Khái niệm Trong các hệ thống điện tử số; các mạch chỉ có thể chế biến các bít 1 và 0 (ngôn ngữ máy - tín. thập phân là 5) tổ hợp mã nhị phân đầu ra là 0101. Bình thờng mạch có tổ hợp nhị phân đầu ra là 0000 (tơng ứng mã số 0). 3. Mạch mã hoá u tiên Trong các mạch mã hoá đã xét ở trên, các tín hiệu đầu. dùng để mã là : N = 4, với 4 bit nhị phân sẽ có 16 tổ hợp nhị phân, nếu theo kiểu đếm tuần tự mạch sẽ dùng 10 tổ hợp đầu từ 0000 đến 1001 còn 6 tổ hợp cuối từ 1010 đến 1111 là thừa. Ta có sơ đồ khối