Kỹ thuật số bài tập Đáp Án chương 3

ĐÁP ÁN CHƯƠNG 3

PHẦN MUX VÀ DEMUX

Bài 3.1: Thiết kế mạch đa hợp 8 sang 1 đường, có E tích cực mức cao

Mux 8 → 1, E tích cực mức cao BTT:

𝑂 = 𝐸(𝑆2 𝑆1 𝑆0 𝐼0+ 𝑆2 𝑆1 𝑆0 𝐼1+ 𝑆2 𝑆1 𝑆0 𝐼2+ 𝑆2 𝑆1 𝑆0 𝐼3+ 𝑆2 𝑆1 𝑆0 𝐼4+ 𝑆2 𝑆1 𝑆0 𝐼5+

𝑆2 𝑆1 𝑆0 𝐼6+ 𝑆2 𝑆1 𝑆0 𝐼7)

- Vẽ mạch theo hàm ngõ ra

Bài 3.2: Thiết kế mạch đa hợp 8 sang 1 đường, có E tích cực mức thấp

Mux 8 → 1, E tích cực mức thấp BTT:

E 𝑆2 𝑆1 𝑆0 O

1 0 0 0 𝐼0

1 0 0 1 𝐼1

1 0 1 0 𝐼2

1 0 1 1 𝐼3

1 1 0 0 𝐼4

1 1 0 1 𝐼5

1 1 1 0 𝐼6

1 1 1 1 𝐼7

E 𝑆2 𝑆1 𝑆0 O

0 0 0 0 𝐼0

0 0 0 1 𝐼1

0 0 1 0 𝐼2

0 0 1 1 𝐼3

0 1 0 0 𝐼4

0 1 0 1 𝐼5

0 1 1 0 𝐼6

0 1 1 1 𝐼7

𝐼1

𝐼7

E

𝑆2 𝑆1 𝑆0

𝐼 1

𝐼7

E

𝑆2 𝑆1 𝑆0

𝑂 = 𝐸(𝑆2 𝑆1 𝑆0 𝐼0+ 𝑆2 𝑆1 𝑆0 𝐼1+ 𝑆2 𝑆1 𝑆0 𝐼2+ 𝑆2 𝑆1 𝑆0 𝐼3+ 𝑆2 𝑆1 𝑆0 𝐼4+ 𝑆2 𝑆1 𝑆0 𝐼5+

𝑆2 𝑆1 𝑆0 𝐼6+ 𝑆2 𝑆1 𝑆0 𝐼7)

- Vẽ mạch theo hàm ngõ ra

Bài 3.3: Thiết kế mạch đa hợp 8 sang 1 đường, có E1 tích cực mức cao và E2 tích cực mức thấp

Mux 8 → 1, E1 tích cực mức cao và E2 tích cực mức thấp

BTT:

𝑂 = 𝐸2 𝐸1(𝑆2 𝑆1 𝑆0 𝐼0+ 𝑆2 𝑆1 𝑆0 𝐼1+ 𝑆2 𝑆1 𝑆0 𝐼2+ 𝑆2 𝑆1 𝑆0 𝐼3+ 𝑆2 𝑆1 𝑆0 𝐼4+

𝑆2 𝑆1 𝑆0 𝐼5+ 𝑆2 𝑆1 𝑆0 𝐼6+ 𝑆2 𝑆1 𝑆0 𝐼7)

- Vẽ mạch theo hàm ngõ ra

Bài 3.4: Thiết kế mạch giải đa hợp 1 sang 8 đường, có E tích cực mức cao

Demux 1 → 8, E tích cực mức cao

𝐸2 𝐸1 𝑆2 𝑆1 𝑆0 O

𝐼1

𝐼7

𝐸1

𝐸2

𝑆2 𝑆1 𝑆0

𝑂0

𝑂1

I

𝑂7

E

𝑆2 𝑆1 𝑆0

BTT:

E 𝑆2 𝑆1 𝑆0 𝑂7 𝑂6 𝑂5 𝑂4 𝑂3 𝑂2 𝑂1 𝑂0

0 x x x 0 0 0 0 0 0 0 0

1 0 0 0 0 0 0 0 0 0 0 I

1 0 0 1 0 0 0 0 0 0 I 0

1 0 1 0 0 0 0 0 0 I 0 0

1 0 1 1 0 0 0 0 I 0 0 0

1 1 0 0 0 0 0 I 0 0 0 0

1 1 0 1 0 0 I 0 0 0 0 0

1 1 1 0 0 I 0 0 0 0 0 0

1 1 1 1 I 0 0 0 0 0 0 0

𝑂0 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂1 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂2 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂3 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂4 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂5 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂6 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂7 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

Bài 3.5: Thiết kế mạch giải đa hợp 1 sang 8 đường, có E tích cực mức thấp

Demux 1 → 8, E tích cực mức thấp

𝑂0

𝑂1

I

𝑂7

E

𝑆 2 𝑆 1 𝑆 0

BTT:

E 𝑆2 𝑆1 𝑆0 𝑂7 𝑂6 𝑂5 𝑂4 𝑂3 𝑂2 𝑂1 𝑂0

1 x x x 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 0 0 0 I

0 0 0 1 0 0 0 0 0 0 I 0

0 0 1 0 0 0 0 0 0 I 0 0

0 0 1 1 0 0 0 0 I 0 0 0

0 1 0 0 0 0 0 I 0 0 0 0

0 1 0 1 0 0 I 0 0 0 0 0

0 1 1 0 0 I 0 0 0 0 0 0

0 1 1 1 I 0 0 0 0 0 0 0

𝑂0 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂1 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂2 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂3 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂4 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂5 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂6 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

𝑂7 = 𝐼 𝐸 𝑆2 𝑆1 𝑆0

Bài 3.6: Thiết kế mạch giải đa hợp 1 sang 8 đường, có E1 tích cực mức cao và E2 tích cực mức

thấp

Demux 1 → 8, E tích cực mức thấp

𝑂0

𝑂1

I

𝑂 7

𝐸1

𝐸2

𝑆2 𝑆1 𝑆0

𝐸2 𝐸1 𝑆2 𝑆1 𝑆0 𝑂7 𝑂6 𝑂5 𝑂4 𝑂3 𝑂2 𝑂1 𝑂0

1 x x x x 0 0 0 0 0 0 0 0

x 0 x x x 0 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0 0 0 0 0 I

0 1 0 0 1 0 0 0 0 0 0 I 0

0 1 0 1 0 0 0 0 0 0 I 0 0

0 1 0 1 1 0 0 0 0 I 0 0 0

0 1 1 0 0 0 0 0 I 0 0 0 0

0 1 1 0 1 0 0 I 0 0 0 0 0

0 1 1 1 0 0 I 0 0 0 0 0 0

0 1 1 1 1 I 0 0 0 0 0 0 0

𝑂0 = 𝐼 𝐸2 𝐸1 𝑆2 𝑆1 𝑆0

𝑂1 = 𝐼 𝐸2 𝐸1 𝑆2 𝑆1 𝑆0

𝑂2 = 𝐼 𝐸2 𝐸1 𝑆2 𝑆1 𝑆0

𝑂3 = 𝐼 𝐸2 𝐸1 𝑆2 𝑆1 𝑆0

𝑂4 = 𝐼 𝐸2 𝐸1 𝑆2 𝑆1 𝑆0

𝑂5 = 𝐼 𝐸2 𝐸1 𝑆2 𝑆1 𝑆0

𝑂6 = 𝐼 𝐸2 𝐸1 𝑆2 𝑆1 𝑆0

𝑂7 = 𝐼 𝐸2 𝐸1 𝑆2 𝑆1 𝑆0

Bài 3.7 Cho mạch đa hợp 4 sang 1 đường, có E1 tích cực mức cao và E2 tích cực mức thấp

a) Ghép các mạch trên thành 8 sang 1 có E tích cực mức cao

Thiếu S2 Dư E21 E22

E21= S2; E22 = 𝑆2

𝐼0 O

𝐼1

𝐼2

𝐼3

𝐸11

𝐸 21

𝑆1 𝑆0

𝐼1

𝐼2

𝐼3

𝐸12

𝐸22

𝑆1 𝑆0

O

b) Ghép các mạch trên thành 8 sang 1 có E tích cực mức thấp

Thiếu S2 Dư E11 E12

E12= S2; E11 = 𝑆2

S2 E12 E11

𝐼1

𝐼2

𝐼3

𝐸11

𝐸21

𝑆1 𝑆0

𝐼1

𝐼 2

𝐼3

𝐸12

𝐸22

𝑆1 𝑆0

O

c) Ghép các mạch trên thành 8 sang 1 có E tích cực mức thấp, không sử dụng cổng Logic

0 I0

1 I1

𝐼 1

𝐼2

𝐼3

𝐸12

𝐸22

𝑆1 𝑆0

𝐼1

𝐼2

𝐼 3

𝐸12

𝐸22

𝑆1 𝑆0

O

𝐼1

𝑆0

d) Ghép các mạch trên thành 16 sang 1

Vẽ mạch logic

S3 S2 E4 E3 E2 E1

PHẦN ENCODER và DECODER

Bài 3.9: Thiết kế mạch mã hóa từ 8 sang 3 đường ngõ vào tác động mức thấp

Encoder 8 → 3, ngõ vào tích cực mức thấp

BTT:

𝐼7 𝐼6 𝐼5 𝐼4 𝐼3 𝐼2 𝐼1 𝐼0 𝑂2 𝑂1 𝑂0

1 1 1 1 1 1 1 0 0 0 0

1 1 1 1 1 1 0 1 0 0 1

1 1 1 1 1 0 1 1 0 1 0

1 1 1 1 0 1 1 1 0 1 1

1 1 1 0 1 1 1 1 1 0 0

1 1 0 1 1 1 1 1 1 0 1

1 0 1 1 1 1 1 1 1 1 0

0 1 1 1 1 1 1 1 1 1 1

𝑂0 = 𝐼1+ 𝐼3+ 𝐼5+ 𝐼7 = 𝐼1 𝐼3 𝐼5 𝐼7

𝑂1 = 𝐼2+ 𝐼3+ 𝐼6+ 𝐼7 = 𝐼2 𝐼3 𝐼6 𝐼7

𝑂2 = 𝐼4+ 𝐼5+ 𝐼6+ 𝐼7 = 𝐼4 𝐼5 𝐼6 𝐼7

Bài 3.11 Mạch mã hóa ghép bằng 4 mạch 4 sang 2 ngõ vào mức cao

- Bảng sự thật: Các bạn tự viết

- Các ngõ ra O0 = I1 + I3 + I5 + I7 + I9 + I11 + I13 + I15

O1 = I2+ I3 + I6 + I7 + I10 + I11 + I14 + I15

O3 = I4 + I5 + I6 + I7 + I12 + I13 + I14 + I15

𝐼0 𝑂0

𝐼1 𝑂1

𝐼7

𝑆2 𝑆1 𝑆0

O4 = I8 + I9 + I10 + I11 + I12 + I13 + I14 + I15

Bài 3.12 Thiết kế mạch giải mã từ 3 sang 8 đường ngõ ra mức cao, có E mức cao

Bảng trạng thái:

𝑂0 = 𝐸 𝐼̅ 𝐼2 ̅ 𝐼1 ̅ 0 𝑂4 = 𝐸 𝐼2 𝐼̅ 𝐼1 ̅ 0

𝑂1 = 𝐸 𝐼̅ 𝐼2 ̅ 𝐼1 0 𝑂5 = 𝐸 𝐼2 𝐼̅ 𝐼1 0

𝑂2 = 𝐸 𝐼̅ 𝐼2 1 𝐼̅ 0 𝑂6 = 𝐸 𝐼2 𝐼1 𝐼̅ 0

𝑂3 = 𝐸 𝐼̅ 𝐼2 1 𝐼0 𝑂7 = 𝐸 𝐼2 𝐼1 𝐼0

Vẽ mạch logic

Bài 3.13 Thiết kế mạch giải mã từ 3 sang 8 đường ngõ ra mức cao, có E mức thấp

Bảng trạng thái

𝑂0 = 𝐸̅ 𝐼̅ 𝐼2 ̅ 𝐼1 ̅ 0 𝑂4 = 𝐸̅ 𝐼2 𝐼̅ 𝐼1 ̅ 0

𝑂1 = 𝐸̅ 𝐼̅ 𝐼2 ̅ 𝐼1 0 𝑂5 = 𝐸̅ 𝐼2 𝐼̅ 𝐼1 0

𝑂2 = 𝐸̅ 𝐼̅ 𝐼2 1 𝐼̅ 0 𝑂6 = 𝐸̅ 𝐼2 𝐼1 𝐼̅ 0

𝑂3 = 𝐸̅ 𝐼̅ 𝐼2 1 𝐼0 𝑂7 = 𝐸̅ 𝐼2 𝐼1 𝐼0

Vẽ mạch logic

Bài 3.14 Thiết kế mạch giải mã từ 3 sang 8 đường ngõ ra mức thấp, có E mức cao.

Bảng trạng thái

𝑂0 = 𝐸̅ + 𝐼2 + 𝐼1 + 𝐼0 𝑂4 = 𝐸̅ + 𝐼̅ + 𝐼2 1 + 𝐼0

𝑂1 = 𝐸̅ + 𝐼2 + 𝐼1 + 𝐼̅ 0 𝑂5 = 𝐸̅ + 𝐼̅ + 𝐼2 1 + 𝐼̅ 0

𝑂2 = 𝐸̅ + 𝐼2 + 𝐼̅ + 𝐼1 0 𝑂6 = 𝐸̅ + 𝐼̅ + 𝐼2 ̅ + 𝐼1 0

𝑂3 = 𝐸̅ + 𝐼2 + 𝐼̅ + 𝐼1 ̅ 0 𝑂7 = 𝐸̅ + 𝐼̅ + 𝐼2 ̅ + 𝐼1 ̅ 0

Vẽ mạch logic

Bài 3.15: tương tự 3.14 thay E’ thành E

Bài 3.16 Thiết kế mạch giải mã từ 2 sang 4 đường ngõ ra mức cao, có E1 mức cao và E2 mức

thấp

Bảng trạng thái

𝑂0 = 𝐸̅̅̅ 𝐸2 1 𝐼̅ 𝐼1 ̅ 0 𝑂2 = 𝐸̅̅̅ 𝐸2 1 𝐼1 𝐼̅ 0

𝑂1 = 𝐸̅̅̅ 𝐸2 1 𝐼̅ 𝐼1 0 𝑂3 = 𝐸̅̅̅ 𝐸2 1 𝐼1 𝐼0

Vẽ mạch logic

Bài 3.17 Ghép các mạch giải mã trong Bài 3.16 thành mạch giải mã 3 sang 8 có E mức cao.

Thiếu I2, dư E21 E22

𝐸21 = 𝐼2

𝐸22 = 𝐼̅ 2

Bài 3.18 Ghép các mạch giải mã trong Bài 3.16 thành mạch giải mã 3 sang 8 có E mức thấp

Thiếu I2, dư E11 E12 I2 E11 E12

𝐸21 = 𝐼̅̅̅ 2

𝐸22 = 𝐼2