1. Trang chủ
  2. » Luận Văn - Báo Cáo

Chủ Đề thiết kế, lắp ráp, khảo sát mạch Điện tử số cơ bản(l3)

24 0 0
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Thiết Kế, Lắp Ráp, Khảo Sát Mạch Điện Tử Số Cơ Bản(L3)
Tác giả Nguyễn Hoàng Phát, Nguyễn Quang Minh, Vũ Duy Nam
Người hướng dẫn GVHD: Nguyễn Ngọc Anh
Trường học Trường Đại Học Công Nghiệp Hà Nội
Chuyên ngành Điện Tử Số
Thể loại Báo Cáo
Năm xuất bản 2023
Thành phố Hà Nội
Định dạng
Số trang 24
Dung lượng 5,02 MB

Nội dung

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI... Thiết kế, lắp ráp, khảo sát mạch giải mã,mã hóa sử dụng cổng logic cơ bản... Chân số Chân số Chân số Chân số Chân số Chân số... - Đồ hình trạng thái:

Trang 1

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Trang 2

MỤC LỤC

Phần A Khảo sát mạch logic tổ hợp………3

1.1 Khảo sát IC cổng logic cơ bản ………31.2 Thiết kế, lắp ráp khảo sát mạch cộng trừ nhị phân một bit…………101.3 Thiết kế, lắp ráp, khảo sát mạch phân kênh (DEMUX 1-4), sử dụng

IC cổng logic cơ bản……… 131.4 Thiết kế, lắp ráp, khảo sát mạch giair mã (DECODER 2-4), mã hóa (ENCODER 4-2) sử dụng IC cổng logic cơ bản……… 141.5 Khảo sát IC giải mã LED 7 đoạn……… 17

Phần B Khảo sát mạch logic tuần tự……… 18

2.1 Khảo sát cổng logic cơ bản……… 18

2.1 Thiết kế, lắp ráp và khảo sát bộ đếm thuận, nhị phân, đồng bộ với

Kđ = 4 sử dụng FF-D……….22

Trang 4

Chân số (10)

Chân số (9)

Chân số (8)

Chân số (13)

Chân số (12)

Chân số(11)

 Kết luận:

 IC 7432 (OR)

 Sơ đồ chân:

Trang 5

Chân số (10)

Chân số (9)Chân số (8)

Trang 6

Đầu vào Đầu ra Đầu vào Đầu raChân số

(4)

Chân số

(5)

Chân số (6)

Chân số (13)

Chân số (12)

Chân số (11)

Trang 7

Chân số (10)

Chân số(9)

Chân số (8)

Chân số (13)

Chân số (12)

Chân số (11)

Trang 8

Chân số (4)

Chân số (5)

Chân số (6)

Chân số (10)

Chân số (13)

Chân số (12)

Trang 10

Chân số (10)

Chân số (9)

Chân số (8)

Chân số (13)

Chân số (12)

Chân số (11)

 Mạch cộng nhị phân 1 bit

Trang 14

1.4 Thiết kế, lắp ráp, khảo sát mạch giải mã,

mã hóa sử dụng cổng logic cơ bản.

 Mạch giải mã (DECODER 2-4)

Trang 19

Chân số Chân số Chân số Chân số Chân số Chân số

Trang 20

Chân số (11)

Chân số (12)

Chân số (13)

Trang 21

Chân số (10)

Chân số (9)

Chân số (8)

Trang 22

Đầu vào Đầu ra Đầu vào Đầu raChân số

(4)

Chân số

(5)

Chân số (6)

Chân số (13)

Chân số (12)

Chân số (11)

2.2.1 Sơ đồ thiết kế:

- Với Kđ = 4 => có 4 trạng thái trong, mã nhị phân => sử dụng 2FFD

- Đồ hình trạng thái:

Trang 23

- Bảng chuyển đổi trạng thái:

Trang 24

2.2.3 Phân tích kết quả thực hành:

- Sau khi lắp ráp và khảo sát mạch thành công, mạch chạy ổn định cho

ra kết quả hiển thị trên led 7 thanh Mạch bắt đầu đếm thuận theo chu trình 0->

1 -> 2 -> 3 và lặp lại vòng tuần hoàn cho đến khi ta không còn cấp nguồn chomạch

Ngày đăng: 03/01/2025, 21:38

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN