Khảo sát datasheet ic 74112 thiết kế mạch Đếm lên nhị phân không Đồng bộ 13 bit

+ Chân số 2 TRIGGER: Đây là chất đầu vào thấp hơn điện áp so sánh và được dùng như 1 chân chốt hay ngõ vào của 1 tần so áp.. Trong mạch này, IC NE555 được cấu hình ở chế độ astable không

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM

KHOA ĐIỆN – ĐIỆN TỬ 

MÔN HỌC: KỸ THUẬT SỐ BÁO CÁO KHẢO SÁT DATASHEET IC 74112 THIẾT KẾ MẠCH ĐẾM LÊN

NHỊ PHÂN KHÔNG ĐỒNG BỘ 13 BIT

GVHD: Th.S Võ Đức Dũng LỚP THỨ 5 TIẾT 8-10 LỚP HỌC PHẦN: DIGI330163_23_2_14

SINH VIÊN THỰC HIỆN:

1.Nguyễn Quang Linh 221512 2.Phan Trương Hoàng Linh

221512

3.Cao Nguyễn Hải Long 221512 4.Nguyễn Ngọc Kỳ Long 221512 5.Võ Thành Long 22151251

DANH SÁCH THÀNH VIÊN THAM GIA VIẾT BÁO CÁO.

HỌC KỲ II, NĂM HỌC 2023-2024.

Đề tài: “Khảo sát datasheet IC 74112 Thiết kế mạch đếm nhị phân

không đồng bộ 13 bit UP/DOWN điều khiển bằng 1 nút nhấn”.

Tỷ lệ hoàn thành

1 Nguyễn Quang

Linh 22151246

2 Phan Trương

Hoàng Linh 221512

3 Cao Nguyễn

Hải Long 221512

4 Nguyễn Ngọc

Kỳ Long 221512

5 Võ Thành Long 22151251

Trưởng nhóm: Nguyễn Quang Linh

Nhận xét của giáo viên:

Ngày tháng 5 năm 2024 Giáo viên chấm điểm

MỤC LỤC:

PHẦN I: GIỚI THIÊU CÁC IC LIÊN QUAN CÓ TRONG MẠCH CẦN THIẾT KẾ

1 .

2 .

3 .

4 .

5 .

6 .

PHẦN II: SƠ ĐỒ KHỐI MẠCH THIẾT KẾ VÀ GIẢI THÍCH KỸ HOẠT ĐỘNG CỦA CÁC KHỐI TRONG SƠ ĐỒ

PHẦN III: THIẾT KẾ MẠCH NGUYÊN LÝ GIẢI THÍCH LÝ DO CHỌN LINH KIỆN, TÍNH TOÁN CÁC THÔNG SỐ TRONG MẠCH

3.1 Mạch nguyên lí

3.2 Lý do chọn linh kiện

3.2.1 Linh kiện 1

3.2.2 LK 2

3.2.3 Lk3

3.2.4 Giái thích nguyên lí mạch

4 Hình ảnh mạch đã chạy

I GIỚI THIỆU IC LIÊN QUAN CÓ TRONG MẠCH CẦN THIẾT KẾ:

1 IC 74112:

1.1 Khái niệm:

-74HC112 là IC flip flop JK kép có tính năng J, K, đồng hồ và bộ không đồng

bộ riêng lẻ và đầu vào rõ ràng cho mỗi flip-flop Nó chứa hai flip-flop J-K kích hoạt sườn âm độc lập với J-K riêng lẻ, đồng hồ và đầu vào rõ ràng trực tiếp

IC 74HC112 có điện làm việc đa dạng, nhiều điều kiện làm việc và giao tiếp trực tiếp với CMOS, NMOS và TTL Đầu ra của IC luôn đi kèm với TTL, giúp

dễ dàng làm việc với các thiết bị TTL và vi điều khiển khác

IC 74HC112

1.2 Sơ đồ chân:

Số chân Tên chân Mô tả

1 ICLK Đầu vào đồng hồ 1

2 1K Chân đầu vào K1

3 1J Chân đầu vào J1

4 1PRE’ Chân active low preset 1

5 1Q Chân đầu ra Q1

6 1Q’ Chân đầu ra active low Q1

7 2Q’ Chân đầu ra active low Q2

8 GND Chân ground

9 2Q Chân đầu ra Q2

10 2PRE’ Chân active low preset 2

11 2J Chân đầu vào J2

12 2K Chân đầu vào K2

13 2CLK Đầu vào đồng hồ 2

14 2CLR’ Chân active low/ clear 2

15 1CLR’ Chân active low/ clear 1

16 Vcc Nguồn chip

1.3 Thông số kỹ thuật:

- Họ công nghệ: HC

- IC gói JK Flip Flop kép

- Điện áp cung cấp (Vcc): 4,5- 5,5 (V)

- Số bit: 2

- Tần số ở điện áp bình thường (max): 45MHz

- Độ trễ lan truyền (Tối đa): 20ns

- LoL (Tối đa): 8mA

- LoH (Tối đa): - 0,4mA

- Nhiệt độ hoạt động ổn định: 25 °C

2 NE555:

2.1 Thông số kỹ thuật:

- Điện áp đầu vào : 4.5 - 16V ( điện áp thường dùng là 5V,15V)

- Dòng tiêu thụ : 10mA - 15mA

- Điện áp logic ở mức cao : 0.5 - 15V

- Điện áp logic ở mức thấp : 0.03 - 0.06V

- Công suất tiêu thụ (max): 600mW

- Nhiệt độ hoạt động: 0-70 °C

2.2 Chức năng của NE555

+ Tạo xung

+ Điều chế được độ rộng xung (PWM)

+ Điều chế vị trí xung (PPM) (Hay dùng trong thu phát hồng ngoại)

2.3 Bố trí chân và chức năng của từng chân :

a) Bố trí chân:

IC NE555 gồm 8 chân

b) Chức năng của từng chân

+ Chân số 1 (GND): cho nối GND để lấy dòng cấp cho IC hay chân còn gọi là chân chung

+ Chân số 2 (TRIGGER): Đây là chất đầu vào thấp hơn điện áp so sánh và được dùng như 1 chân chốt hay ngõ vào của 1 tần so áp Mạch so sánh ở đây dùng các transitor PNP với mức điện áp chuẩn là 2/3V/cc

+ Chân số 3 (OUTPUT): Chân này là chân dùng để lấy tín hiệu ra logic.Trạng thái của tín hiệu ra được xác định theo mức 0 và 1

+Chân số 4 (RESET): Dùng lập định mức trạng thái ra Khi chân số 4 nối masse thi ngõ ra ở mức thấp Còn khi chân 4 nối vào mức áp cao thi trạng thái ngõ ra tùy theo mức áp trên chân 2 và 6 Nhưng mà trong mạch đề tạo được dao động thường hay nôi chân này lên Vcc

+ Chân số 5 (CONTROL VOLTAGE): Dùng làm thay đổi mức áp chuẩn trong

IC 555 theo các mức biến áp ngoài hay dùng các điện trở ngoài cho nối GND

+ Chân số 6 (THRESH&LD): là một trong những chân đầu vào so sánh điện

áp khắc và cũng được dùng như 1 chân chốt

+ Chân số 7 (DISCHAGER): có thể xem chân này như 1 khóa điện tử và chịu điều khiến bởi tầng logic của chân 3 Khi chân 3 ở mức áp thấp thi khóa này

đóng lại, ngược lại thì nó mở ra Chân 7 tự nạp xã điện cho 1 mạch R-C lúc

IC 555 dùng như 1 lầng đao động

+ Chân số 8 (Vec): là chân cung cấp áp và dòng cho IC hoạt động Không có chân này coi như IC chết Nó được cấp điện áp từ 4.5 - 16V

PHẦN II: SƠ ĐỒ KHỐI TRONG MẠCH THIẾT KẾ

1 Khối nguồn cung cấp

- Chức năng: Cung cấp nguồn điện một chiều cho toàn bộ mạch để mạch hoạt động Nguồn điện thường dùng là nguồn điện 5V

2 Khối tạo xung

- Chức năng: Tạo ra xung clock cung cấp cho các IC ở khối mạch đếm Dùng IC NE555 để thiết kế mạch dao động tạo xung

IC NE555 là một bộ tạo xung hoạt động dựa trên nguyên lý của một soát cảm và một tụ điện Trong mạch này, IC NE555 được cấu hình ở chế độ astable (không ổn định) để tạo ra xung Ck, tức là tạo ra một dãy các xung đều nhau trên đầu ra.

Nguyên lý hoạt động chính của mạch NE555 là sự kết hợp của

ba mạch chính: mạch so sánh, mạch nạp/xả và mạch flip-flop Mạch so sánh so sánh điện áp trên chân Threshold (TH) với điện

áp trên chân Trigger (TR) Khi điện áp trên chân Trigger thấp hơn điện áp trên chân Threshold, bộ so sánh sẽ kích hoạt mạch flip-flop, đẩy đầu ra lên mức logic cao Khi điện áp trên chân Threshold cao hơn điện áp trên chân Trigger, mạch flip-flop được reset, đẩy đầu ra xuống mức logic thấp Mạch nạp/xả cung cấp điện áp và xả capacitor, ảnh hưởng đến thời gian cần thiết cho mỗi chu kỳ xung

Hoạt động:

R2 và R3 nối song song và nối vào nguồn điện (DC): R2 và

R3 tạo ra một mạch chia áp để cung cấp điện áp tham chiếu cho các phần khác của mạch NE555 R3 là một trở tác ngưỡng so sánh của bộ so sánh trong NE555, ảnh hưởng đến chu kỳ và tần

số của xung đầu ra.

C2 nối vào chân TR: Trong NE555, chân TR là chân Trigger,

được sử dụng để kích hoạt xung đầu ra khi nó đạt đến ngưỡng thấp nhất Khi một điện áp thấp được áp dụng vào chân TR, nó kích hoạt một chu kỳ xung, đẩy chân Q lên cao.

2.2 Khối ngắt chế độ hoạt động

Khi nhấn SW, tụ xả nhanh qua SW tạo một xung mức cao tại ngõ ra Khi hở mạch ngõ vào, tụ nạp lên Vcc qua R

Thời gian nạp: T1= 5RC =5x5(KΩ)x100(μF)=2.5s

Thời gian xả: T2= 5 C=5x1(Ω)x100(μF)=0.5ms

Với là điện trở của SW (thường = 1Ω)

Tác động bằng cạnh lên

3 Khối mạch đếm

- Chức năng: IC 74LHC112 là một IC tích hợp 2 JK Flip-Flop, thường được

sử dụng để thực hiện các mạch đếm lên\xuống Đồng Bộ và Không Đồng Bộ, kết hợp với

các cổng Logic để tạo nhiều trạng thái đếm (mạch đếm Mod N, đặt trước, đếm

vòng …)

- Cấu tạo: Sử dụng các IC 74HC112 ghép với các cổng logic để tạo thành một chu trình đếm theo mong muốn

Sơ đồ chân IC 74112:

Đầu vào Clock (kích hoạt CAO xuống THẤP) (CK\): Các chân 1, 13

Dữ liệu đầu vào (K) : Flip-Flop 1 và 2: Các chân 2, 12

Dữ liệu đầu vào (J) : Flip-Flop 1 và 2: Các chân 3, 11

Dữ liệu đặt (PR\): Các chân 4, 10

Ngõ ra (Q): Các chân 5, 9

Ngõ ra đảo (Q\): Các chân 6, 7

Cổng vào Reset (CLR\): Các chân 15, 14

Nối đất (GND): Chân 8

Điện áp cung cấp dương (Vcc): Chân 16

Bảng trạng thái hoạt động của IC 74112

Hoạt dộng: Khối đếm sử dụng 2 IC 74112 để thực hiện đếm xuống/lên trong

khoảng 0 đến 8191 Việc lấy Q hay Q\ nối vào chân CLK cho tầng tiếp theo phụ thuộcvafo 2 yếu tố, đó là mạch đếm cần thực hiện đếm lên hay đếm xuống và cạnh xung CLK của Flip-Flop thuộc loại nào (xung CLK tác động cạnh lên hay xuống) Nếu xung CLK tác động cạnh xuống, chúng ta lấy ngõ

ra nối vào thì mạch sẽ đếm lên, nếu lấy ngõ ra nối vào thì mạch sẽ đếm xuống Nếu xung tac động cạnh lên, chúng ta lấy ngõ ra nối vào thì mạch sẽ đếm xuống, nếu lấy ngõ ra nối vào thì mạch sẽ đếm lên

ICA chân CK (chân 1) nhận xung clock từ nút bấm START, khi đó chân 5 từ mức 0 lên mức 1, đưa tới khối Đếm ICB chân CK (chân 13) nhận tác động của khối So Sánh, khi đó chân 9 được đưa lên mức 1 và tác động đến khối Tác Động,

chân số 7 ( chân Q\) từ mức 1 chuyển thành mức 0, đưa về chân CLR (chân 15) làm ICA cố định đầu ra là Q = 0 (Q\ = 1) để ngưng quá trình đếm của khối Đếm

3.2 Thiết kế khối đếm

- Do mạch đếm đếm lên/xuống từ 1 lên/xuống 8191(1111111111111-theo số nhị phân) nên ta phải dùng 6 con IC 74HC112 và 1 IC 74HC112:A kết nối với nhau để hiện thị đầy đủ các trạng thái

- Bảng trạng thái :

+ Các chân PRE/RES tích cực mức thấp, kích cạnh xuống

+ Từ bảng trạng thái ta có được trạng thái ban đầu hay trạng thái đặt trước số

ở mỗi IC được cho như ở dòng “TTBĐ”

+ Để đặt lại trạng thái đếm, ta sử dụng trạng thái trung gian để tạo hàm reset lại các IC bằng cách tác động mức thấp vào các chân Res được nối chung với nhau Vì TTTG nhỏ hơn TTBĐ nên ta sử dụng các bit 0 của TTTG để viết hàm

Q12 Q11 Q10 Q9 Q8 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 RES

RES=Q12+Q11+Q10+Q9+Q8+Q7+Q6+Q5+Q4+Q3+Q2+Q1+Q0

+ Các chân của IC thứ n nối vào CLK của IC thử n-1 (mạch đếm lên)

- Mạch AUTO RESET Để trạng thái ban đầu khi vừa cấp điện đúng bằng 1 :

thì ta cần mạch Auto Reset tác động mức thấp vào các chân RES chung Ngõ

ra hàm Q\ và ngõ ra mạch Auto Reset được nối với nhau thông qua cổng NAND trước khi nối vào chân RES chung

4 Khối hiển thị

- Chức năng: Khối này chứa các LED hoặc hiển thị khác được sử dụng để hiển thị trạng thái của mạch đếm (theo số nhị phân) Đầu vào từ các đầu ra của mạch đếm được chuyển đổi thành tín hiệu dòng điện để kích hoạt các LED tương ứng

Phần IV: HÌNH ẢNH MÔ PHỎNG MẠCH ĐẾM TRÊN

PROTEUS Hình ảnh mô phỏng mạch đếm đang hiển thị số 1010

Hình ảnh mô phỏng mạch đếm đang hiển thị số 10101

Hình ảnh mô phỏng mạch đếm đang hiển thị số 100010

Hình ảnh mô phỏng mạch đếm đang hiển thị số 1000111

PHẦN III: THIẾT KẾ MẠCH NGUYÊN LÝ GIẢI THÍCH

LÝ DO CHỌN LINH KIỆN, TÍNH TOÁN CÁC THÔNG SỐ TRONG MẠCH.

3.1 Mạch nguyên lí

3.2 Lý do lựa chọn linh kiện

3.2.1: 74HC112

Sử dụng IC 74HC112 vì IC này có nhiều ưu điểm:

*Đơn giản hóa thiết kế

- IC 74HC112 là bộ đếm nhị phân 4 bit tích hợp sẵn, giúp đơn giản hóa thiết kế mạch so với việc sử dụng các cổng logic rời rạc

-Chỉ cần một vài IC 74HC112 để tạo mạch đếm 13 bit, thay vì sử dụng nhiều IC logic riêng lẻ

-Giảm thiểu số lượng linh kiện, tiết kiệm diện tích PCB và chi phí sản xuất

*Tăng tính linh hoạt

-Mỗi IC 74HC112 có thể được cấu hình để đếm theo nhiều chế độ khác nhau, bao gồm đếm lên, đếm xuống, đếm modulo và đếm không đồng bộ

-Cho phép dễ dàng điều chỉnh chức năng đếm của mạch bằng cách thay đổi cách kết nối các IC

-Phù hợp với nhiều ứng dụng đếm khác nhau

*Hiệu suất cao

-IC 74HC112 sử dụng công nghệ CMOS tiên tiến, giúp giảm mức tiêu thụ điện năng

và tăng tốc độ hoạt động

-Mạch đếm có thể hoạt động ở tần số cao, đáp ứng nhu cầu đếm nhanh trong các ứng dụng đòi hỏi độ chính xác cao

-Độ ổn định cao và ít nhiễu, đảm bảo hoạt động chính xác và đáng tin cậy

*Dễ dàng sử dụng:

-IC 74HC112 có datasheet đầy đủ và hướng dẫn sử dụng chi tiết, giúp người dùng

dễ dàng hiểu và sử dụng

-Có nhiều tài liệu tham khảo và ví dụ ứng dụng sẵn có trên internet, hỗ trợ người dùng trong quá trình thiết kế và lập trình

-Thích hợp cho cả người mới bắt đầu và người dùng có kinh nghiệm

3.2.2: Khối tạo xung

Sử dụng IC NE555 và một vài linh kiện khác như là điện trở, tụ điện để lắp thành mạch dao động tạo xung Clock để đưa vaaof IC 74HC112

Tần số dao động là nghịch đảo của chu kì tổng thể của dao động T được đưa ra là

f = 1/T = 1.44/(R + 2RA B)C

Chính vì thế ta chọn R = 1MΩ và C 1uFA

3.2.4 Giải thích nguyên lí mạch

Khi mạch được cấp điện, với việc ICA chân CK (chân 1) nhận xung từ nút bấm START, truyền cấp xung vào cho IC 74HC112, với xung CK tích cực tháp thì khi ta muốn đếm lên, ta sẽ lần lượt nối Q n của IC 74HC112 n với CLK n+1 của IC 74HC112 n+1, Q n+1 của IC 74HC112 n+1 với CLK n+2 của IC 74HC112 n+2, … Q n+11 của IC 74HC112 n+11 với CLK n+12 của IC 74HC112 n+2 thì sẽ đếm lần lượt

từ 0000000000000 đến 1111111111111