1.2 Mục tiêu của đề tài Giới thiệu mạch chuyển mã BCD thập phân sang nhị phân đồng thời vẽmạch nguyên lý dùng công nghệ CMOS 90nm kết hợp với phần mềmHSPICE, thu được kết quả phù hợp..
GIỚI THIỆU SƠ LƯỢC
Giới thiệu công nghệ CMOS
Công nghệ CMOS (Complementary Metal-Oxide-Semiconductor) là phương pháp chế tạo mạch tích hợp, sản xuất vi xử lý, vi điều khiển, RAM tĩnh và cổng logic CMOS sử dụng transistor NMOS và PMOS, chỉ một loại hoạt động cùng lúc, cho độ nhiễu cao nhưng tiêu thụ năng lượng tĩnh rất thấp, chỉ tốn năng lượng khi chuyển đổi trạng thái.
Lựa chọn thông số cho đề tài
Nghiên cứu này sử dụng tiến trình công nghệ 90nm để thiết kế và mô phỏng mạch, lựa chọn này dựa trên sự thuận tiện và khả năng hỗ trợ độ lớn cao so với các công nghệ khác như 350nm và 180nm.
- Bên cạnh đó điện áp nguồn VDD được lựa chọn là 1V.
- Còn điện áp nguồn âm VSS được lựa chọn là 0V.
- Kích thước của CMOS được lựa chọn trong đề tài này lần lượt sẽ là :
==> Do NMOS thường có tốc độ truyền lớn hơn PMOS từ 2-3 lần nên độ rộng của PMOS sẽ lớn hơn NMOS từ 2-3 lần
- Tín hiệu đầu vào cho mạch chọn các thông số lần lượt như sau:
Tín hiệu vào D0 là xung đơn với điện áp thấp 0V (V1), điện áp cao 1V (V2), thời gian xuất hiện 2ns (td), thời gian cạnh lên/xuống 0.1ns (tr/tf), độ rộng xung 1.8ns (pw) và chu kỳ 100ns (per).
D1 là tín hiệu xung đơn với điện áp thấp 0V (V1), điện áp cao 1V (V2), thời gian xuất hiện 4ns (td), thời gian cạnh lên/xuống 0.1ns (tr/tf), độ rộng xung 1.8ns (pw) và chu kỳ 100ns (per).
Tín hiệu ngõ vào xung đơn D2 có điện áp mức thấp 0V, mức cao 1V, thời gian xuất hiện 6ns, thời gian cạnh lên/xuống 0.1ns, độ rộng xung 1.8ns và chu kỳ lặp lại 100ns.
Tín hiệu ngõ vào xung đơn D3 có điện áp mức thấp 0V, mức cao 1V, thời gian xuất hiện 8ns, thời gian cạnh lên/xuống 0.1ns, độ rộng xung 1.8ns và chu kỳ lặp lại 100ns.
D4 là tín hiệu xung đơn với điện áp mức thấp 0V, mức cao 1V, thời gian xuất hiện 10ns, thời gian cạnh lên/xuống 0.1ns, độ rộng xung 1.8ns và chu kỳ 100ns.
D5 là tín hiệu xung đơn với điện áp thấp 0V (V1), điện áp cao 1V (V2), thời gian xuất hiện 12ns (td), thời gian cạnh lên/xuống 0.1ns (tr/tf), độ rộng xung 1.8ns (pw) và chu kỳ 100ns (per).
Tín hiệu ngõ vào xung đơn D6 có điện áp mức thấp 0V, mức cao 1V, thời gian xuất hiện 14ns, thời gian cạnh lên/xuống 0.1ns, độ rộng xung 1.8ns và chu kỳ 100ns.
D7 là tín hiệu xung đơn với điện áp thấp 0V (V1), điện áp cao 1V (V2), thời gian xuất hiện 16ns (td), thời gian cạnh lên/xuống 0.1ns (tr/tf), độ rộng xung 1.8ns (pw) và chu kỳ 100ns (per).
D8 là tín hiệu xung đơn với điện áp mức thấp 0V, mức cao 1V, thời gian xuất hiện 18ns, thời gian cạnh lên/xuống 0.1ns, độ rộng xung 1.8ns và chu kỳ 100ns.
D9 là tín hiệu xung đơn với điện áp thấp 0V (V1), điện áp cao 1V (V2), thời gian xuất hiện 20ns (td), thời gian cạnh lên/xuống 0.1ns (tr/tf), độ rộng xung 1.8ns (pw) và chu kỳ 100ns (per).
+ Sau đó mở file sp vừa lưu
+ Tiếp theo chọn Edit NL để tiến hành viết chương trình mô phỏng
+ Cuối cùng nhấn Simulate để cho chương trình thực thi:
+Sau khi Simulate vào Edit LL để kiểm tra chương trình đã mô phỏng thành công hay chưa
+Cuối cùng vào Avanwaves để xem tín hiệu mô phỏng:
2.4 Giới thiệu phần mềm MICROWIND
- Công việc cuối cùng là vẽ layout và xem tín hiệu được mô phỏng trên MicroWind:
- Lựa chọn tiến trình công nghệ cho mạch mô phỏng:
- Trong cửa sổ Palette chọn biểu tượng CMOS.
- Chọn thông số cho NMOS trong công nghệ 90nm
Giới thiệu phần mềm MICROWIND
- Công việc cuối cùng là vẽ layout và xem tín hiệu được mô phỏng trên MicroWind:
- Lựa chọn tiến trình công nghệ cho mạch mô phỏng:
- Trong cửa sổ Palette chọn biểu tượng CMOS.
- Chọn thông số cho NMOS trong công nghệ 90nm
NỘI DUNG NGHIÊN CỨU
Giới thiệu mạch chuyển mã BCD
Mã BCD (Binary Coded Decimal) biểu diễn mỗi chữ số thập phân (0-9) bằng 4 bit nhị phân, đơn giản hóa việc chuyển đổi giữa hệ thập phân và nhị phân trong các hệ thống số và mạch điện tử.
- Một số ứng dụng trong lĩnh vực điện tử :
+ Hiển thị số trên LED 7 đoạn ==> Khi bạn cần hiển thị các giá trị số trên các hệ thống quang báo, giúp biễu diễn dễ dàng.
+ Chuyển đổi giữa thập phân và BCD ==> Mã BCD cho phép chuyển đổi giữa hệ số thập phân và hệ thống nhị phân một cách hiệu quả.
+ Các ứng dụng khác ==> sử dụng trong hệ thống điều khiển , máy tính, xử lý số học và hiển thị số liệu.
Bảng sự thật và rút gọn các ngõ ra
- Trong đề tài này chúng ta sẽ sử dụng chức năng chuyển mã BCD, từ thập phân sang nhị phân.
- Mạch sẽ có 10 ngõ vào và 4 ngõ ra.
- Các ngõ vào và ra đều tác động ở mức cao
- Do đây là mạch mã hóa không ưu tiên nên kết quả ngõ ra sẽ dựa vào mức cao của ngõ vào.
- Với D0 là LSB và D9 là MSB.
Bảng sự thật của mạch :
Rút gọn các ngõ ra :
- Với các ngõ ra A3, A2, A1 và A0 ta dùng phương pháp đại số để thu được kết quả như sau :
=> Dựa vào tính toán ta nhận thấy :
+ Ngõ ra A0 của mạch được tạo thành từ cổng logic OR 5 ngõ vào
+ Ngõ ra A1 của mạch được tạo thành từ cổng logic OR 4 ngõ vào
+ Ngõ ra A2 của mạch được tạo thành từ cổng logic OR 4 ngõ vào
+ Ngõ ra A3 của mạch được tạo thành từ cổng logic OR 2 ngõ vào.
Sơ đồ nguyên lý kiểu Gate Logic
- Sau khi đã có kết quả tính toán trên, mạch chuyển mã BCD sẽ có sơ đồ nguyên lý như sau :
- Với D0 đến D9 là các ngõ vào, D0 là MSB và D9 là MSB.
- Với A0 đến A3 là các ngõ ra, xuất ra các số nhị phân 4 bit.
Sơ đồ nguyên lý theo công nghệ CMOS
- Từ sơ đồ nguyên lý trên ta sẽ dùng công nghệ CMOS để tạo sơ đồ mạch nguyên lý.
NOT GATE
- Dựa trên sơ đồ nguyên lý trên ta sẽ lần lượt sử dụng các cổng logic cần thiết cho việc thiết kế mạch.
- Bắt đầu bằng cổng NOT, hay được gọi là NOT GATE
- Cổng Not là một trong những cổng logic cơ bản trong điện tử số.
Cổng NOT đảo ngược tín hiệu đầu vào: đầu vào 0 cho đầu ra 1, và ngược lại.
- Một số ứng dụng của cổng Not :
+ Mạch mã hóa giải mã
3.5.2 Bảng sự thật và sơ đồ nguyên lý cổng Not
Sơ đồ nguyên lý của cổng Not
Bảng sự thật cổng Not
==> Bảng sự thật là một biểu đồ mô tả chức năng của cổng dựa trên các gá trị đầu vào và đầu ra
3.5.3 Cổng Not theo công nghệ CMOS
Sơ đồ nguyên lí theo CMOS gồm:
+ Chân S được nối với nguồn VDD 1V.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân D của NMOS và làm ngõ ra OUT của mạch. + Chân G được nối với chân G của NMOS và làm ngõ vào IN của mạch.
+ Chân S được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân D được nối với chân D của PMOS và làm ngõ ra OUT của mạch.
3.5.4 Mô phỏng nguyên lý cổng Not trong HSPICE
- Ta sẽ tạo đoạn code trong HSPICE ứng với sơ đồ nguyên lý CMOS
- Ta tạo ra xung đơn là P1 với giá trị mức cao là 1V.
- Ta sẽ tạo hàm con tên là notgate2input.
- Trong hàm con có 2 tham số lần lượt là IN và OUT.
- Thông số Wp = 400n và Wn = 200n, còn L = 100n.
3.5.5 Kết quả mô phỏng HSPICE cổng Not
3.5.6 Vẽ layout cổng Not trong MicroWind
- Ta vẽ lần lượt PMOS và NMOS theo các thông số đã lựa chọn.
- Ta vẽ VSS (-) sẽ lớn hơn nhiều lần VDD (+).
- Ta tạo hai con NMOS và PMOS và nối chúng như mạch nguyên lý để thu được IN và OUT.
3.5.7 Kết quả tín hiệu MicroWind cổng Not
==> Kết quả thu được hoàn toàn đúng theo Bảng Sự Thật.
OR GATE 2 INPUT
- Dựa trên sơ đồ nguyên lý trên ta sẽ lần lượt sử dụng các cổng logic cần thiết cho việc thiết kế mạch.
- Tiếp theo là cổng Or, hay được gọi là OR GATE
- Cổng Or 2 là một trong những cổng logic cơ bản trong điện tử số.
- Nó cho phép kết hợp nhiều tín hiệu đầu vào thành một tín hiệu đầu ra.
Hàm logic này cho đầu ra 1 nếu ít nhất một đầu vào là 1, và cho đầu ra 0 nếu cả hai đầu vào đều là 0 Đây là đặc điểm của phép OR (hoặc).
- Một số ứng dụng của cổng Or :
+ Mạch mã hóa giải mã
3.6.2 Bảng sự thật và sơ đồ nguyên lý cổng Or 2
Sơ đồ nguyên lý của cổng Or 2
Bảng chân trị minh họa chức năng của cổng logic, thể hiện mối quan hệ giữa các giá trị đầu vào (IN1 là LSB, IN2 là MSB) và đầu ra.
3.6.3 Cổng Or 2 theo công nghệ CMOS
Sơ đồ nguyên lí theo CMOS gồm:
+ Chân S được nối với nguồn VDD 1V.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân S của PMOS 2.
+ Chân G được nối với chân G của NMOS 1 và làm ngõ vào IN1 của mạch.
+ Chân S được nối với chân D của PMOS 1.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân D của NMOS và làm ngõ vào IN của cổng Not.+ Chân G được nối với chân G của NMOS 2 và làm ngõ vào IN2 của mạch.
+ Chân D được nối với chân D của PMOS 2 và làm ngõ vào IN của cổng Not.
+ Chân G được nối với chân G của PMOS 1 và làm ngõ vào IN1 của mạch.
+ Chân S được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân D được nối với chân D của PMOS 2 và làm ngõ vào IN của cổng Not.
+ Chân G được nối với chân G của PMOS 2 và làm ngõ vào IN2 của mạch.
==> Cổng Or được tạo thành từ cổng Nor kết hợp cổng Not.
- Ta tạo ra xung đơn là P1 và P2 với giá trị mức cao là 1V.
- Ta sẽ tạo hàm con tên là orgate2input.
- Trong hàm con có 3 tham số lần lượt là IN1, IN2 và OUT.
- Thông số Wp = 400n và Wn = 200n, còn L = 100n.
3.6.5 Kết quả mô phỏng HSPICE cổng Or 2
==> Kết quả thu được hoàn toàn đúng theo Bảng Sự Thật.
3.6.6 Vẽ layout cổng Or 2 trong MicroWind
- Ta vẽ lần lượt PMOS và NMOS theo các thông số đã lựa chọn.
- Ta vẽ VSS (-) sẽ lớn hơn nhiều lần VDD (+).
- Ta vẽ lần lượt cổng NOR 2 ngõ vào, ở ngõ ra cổng NOR sẽ nối tiếp với ngõ vào của cổng NOT.
- Ở ngõ ra cổng NOT ta sẽ thu được cổng OR 2 ngã vào
3.6.7 Kết quả tín hiệu MicroWind cổng Or 2
==> Kết quả thu được đầy đủ 4 trạng thái và hoàn toàn đúng theo Bảng SựThật.
OR GATE 4 INPUT
- Dựa trên sơ đồ nguyên lý trên ta sẽ lần lượt sử dụng các cổng logic cần thiết cho việc thiết kế mạch.
- Cổng Or 4 ngã vào là cổng mở rộng của cổng Or 2 ngõ vào.
- Nó có đầy đủ chức năng của cổng Or, vẫn thực hiện chức năng kết hợp các ngõ vào.
- Cổng Or 4 có 4 ngõ vào và 1 ngõ ra.
3.7.2 Bảng sự thật và sơ đồ nguyên lý cổng Or 4
Sơ đồ nguyên lý của cổng Or 4
Bảng sự thật cổng Or 4
Bảng chân trị thể hiện chức năng của cổng logic dựa trên giá trị đầu vào (IN1 là LSB, IN2 là MSB) và đầu ra tương ứng.
3.7.3 Cổng Or 4 theo công nghệ CMOS
Sơ đồ nguyên lí theo CMOS gồm:
+ Chân S được nối với nguồn VDD 1V.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân S của PMOS 2.
+ Chân G được nối với chân G của NMOS 1 và làm ngõ vào IN1 của mạch.
+ Chân S được nối với chân D của PMOS 1.
+ Chân S được nối với chân D của PMOS 2.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân S của PMOS 4.
+ Chân G được nối với chân G của NMOS 3 và làm ngõ vào IN3 của mạch
+ Chân S được nối với chân D của PMOS 3.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân D của NMOS và làm ngõ vào IN của cổng Not. + Chân G được nối với chân G của NMOS 4 và làm ngõ vào IN4 của mạch
+ Chân S được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân D được nối với chân D của PMOS 4 và làm ngõ vào IN của cổng Not.
+ Chân G được nối với chân G của PMOS 1 và làm ngõ vào IN1 của mạch.
+ Chân S được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân D được nối với chân D của PMOS 4 và làm ngõ vào IN của cổng Not.
+ Chân G được nối với chân G của PMOS 2 và làm ngõ vào IN2 của mạch.
+ Chân S được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân D được nối với chân D của PMOS 4 và làm ngõ vào IN của cổng Not.
+ Chân G được nối với chân G của PMOS 4 và làm ngõ vào IN4 của mạch.
==> Cổng Or 4 được tạo thành từ cổng Nor 4 kết hợp cổng Not.
3.7.4 Mô phỏng nguyên lý cổng Or 4 trong HSPICE
- Ta sẽ tạo đoạn code trong HSPICE ứng với sơ đồ nguyên lý CMOS
- Ta tạo ra xung đơn là P1, P2, P3, P4 với giá trị mức cao là 1V.
- Ta sẽ tạo hàm con tên là orgate4input.
- Trong hàm con có 5 tham số lần lượt là IN1, IN2, IN3, IN4 và OUT.
3.7.5 Kết quả mô phỏng HSPICE cổng Or 4
3.7.6 Vẽ layout cổng Or 4 trong MicroWind
- Ta vẽ lần lượt PMOS và NMOS theo các thông số đã lựa chọn.
- Ta vẽ VSS (-) sẽ lớn hơn nhiều lần VDD (+).
- Ta vẽ lần lượt cổng NOR 4 ngõ vào, ngõ ra cổng NOR, sẽ nối tiếp với ngõ vào của cổng NOT.
- Ở ngõ ra cổng NOT ta sẽ thu được cổng OR 4 ngã vào
3.7.7 Kết quả tín hiệu MicroWind cổng Or 4
==> Kết quả thu được hoàn toàn đúng theo Bảng Sự Thật, đầy đủ 16 trạng thái.
OR GATE 5 INPUT
- Dựa trên sơ đồ nguyên lý trên ta sẽ lần lượt sử dụng các cổng logic cần thiết cho việc thiết kế mạch.
- Cổng Or 5 ngã vào là cổng mở rộng của cổng Or 2 ngõ vào.
- Nó có đầy đủ chức năng của cổng Or, vẫn thực hiện chức năng kết hợp các ngõ vào.
- Cổng Or 5 có 5 ngõ vào và 1 ngõ ra.
3.8.2 Bảng sự thật và sơ đồ nguyên lý cổng Or 5
Sơ đồ nguyên lý của cổng Or 5
Bảng sự thật cổng Or 5
Bảng chân trị mô tả hoạt động của cổng logic, với IN1 là bit ít nhất (LSB) và IN5 là bit nhiều nhất (MSB), dựa trên các giá trị đầu vào và đầu ra tương ứng.
3.8.3 Cổng Or 5 theo công nghệ CMOS
Sơ đồ nguyên lí theo CMOS gồm:
+ Chân S được nối với nguồn VDD 1V.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân S của PMOS 2.
+ Chân G được nối với chân G của NMOS 1 và làm ngõ vào IN1 của mạch.
+ Chân G được nối với chân G của NMOS 2 và làm ngõ vào IN2 của mạch.
+ Chân S được nối với chân D của PMOS 2.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân S của PMOS 4.
+ Chân G được nối với chân G của NMOS 3 và làm ngõ vào IN3 của mạch
+ Chân S được nối với chân D của PMOS 3.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân S của PMOS 5.
+ Chân G được nối với chân G của NMOS 4 và làm ngõ vào IN4 của mạch
+ Chân S được nối với chân D của PMOS 4.
+ Chân B được nối với nguồn VDD 1V.
+ Chân D được nối với chân D của NMOS và làm ngõ vào IN của cổng Not. + Chân G được nối với chân G của NMOS 5 và làm ngõ vào IN5 của mạch
+ Chân S được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân D được nối với chân D của PMOS 5 và làm ngõ vào IN của cổng Not.
+ Chân G được nối với chân G của PMOS 1 và làm ngõ vào IN1 của mạch.
+ Chân S được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân D được nối với chân D của PMOS 5 và làm ngõ vào IN của cổng Not.
+ Chân G được nối với chân G của PMOS 3 và làm ngõ vào IN3 của mạch.
+ Chân S được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân D được nối với chân D của PMOS 5 và làm ngõ vào IN của cổng Not.
+ Chân G được nối với chân G của PMOS 4 và làm ngõ vào IN4 của mạch.
+ Chân S được nối với nguồn VSS 0V.
+ Chân B được nối với nguồn VSS 0V.
+ Chân D được nối với chân D của PMOS 5 và làm ngõ vào IN của cổng Not.
+ Chân G được nối với chân G của PMOS 5 và làm ngõ vào IN5 của mạch.
==> Cổng Or 5 được tạo thành từ cổng Nor 5 kết hợp cổng Not.
3.8.4 Mô phỏng nguyên lý cổng Or 5 trong HSPICE
- Ta sẽ tạo đoạn code trong HSPICE ứng với sơ đồ nguyên lý CMOS
- Ta tạo ra xung đơn là P1, P2, P3, P4, P5 với giá trị mức cao là 1V.
- Ta sẽ tạo hàm con tên là orgate5input.
- Trong hàm con có 6 tham số lần lượt là IN1, IN2, IN3, IN4, IN5 và OUT
- Thông số Wp = 400n và Wn = 200n, còn L = 100n.
3.8.5 Kết quả mô phỏng HSPICE cổng Or 5
==> Kết quả thu được hoàn toàn đúng theo Bảng Sự Thật, đầy đủ 32 trạng thái.
3.8.6 Vẽ layout cổng Or 5 trong MicroWind
- Ta vẽ lần lượt PMOS và NMOS theo các thông số đã lựa chọn.
- Ta vẽ VSS (-) sẽ lớn hơn nhiều lần VDD (+).
- Ta vẽ lần lượt cổng NOR 5 ngõ vào, ngõ ra cổng NOR, sẽ nối tiếp với ngõ vào của cổng NOT.
- Ở ngõ ra cổng NOT ta sẽ thu được cổng OR 5 ngã vào
3.8.7 Kết quả tín hiệu MicroWind cổng Or 5
==> Kết quả thu được hoàn toàn đúng theo Bảng Sự Thật, đầy đủ 32 trạng thái.
Mô phỏng nguyên lý toàn mạch trong HSPICE
- Ta sẽ tạo đoạn code trong HSPICE ứng với sơ đồ nguyên lý CMOS
- Ta tạo ra xung đơn là D0, D1, D2, D3, D4, D5, D6, D7, D8, D9 với giá trị mức cao là 1V, đây là ngõ vào toàn mạch, với A3, A2, A1, A0 là ngõ ra.
- Ta sẽ lần lượt gọi các hàm lần lượt là orgate2input, orgate4input, orgate5input, nối các tín hiệu với nhau theo đúng sơ đồ nguyên lý.
- Thông số Wp = 400n và Wn = 200n, còn L = 100n.
3.11 Vẽ layout toàn mạch trong MicroWind
- Ta sẽ thực hiện nối dây theo đúng với mạch nguyên lý của công nghệCMOS.
Vẽ layout toàn mạch trong MicroWind
- Ta sẽ thực hiện nối dây theo đúng với mạch nguyên lý của công nghệCMOS.
Kết quả tín hiệu MicroWind toàn mạch
- Mạch hoàn toàn đáp ứng được tất cả các trạng thái theo đúng Bảng sự thật.
- Ngõ ra khi mô phỏng Hspice và Microwind là hoàn toàn khớp với nhau theo từng khung thời gian.
- Quy mô mạch còn tương đối nhỏ.
- Tín hiệu còn bị ảnh hưởng bởi độ trễ và các kí sinh.
- Mở rộng mạch theo cấp độ lớn hơn.
- Tạo thêm nhiều trạng thái để đáp ứng nhiều yêu cầu trong ứng dụng thực tế.
1 Tài liệu Kỹ thuật số Đại học Cần Thơ năm 2011
2 Priority Encoder and Digital Encoder Tutorial (electronics- tutorials.ws)
3 Model Files – Learning Microelectronics (analogicdesign.com)
4 CMOS VLSI Design 4th Ed (hmc.edu).