1. Trang chủ
  2. » Luận Văn - Báo Cáo

báo cáo môn học thiết kế mạch vlsi thiết kế mạch khuếch đại công suất thấp 2 tầng op amp

15 8 0
Tài liệu được quét OCR, nội dung có thể không chính xác
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Thiết Kế Mạch Khuếch Đại Công Suất Thấp 2 Tầng OP-AMP
Tác giả Nguyễn Đức Mạnh
Người hướng dẫn TS. Phạm Thanh Huyền
Trường học Trường Đại Học Giao Thông Vận Tải
Chuyên ngành Thiết Kế Mạch VLSI
Thể loại Báo cáo môn học
Định dạng
Số trang 15
Dung lượng 3,41 MB

Nội dung

TRƯỜNG ĐẠI HOC GIAO THONG VAN TAI KHOA DIEN - ĐIỆN TỬ BAO CAO MON HOC THIET KE MACH VLSI THIET KE MACH KHUECH DAI CONG SUAT THAP 2 TANG OP-AMP Sinh viên thực hiện: Nguyễn Đức Mạnh M

Trang 1

TRƯỜNG ĐẠI HOC GIAO THONG VAN TAI

KHOA DIEN - ĐIỆN TỬ

BAO CAO MON HOC THIET KE MACH VLSI THIET KE MACH KHUECH DAI CONG SUAT THAP

2 TANG OP-AMP

Sinh viên thực hiện: Nguyễn Đức Mạnh Mã sinh viên: 201404016

Lớp: Kĩ thuật điện tử và tin học công nghiệp 2 — K6T

Giảng viên hướng dẫn: TS.Phạm Thanh Huyền

Trang 2

© Dau ra (Output)

Trang 3

2,MOSFET a, Cau tao:

o_G: Gate (cực công) o S: Source (cye nguén) o D: Drain (cyc mang)

Gate(G)

[+++++++

Channel Region ———————*lb

P-Substrate Joo Depletion

O Layer Substrate © Khikhéng có điện áp ở gate, không có dòng điện chảy giữa source va drain © (trang thai OFF)

Trang 4

6_ Khi có điện áp được tạo ra ở gate, nó sẽ tạo ra một trường điện từ gate đến kênh

(gitra source va drain) o_ Trường điện này sẽ làm thay đối độ dẫn của kênh, cho phép hoặc ngăn cản dòng

điện chảy từ source toi drain o Bang cach thay déi dién ap gate, ta có thé điều khiển dòng điện chảy qua

MOSFET, cho phép sử dụng nó như một công tắc hoặc khuếch đại điện tử.Do dam bảo thời gian đóng cắt là ngắn nhất: Mosfet kênh N điện áp khóa là Ugs = 0 V còn kênh P thì Ugs=~0

6_ Khi không có diện áp tại gate, không có dòng diện chảy từ source tới drain (trang thai OFF)

o Khi co điện áp dương được tao ra tai gate, no sé tao ra m6t trường điện từ gate tới kênh (giữa source va drain)

o_ Trường điện này sẽ thu hút các electron từ vùng p tạo thành một kênh dã

loại n nối liền source và drain

o_ Dòng điện sẽ chảy từ source tới drain thông qua kênh dẫn này (trạng thái ON)

d, MOSFTET kénh P (PMOSFET): Cau trúc:

Source Drain Gate Giữa source và drain là lớp cách điện oxide, phía trên la phan gate bang vat

thai ON)

Trang 5

o Khi co điện áp âm được tạo ra tại gate, nó sẽ tạo ra một trường dién tr gate tới kênh (gitra source va drain)

o_ Trường điện này sẽ đây các lỗ trống từ vùng n tạo thành một kênh dẫn loại p nối liền source va drain

o_ Dòng điện sẽ bị cắt từ source tới drain, không có dòng chảy qua kênh (trạng thai OFF)

IL Mạch khuếch đại công suất 2 tầng: 1, Thiết kế:

Trang 6

Mạch khuếch đại trên có 2 tầng gồm:

Tang 1: Mach khuéch dai vi sai

o Co transistor M1, M2, M3, M4

o Cap NMOSFET MI va M2 khuéch dai sự chênh lệnh 2 tín hiệu đầu vào

Vin- và Vin+ tạo ra sự thay đối điện áp ngõ ra Voutl o_ Cặp NMOSFET M3 và M4 tạo thành gương dòng cung cấp dòng diện ôn

định cho cap vi sai

Trang 7

Tầng 2: Mạch khuếch đại đơn:

Co transistor M6, M7

Transistor M6 su dung nhu mot tang khuéch dai Transistor M7 dam báo việc ổn định đòng điện đầu ra và giảm méo tín hiệu Khuếch đại và điều chỉnh chất lượng của tín hiệu đầu ra trong mạch khuếch đại

thuật toán 2 tầng

Trang 8

GB = 5MHz

CL = 10pf Voutrange = +2V PM = 60 -1<ICMR <2 Pdiss < 2mW

GB: bang tan hoat động CL:Tụ điện tải Voutrange: Dai dién áp đầu ra của mạch có thể dao động PM: Biên độ pha

ICMR: Dai dién ap chung dau vao Pdiss: Céng suat tiéu tan

Trang 9

3, Tính toán: Tˆ®Ÿ——— = = 1

G 7022Cz > 0,22 xsoxso™” 7 2,2pFf |

Trang 12

Kết quả sau khi tính toán:

Li” lpm

4, Mô phỏng và đánh giá:

a, Thay số liệu:

Trang 13

=>" op" la lénh được sử dụng dé thực hiện phân tích điểm cô định (Operating

Point Analysis) => “tran 5m”: thyc hién phan tich trong khoang thoi gian 5ms

c, Mô phỏng và kết quả: Đo ở chế độ DC

Sử dụng câu lệnh tran 5m đề chạy sóng các giá trị vào ra trong 5m

Horz

Cursor 2 V(Vn«k-V(Wn-

Horz:[ 3.2467082ms Vet:| 1.9811542mV Diff (Cursor2 - Cursor)

Horz 495 ,4955us Vert: 3.9808111mV

Freq:[ 2.0181818KHz Slope 8.034

Trang 14

‹; Ta nhận thấy Vin- và Vin+ giao déng tir -1,99mV dén 1,98mV BB mech juona.to Mac jung

| N/A | N/A Déf (Cursor2 - Cursor1)

| N/A | N/A | N/A | N/A

= Vout đạt giá trị 2.44V chênh lệch 0.44V so với đặc tả kỹ thuật

> Dai dién ap dau vào I.3 <= Vout <= 2.4V

Trang 15

Đo ở chế độ AC

Vivout) V(vout1)

:> Tần số thấp (1 Hz dén 1 kHz): Biên độ gần như không đối Điều này cho thấy hệ thống khuếch đại duy trì biên độ ôn định ở tan số thấp ‹; Tần số trung binh (1 kHz dén 1 MHz): Biên độ bắt đầu giảm Đây là

vùng tần số cắt, nơi hệ thông bắt đầu suy giảm đáp ứng :> Tần sô cao (trên I MHz): Biên độ giảm mạnh, chỉ ra rằng hệ thống

không thê khuếch đại hiệu quả ở tần số cao

‹; Đường khuếch đại tầng I(Vout1) có hệ số khuếch đại cao

Ngày đăng: 18/09/2024, 16:21

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w