Luận văn thạc sĩ Kỹ thuật viễn thông: Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số

Khối xử lý tín hiệu trung tần thiết kế gồm bốn khối chính là khối lọc tín hiệu tần số ảnh IF-PPF, khối lọc thông thấp LPF, khối khuếch đại có độ lợi thay đổi được IF-VGA và khối điều khi

ĐẠI HỌC QUỐC GIA TP.HCM

TRƯỜNG ĐẠI HỌC BÁCH KHOA

LÊ VĂN QUYỀN

NGHIÊN CỨU THIẾT KẾ KHỐI XỬ LÝ TÍN HIỆU TRUNG TẦN

CHO CHIP THU TRUYỀN HÌNH SỐ

Chuyên ngành : Kỹ Thuật Viễn Thông Mã số : 60 52 02 08

LUẬN VĂN THẠC SĨ

Công trình được hoàn thành tại: Trường Đại học Bách Khoa – ĐHQG-HCM

Cán bộ hướng dẫn khoa học:……TS Huỳnh Phú Minh Cường

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Cán bộ chấm nhận xét 1: TS Đỗ Hồng Tuấn

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Cán bộ chấm nhận xét 2: TS Huỳnh Hữu Thuận

(Ghi rõ họ, tên, học hàm, học vị và chữ ký) Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG

Tp HCM ngày 06 tháng 01 năm 2017 Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm: (Ghi rõ họ, tên, học hàm, học vị của Hội đồng chấm bảo vệ luận văn thạc sĩ) 1 TS Đỗ Hồng Tuấn

2 TS Huỳnh Hữu Thuận

NHIỆM VỤ LUẬN VĂN THẠC SĨ

Họ tên học viên: Lê Văn Quyền MSHV: 13461246 Ngày, tháng, năm sinh: 19/08/1989 Nơi sinh: …Đồng Nai Chuyên ngành: Kỹ Thuật Viễn Thông Mã số: … 60 52 02 08 I TÊN ĐỀ TÀI: Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số

II NHIỆM VỤ VÀ NỘI DUNG:

1 Phân tích, tính toán hệ thống xử lý tín hiệu trung tần của chip thu truyền hình số

2 Nghiên cứu và thiết kế khối IF Polyphase Filter 3 Nghiên cứu và thiết kế khối LPF

4 Nghiên cứu và thiết kế khối IF-VGA 5 Nghiên cứu và thiết kế khối IF-AGC Kết quả đạt được: Bản layout và kết quả mô phỏng sau layout khối xử lý tín hiệu trung tần bao gồm: khối IF Polyphase Filter, khối LPF, khối IF-VGA và khối IF-AGC

III NGÀY GIAO NHIỆM VỤ: 14/01/2016 IV NGÀY HOÀN THÀNH NHIỆM VỤ: 20/12/2016 V CÁN BỘ HƯỚNG DẪN: TS Huỳnh Phú Minh Cường

Lời đầu tiên em xin chân thành cám ơn các Thầy, Cô trong bộ môn Viễn Thông và khoa Điện-Điện Tử đã nhiệt tình giảng dạy, trang bị cho em những kiến thức bổ ích về lĩnh vực Viễn Thông trong suốt thời gian học tập tại trường

Em xin chân thành cảm ơn thầy TS Huỳnh Phú Minh Cường, người đã trực tiếp giảng dạy và hướng dẫn em thực hiện đề tài Em cảm ơn Thầy đã luôn quan tâm, tận tình chỉ dạy, truyền đạt cho em những kiến thức vô cùng hữu ích trong lĩnh vực thiết kế vi mạch Trong khoảng thời gian làm việc cùng với Thầy, em đã tiếp thu được rất nhiều bài học quý, không chỉ kiến thức chuyên môn mà còn là tác phong làm việc nghiêm túc và niềm đam mê nghiên cứu khoa học của Thầy

Em xin gửi lời cám ơn sâu sắc đến thầy TS Nguyễn Đông Giang đã tận tình truyền đạt kiến thức về thiết kế mạch tương tự Những lời dạy của Thầy là hành trang giúp em vững tin trên con đường thiết kế vi mạch đầy thách thức

Em xin cám ơn các bạn Vinh, Hiếu, Phát, Khôi và các bạn trong nhóm nghiên cứu vi mạch “RFIC Group” đã nhiệt tình chia sẻ kiến thức, kinh nghiệm và giúp đỡ em trong bước đầu tìm hiểu về thiết kế vi mạch

Em xin cám ơn bạn Đăng Quốc đã nhiệt tình giúp đỡ trong quá trình viết báo cáo đề tài

Cuối cùng, em xin cám ơn gia đình đã luôn quan tâm, động viên và tạo điều kiện cho em học tập và nghiên cứu

Tp.Hồ Chí Minh, ngày 20 tháng 12 năm 2016

HV Lê Văn Quyền

This thesis presents a procedure of designing an IF signal processing block (IF-block) for Digital Video Broadcasting - Second Generation Terrestrial (DVB-T2) receiver using 130nm CMOS technology The IF-block consists of an IF Polyphase Filter (IF-PPF), a Low Pass Filter (LPF), a Variable Gain Amplifier (IF-VGA) and an Automatic Gain Control (IF-AGC) The IF-PPF is able to reject image frequency up to 60dB over-all an 8MHz bandwidth of a DVB-T2 channel The LPF with 60dB rejection at stopband is designed on-chip to replace external SAW filter A calibration system is implemented inside the LPF to compensate for the influence of process variation in order to guarantee a cutoff frequency accuracy better than ±1% The IF-VGA is capable of amplifying the output signal of LPF up to 60dB with a resolution of 1dB The output signal amplitude of the receiver is settled by the IF-AGC at an desired level which adapts to input requirement of the demodulator The complete IF signal processing block can solve most of issues at intermediate frequency including: image rejection, channel selection, amplifying and stabilizing the output signal of RF receiver, thereby opening up the possibility of applying the IF-block into a complete DVB-T2 Tuner

Key words: IF-PPF, LPF, IF-VGA, IF-AGC, Image rejection, channel

selection

Luận văn trình bày quy trình thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số mặt đất theo chuẩn DVB-T2, sử dụng công nghệ CMOS 130nm Khối xử lý tín hiệu trung tần thiết kế gồm bốn khối chính là khối lọc tín hiệu tần số ảnh (IF-PPF), khối lọc thông thấp (LPF), khối khuếch đại có độ lợi thay đổi được (IF-VGA) và khối điều khiển độ lợi trung tần (IF-AGC) Trong đó, khối IF-PPF có khả năng triệt tín hiệu tần số ảnh lên đến 60dB trên toàn băng thông của kênh truyền hình 8MHz Khối LPF được thiết kế on-chip thay cho các mạch lọc SAW với độ chọn lọc tần số ở vùng stopband là 60dB Một cơ chế hiệu chỉnh tần số cắt được tích hợp bên trong khối LPF giúp bù trừ những sai lệch trong quá trình chế tạo để đảm bảo tần số cắt có sai số không quá 1% Tín hiệu sau khối LPF được khuếch đại bằng khối IF-VGA với hệ số khuếch đại lên đến 60dB theo bước nhảy 1dB Khối IF-AGC đảm bảo tín hiệu ngõ ra của chip thu luôn ổn định ở một mức điện áp thỏa mãn yêu cầu của chip giải mã phía sau Khối xử lý tín hiệu trung tần sau khi thiết kế đã giải quyết các vấn đề của phần trung tần gồm triệt tín hiệu tần số ảnh, chọn lọc kênh tần số mong muốn, khuếch đại và ổn định biên độ tín hiệu ngõ ra, từ đó mở ra khả năng tích hợp vào một chip thu truyền hình số hoàn chỉnh

Từ khóa: IF-PPF, LPF, IF-VGA, IF-AGC, triệt tín hiệu tần số ảnh, chọn lọc

kênh tần số

Tôi xin cam đoan: Luận văn này là công trình nghiên cứu thực sự của cá nhân, được thực hiện dưới sự hướng dẫn khoa học của Thầy TS.Huỳnh Phú Minh Cường

Các số liệu, kết quả nêu trong luận văn là trung thực và chưa từng được ai công bố trong bất kỳ công trình nào khác

Tôi xin chịu trách nhiệm về nghiên cứu của mình

Học viên

Lê Văn Quyền

Từ viết tắt Thuật ngữ

BCH Bose & Chaudhuri & Hocquenghem

DVB-T2 Digital Video Broadcasting – Second Generation

Terrestrial ETSI European Telecommunication Standardisations Institute

IIP3 Input-Referred Third-Order Intercept Point

OIP3 Output-Referred Third-Order Intercept Point

QAM Quadrature Amplitude Modulation

LỜI CẢM ƠN i

ABSTRACT ii

TÓM TẮT LUẬN VĂN iii

LỜI CAM ĐOAN iv

CÁC THUẬT NGỮ VIẾT TẮT v

DANH MỤC HÌNH VẼ xi

DANH MỤC BẢNG BIỂU xvi

CHƯƠNG 1.GIỚI THIỆU 1

Đặt vấn đề 1

Giới thiệu truyền hình số mặt đất và chuẩn DVB-T2 2

Cấu trúc chip thu truyền hình số và khối xử lý tín hiệu trung tần 3

Cấu trúc của chip thu truyền hình số 3

Cấu trúc khối xử lý tín hiệu trung tần thiết kế 4

Các phương pháp triệt tín hiệu tần số ảnh 16

Mạch Polyphase filter và nguyên lý triệt tín hiệu tần số ảnh 17

Thiết kế và layout mạch IF-PPF 20

Yêu cầu thiết kế 20

Phân tích thiết kế 20

Tối ưu mạch IF-PPF thiết kế 23

Thiết kế mạch Opamp dùng cho các tầng khuếch đại của mạch PPF 24

Layout mạch IF-PPF 27

Mô phỏng và đánh giá mạch IF-PPF 28

Mô phỏng độ lợi của mạch IF-PPF 28

Mô phỏng độ triệt tín hiệu tần số ảnh của mạch và độ lợi điện áp của tín hiệu mong muốn 30

Mô phỏng độ tuyến tính 32

Mô phỏng hệ số nhiễu của mạch 35

Kết luận 36

CHƯƠNG 4.NGHIÊN CỨU THIẾT KẾ KHỐI LỌC THÔNG THẤP (LPF) 37

Giới thiệu mạch lọc thông thấp 37

Lựa chọn cấu trúc mạch 55

Cơ chế thay đổi độ lợi của mạch khuếch đại 56

Phân tích thiết kế mạch IF-VGA 57

Thiết kế các tầng khuếch đại của khối IF-VGA 60

Giới thiệu về khối điều khiển độ lợi trung tần 71

Thiết kế và layout mạch điều khiển độ lợi trung tần 72

Sơ đồ khối và nguyên lý hoạt động của IFAGC thiết kế 72

Thiết kế và layout mạch IF-RSSI 73

Thiết kế và layout mạch so sánh 76

Thiết kế và layout mạch tạo điện áp tham chiếu 78

Khối điều khiển số - Digital Control 80

Mô phỏng đánh giá điều chỉnh kiển độ lợi trung tần 82

Mô phỏng hoạt động của khối IF-AGC với tín hiệu điều khiển từ mạch IF-RSSI 82

Mô phỏng hoạt động của khối IF-AGC với tín hiệu điều khiển từ VIFAGC 84

CHƯƠNG 7.MÔ PHỎNG VÀ ĐÁNH GIÁ KHỐI XỬ LÝ TÍN HIỆU TRUNG TẦN

Hình 1.1 Cấu trúc máy thu truyền hình số 4

Hình 2.1: Tính toán IIP3 của hệ thống RF Front-End 7

Hình 2.2 Cấu trúc phần Front-End của máy thu cao tần Low-IF 9

Hình 2.3 Ảnh hưởng của can nhiễu 38dB đến các khối trong hệ thống Frond-End 11Hình 2.4 Kiểm tra thông số các khối chức năng bằng phần mềm AppCad 12

Hình 2.5 Sơ đồ chuyển đổi độ lợi công suất và độ lợi điện áp 12

Hình 2.6 Trở kháng ngõ vào của mỗi tầng trong khối xử lý tín hiệu trung tần 13

Hình 3.1 Vấn đề tần số ảnh trong các cấu trúc máy thu Heterodyne [7] 15

Hình 3.2 Sử dụng mạch lọc để loại bỏ tần số ảnh trước khi trộn tần 16

Hình 3.3 Các khối chức năng tham gia vào việc triệt tín hiệu tần số ảnh 17

Hình 3.4 (a) chuỗi tín hiệu có pha âm, (b) chuỗi tín hiệu có pha dương 17

Hình 3.5 Mạch PPF cho tín hiệu có pha biến thiên theo chiều dương đi qua và làm suy hao tín hiệu có pha biến thiên theo chiều âm 18

Hình 3.6 Mối liên hệ giữa dòng điện và điện áp trong một nhánh của mạch PPF [9] 18

Hình 3.7 Sơ đồ mạch PPF ba tầng (a), Độ triệt tần số tỉ lệ với số tầng PPF (b) 20

Hình 3.8 Sơ đồ mạch IF-PPF 7 tầng RC 21

Hình 3.9 Đáp ứng tần số của tín hiệu mong muốn (Signal) và tín hiệu ảnh (Image) của 7 tầng RC-PPF 22

Hình 3.10 Sơ đồ mạch IF-PPF 9 tầng hoàn chỉnh 23

Hình 3.11 Sơ đồ mạch Opamp dùng cho IF-PPF 25

Hình 3.12 Mô phỏng đáp ứng tần số và pha của mạch Opamp dùng cho IF-PPF 26

Hình 3.13 Mô phỏng đáp ứng biên độ tín hiệu vào ra của Opamp ở chế độ vòng kín 26

Hình 3.14 Bản layout của mạch IF-PPF (610*1420um2) 27

Hình 3.15 Kết quả kiểm tra LVS bản layout khối IF-PPF 27

Hình 3.16 Testbench mô phỏng độ lợi của mạch IF-PPF 29

Hình 3.17 Kết quả mô phỏng schematic độ lợi của mạch IF-PPF 29

Hình 3.18 Testbench mô phỏng độ triệt tín hiệu tần số ảnh và độ lợi của IF-PPF 30

Hình 3.19 Độ triệt tín hiệu tần số ảnh của mạch IF-PPF và độ lợi điện áp của tín hiệu mong muốn ở điều kiện {TT, Vdd=3.3V, 40oC} 30

Hình 3.20 Kết quả mô phỏng sau layout độ triệt tín hiệu tần số ảnh và độ lợi điện áp của tín hiệu mong muốn của mạch IF-PPF ở điều kiện {FF, Vdd +5 %, -40oC} 31

Hình 3.21 Kết quả mô phỏng sau layout độ triệt tín hiệu tần số ảnh và độ lợi điện áp của tín hiệu mong muốn của mạch IF-PPF ở điều kiện {SS, Vdd -5 %, 125oC} 31

Hình 3.22 Đo độ tuyến tính của mạch (IIP3) bằng phương pháp two-tone test [7] 32Hình 3.23 Kết quả mô phỏng schematic độ tuyến tính của mạch IF-PPF ở điều kiện {TT, Vdd=3.3V, 40oC} 33

Hình 3.24 Kết quả mô phỏng sau layout độ tuyến tính của mạch IF-PPF ở điều kiện {TT, Vdd=3.3V, 40oC} 34

Hình 3.25 Kết quả mô phỏng sau layout độ tuyến tính của mạch IF-PPF ở điều kiện {FF, Vdd+5%, -40oC}: 34

Hình 3.26 Kết quả mô phỏng sau layout độ tuyến tính – IIP3 của mạch IF-PPF ở điều kiện {SS, Vdd-5%, 125oC}: 35

Hình 3.27 Kết quả mô phỏng schematic và sau layout hệ số nhiễu của mạch IF-PPF ở điều kiện {TT, Vdd=3.3V, 40oC} 35

Hình 3.28 Kết quả mô phỏng sau layout hệ số nhiễu của mạch PPF theo PVT 36

Hình 4.1 Các thông số về đáp ứng tần số của một mạch LPF [14] 37

Hình 4.2 Một số dạng đáp ứng tần số của các mạch lọc thông dụng [14] 38

Hình 4.3 Sơ đồ mạch lọc thông thấp Elliptic bậc 5 sử dụng các phần tử RLC 40

Hình 4.4 Sơ đồ mạch lọc tích cực Elliptic bậc 5 40

Hình 4.5 Mô phỏng đáp ứng tần số mạch LPF với các thông số thiết kế ban đầu 43

Hình 4.6 Hiệu chỉnh giá trị của điện trở để đáp ứng yêu cầu về độ lợi 44

Hình 4.7 Nguyên lý hiệu chỉnh giá trị tụ điện để thay đổi tần số cắt của mạch LPF 45Hình 4.8 Bản layout mạch LPF (620*710um2) 46

Hình 4.9 Kết quả kiểm tra LVS của mạch LPF 46

Hình 4.10 Kết quả mô phỏng đáp ứng tần số theo schematic và sau layout của mạch LPF ở điều kiện {TT, Vdd=3.3V, 40oC} 47

Hình 4.11 Kết quả mô phỏng khả năng thay đổi tần số cắt của mạch LPF sau layout

Hình 4.20 So sánh hệ số nhiễu giữa schematic và sau layout của mạch LPF 53

Hình 4.21 Hệ số nhiễu của mạch LPF theo PVT 53

Hình 5.1 Cấu trúc mạch khuếch đại đảo dùng Opamp 56

Hình 5.2 Nguyên lý thay đổi độ lợi của mạch IF-VGA 57

Hình 5.3 Sơ đồ phân bố độ lợi của mạch IF-VGA 58

Hình 5.4 Sơ đồ mạch Opamp dùng cho khối IF-VGA 60

Hình 5.5 Sơ đồ thiết kế tầng khuếch đại thứ nhất của mạch IF-VGA 61

Hình 5.6 Sơ đồ thiết kế của khối IF-VGA 63

Hình 5.7 Bản layout khối IF-VGA (330*740 um2) 64

Hình 5.8 Kết quả kiểm tra LVS của khối IF-VGA 64

Hình 5.9 Mô phỏng đáp ứng tần số của khối IF-VGA ở mốc độ lợi 35dB 65

Hình 5.10 Mô phỏng sau layout khoảng thay đổi độ lợi của khối IF-VGA 65

Hình 5.11 Mô phỏng điện áp ngõ ra theo schematic và sau layout của khối IF-VGA

66

Hình 5.12 Kết quả mô phỏng điện áp ngõ ra sau layout theo PVT 66

Hình 5.13 Kết quả mô phỏng sau layout độ tuyến tính của mạch ở {TT, Vdd=3.3V, 40oC} 67

Hình 5.14 Mô phỏng sau layout OIP3 của khối IF-VGA ở {FF, Vdd + 5%, -40oC} 68

Hình 5.15 Mô phỏng sau layout OIP3 của khối IF-VGA ở {SS, Vdd - 5%, 125oC} 68

Hình 5.16 Kết quả mô phỏng hệ số nhiễu của khối IF-VGA ở mốc độ lợi 35dB 69

Hình 5.17 Kết quả mô phỏng hệ số nhiễu của khối IF-VGA ở mốc độ lợi 11dB 69

Hình 6.1 Cơ chế điều khiển độ lợi kiểu Feedback (a) và cơ chế điều khiển độ lợi kiểu Feedforward (b) [19] 72

Hình 6.2 Sơ đồ khối của IF-AGC 72

Hình 6.3 Nguyên lý mạch tách đỉnh dương sử dụng mạch gương dòng 74

Hình 6.4 Sơ đồ mạch IF-RSSI dùng cho khối IF-AGC 74

Hình 6.5 Nguyên lý hiệu chỉnh ripple và thời gian xác lập của mạch IF-RSSI 75

Hình 6.11 Sơ đồ lựa chọn các mức điện áp tham chiếu 79

Hình 6.12 Nguyên lý tạo điện áp tham chiếu (Vref) 79

Hình 6.13 Bản layout mạch tạo điện áp tham chiếu (145*155 um2) 80

Hình 6.14 Sơ đồ khối và giao diện của khối điều khiển số (Digital Control) 80

Hình 6.15 Kết quả mô phỏng điện áp ngõ ra của của mạch IF-VGA dưới sự điều khiển của khối IF-AGC sử dụng tín hiệu cảm biến từ IF-RSSI 83

Hình 6.16 Nguyên tắc thay đổi độ lợi của khối IF-AGC bằng tín hiệu VIFAGC 84

Hình 6.17 Mô phỏng hoạt động của khối IF-AGC sử dụng tín hiệu điều khiển

VIFAGC 84

Hình 7.1 Bản layout khối xử lý tín hiệu trung tần 86

Hình 7.2 Kết quả mô phỏng độ lợi của khối xử lý tín hiệu trung tần 87

Hình 7.3 Kết quả mô phỏng hệ số nhiễu của khối IF 88

Hình 7.4 Kết quả mô phỏng độ tuyến tính của khối IF (tính đến LPF) 89

Hình 7.5 Độ triệt tần số ảnh của khối IF 90

Hình 7.6 Đáp ứng tần số của khối IF khi thay đổi tần số cắt của mạch LPF 90

Hình 7.7 Biên độ điện áp ngõ ra của khối IF 91

Bảng 1.1 So sánh giữa hai chuẩn DVB-T và DVB-T2 [1] 2

Bảng 2.1 Thông số về nhiễu ảnh và can nhiễu từ kênh lân cận của chuẩn DVB-T2 6

Bảng 2.2 Thông số của khối RF Front-End theo chuẩn truyền hình số DVB-T2 8

Bảng 2.3 Thông số của các khối RF được cho trước 9

Bảng 2.4 Thông số thiết kế các khối chức năng trong phần xử lý tín hiệu trung tần14Bảng 3.1 Thông số thiết kế khối IF-PPF 20

Bảng 3.2 Thông số linh kiện của mạch IF-PPF thiết kế 24

Bảng 3.3 Thông số thiết kế Opamp cho IF-PPF 25

Bảng 3.4 So sánh kết quả mô phỏng mạch IF-PPF và yêu cầu thiết kế 36

Bảng 4.1 Thông số thiết kế mạch LPF 39

Bảng 4.2 Thông số chuẩn hóa dùng để thiết kế mạch lọc LPF [17] 42

Bảng 4.3 Thông số thiết kế của các tụ điện trong mạch LPF 45

Bảng 4.4 Thông số đạt được của khối LPF 54

Bảng 5.1 Thông số thiết kế của khối IF-VGA 55

Bảng 5.2 Giải thuật thay đổi độ lợi của mạch IF-VGA 59

Bảng 5.3 Giá trị các bit điều khiển độ lợi cho các tầng 59

Bảng 5.4 Thông số thiết kế của mạch Opamp dùng cho IF-VGA 60

Bảng 5.5 Thông số thiết kế của mạch Opamp dùng cho IF-VGA 61

Bảng 5.6 Thông số điện trở của ba tầng khuếch đại đầu tiên trong mạch IF-VGA 62

Bảng 5.7 Thông số điện trở của tầng khuếch đại thứ 4 trong mạch IF-VGA 62

Bảng 5.8 So sánh thông số đạt được của mạch IF-VGA và yêu cầu thiết kế 70

Bảng 6.1 Thông số thiết kế của mạch IF-RSSI 75

Bảng 6.2 Giá trị điện áp tham chiếu Vref1 và Vref2 ứng từng mốc điện áp mong muốn ở ngõ ra của chip thu 79

Bảng 6.3 Giao diện của khối điều khiển số 81

Đặt vấn đề

Hiện nay, các sản phẩm vi mạch đang được ứng dụng rộng rãi ở nhiều lĩnh vực khác nhau như truyền thông, thiết bị điện tử công-nông nghiệp và các thiết bị trong nhà Lĩnh vực vi mạch ở Việt Nam đang dần hình thành và từng bước phát triển để trở thành ngành công nghiệp mũi nhọn của nền kinh tế Sự phát triển của lĩnh vực vi mạch hứa hẹn đem lại những tác động tích cực đến ngành công nghiệp nước nhà Một mặt tạo ra giá trị kinh tế từ các sản phẩm thương mại, mặt khác xây dựng một nguồn lao động chất lượng cao, đồng thời tạo tiền đề cho các ngành công nghiệp khác

Trước tình hình đó, ngày 14/12/2012, UBND TP.HCM đã ban hành quyết định số 6358/QĐ-UBND phê duyệt “Chương trình phát triển công nghiệp vi mạch thành phố giai đoạn 2013-2020” với mục tiêu “ Xây dựng quy trình khép kín và đồng bộ cho ngành công nghiệp vi mạch thành phố Hồ Chí Minh với các khâu đào tạo, thiết kế, chế tạo chip, chế tạo và sản xuất ứng dụng, kinh doanh và quảng bá sản phẩm phù hợp với nhu cầu và tình hình phát triển của đất nước…” Bên cạnh đó, đề án số hóa truyền hình với kế hoạch thay đổi truyền hình tương tự bằng truyền hình số do Thủ tướng Chính phủ ký ngày 27/12/2011, Quyết định số 2451/QD-TTg về “Phê duyệt đề án số hóa truyền dẫn, phát sóng truyền hình mặt đất đến năm 2020” quy định: từ ngày 1/4/2014,toàn bộ thiết bị TV nhập khẩu hoặc sản xuất tại Việt Nam điều phải tích hợp chuẩn công nghệ số DVB-T2

Do đó, việc nghiên cứu thiết kế một chip thu truyền hình số là một vấn đề mang tính thực tiễn cao Trong đó, khối xử lý tín hiệu trung tần là khối cần thiết và quan

trọng của chip thu truyền hình số Chính vì vậy, học viên chọn đề tài “Nghiên cứu thiết kế khối xử lý tín hiệu trung tần cho chip thu truyền hình số” làm luận văn

tốt nghiệp Nội dung đề tài tập trung giải quyết các vấn đề của một khối xử lý tín hiệu cho phần trung tần trong chip thu truyền hình số Các thiết kế của đề tài sử dụng công nghệ CMOS 130nm

Giới thiệu truyền hình số mặt đất và chuẩn DVB-T2

Truyền hình số mặt đất (Digital Terrestrial Television) là công nghệ chuyển đổi từ tương tự sang kỹ thuật số Ưu điểm của loại truyền hình này là hình ảnh sắc nét, loại bỏ hoàn toàn hiện tượng nhiễu và bóng ma vốn là nhược điểm của truyền hình tương tự, không bị ảnh hưởng bởi nhiễu phát ra do máy vi tính, mô tơ điện, sấm sét Truyền hình số mặt đất có khả năng thu cố định hoặc di động trên các phương tiện giao thông như ô tô, tàu hoả Để sử dụng công nghệ này, người dùng cần có anten thu sóng và đầu thu kỹ thuật số (Set-top-box) để giải mã và chuyển đổi tín hiệu

Chuẩn DVB-T (Digital Video Broadcasting) là một trong những tiêu chuẩn truyền hình số mặt đất phổ biến ở nhiều quốc gia trên thế giới Tiêu chuẩn DVB-T2 được giới thiệu lần đầu tiên vào 6/2008 và được Viện tiêu chuẩn viễn thông Châu Âu – ETSI chuẩn hóa từ tháng 9/2009 Chuẩn DVB-T2 kế thừa và phát triển những ưu điểm của chuẩn DVB-T giúp tăng dung lượng tối thiểu 30% so với DVB-T Trong thực tế, dung lượng này có thể lên đến hơn 50% so với phiên bản trước, truyền được 4 – 6 kênh HDTV hoặc 12 – 16 kênh SDTV [1]

Bảng 1.1 So sánh giữa hai chuẩn DVB-T và DVB-T2 [1]

Khoảng bảo vệ 1/ 4, 1/8, 1/16, 1/32 1/4, 19/256, 1/8, 19/128, 1/16,

1/32, 1/128

Băng thông tín hiệu 6, 7, 8 (MHz) 1.7, 5, 6, 7, 8, 10 (MHz)

Cấu trúc chip thu truyền hình số và khối xử lý tín hiệu trung tần

Cấu trúc của chip thu truyền hình số

Vấn đề tần số ảnh là thách thức lớn trong việc thiết kế máy thu, đặc biệt là đối với máy thu truyền hình số Có nhiều cấu trúc máy thu cao tần dùng cho chip thu truyền hình số mặt đất đã được nghiên cứu, thiết kế và công bố trên các tạp chí uy tín về vi mạch và trong các datasheet của các hãng sản xuất chip lớn trên thế giới như NXP, SiliconLab, Maxim… Trong đó, hai cấu trúc máy thu thông dụng được dùng để hiện thực hóa các máy thu truyền hình số là cấu trúc đổi tần hai lần và cấu trúc đổi tần một lần sử dụng tần số trung tần khác không (Low-IF Receiver)

Cấu trúc máy thu đổi tần hai lần đã được ứng dụng trong chip thương mại MC44S803 [3] Ưu điểm của cấu trúc này là có thể loại bỏ hoàn toàn tần số ảnh nhờ vào hệ số phẩm chất cao của mạch lọc SAW Tuy nhiên, việc sử dụng thêm các bộ lọc bên ngoài chip sẽ làm tăng giá thành sản phẩm Ngoài ra, việc đổi tần nhiều lần sẽ làm tăng kích thước và công suất tiêu thụ của máy thu

Cấu trúc đổi tầng một lần với tần số trung tần khác không được ứng dụng trong các chip thu truyền hình số Si2141 của hãng SiliconLab [4] và TDA18271HD của hãng NXP [5] Trong cấu trúc đổi tần một lần, tần số cần thu và ảnh sẽ cùng được chuyển xuống tần số trung tần (thường được chọn là 5MHz) Khi đó, thành phần tín hiệu tần số ảnh sẽ chồng lấn lên tín hiệu cần thu gây méo dạng hoặc thậm chí phá hủy tín hiệu truyền hình Để giải quyết vấn đề trên, hãng SiliconLab đã chọn giải pháp triệt tín hiệu tần số ảnh trong miền số cho chip thu Si2141 [4] Tín hiệu trung tần được chuyển sang dạng số để thực hiện việc lọc tần số ảnh bằng DSP Phương pháp này cho ưu điểm vượt trội về khả năng triệt tín hiệu tần số ảnh lên đến 70dB [6] Tuy nhiên, khả năng thiết kế thành công các khối ADC, DAC và DSP là một thách lớn đối với phương pháp này Trong khi đó, hãng NXP chọn giải pháp triệt tín hiệu tần số ảnh bằng mạch lọc Polyphase Filter (PPF) cho chip TDA18271HD [5] Bằng cách tích hợp thêm các mạch RF-PPF và IF-PPF, khả năng triệt tín hiệu tần số ảnh của chip thu cao tần có thể đạt được 60dB Ưu điểm của phương pháp này là không cần dùng thêm các khối ADC, DAC và DSP Bên cạnh đó, nếu mạch lọc LPF được thiết

kế tốt thì toàn bộ phần RF Front-End có thể được tích hợp trong một chip thu duy nhất

Hai cấu trúc máy thu trên đều có những ưu điểm riêng, đáp ứng được yêu cầu của việc thiết kế chip thu truyền hình số Tuy nhiên, do sự phức tạp trong việc thiết kế các khối xử lý số (ADC, DAC và DSP) cũng như bài toán kinh tế khi sử dụng các mạch lọc bên ngoài chip (SAW filter), đề tài chọn phương án thiết kế khối xử lý tín hiệu trung tần dùng trong cấu trúc đổi tần một lần (Low-IF) sử dụng mạch lọc PPF để triệt tín hiệu tần số ảnh

Cấu trúc khối xử lý tín hiệu trung tần thiết kế

IF Polyphase FilterIF-VGAKhối xử lý tín hiệu RF

Khối xử lý tín hiệu IFIF-AGC

Hình 1.1 Cấu trúc máy thu truyền hình số Cấu trúc của máy thu mà đề tài hướng tới được mô tả như trên Hình 1.1 Theo đó, vấn đề xử lý tín hiệu truyền hình có thể được chia làm hai phần cơ bản là phần xử lý tín hiệu cao tần RF (RF-VGA, RF-PPF và Mixer) và phần xử lý tín hiệu trung tần IF (IF-PPF, LPF, IF-VGA và IF-AGC)

Ở phần xử lý tín hiệu cao tần, khối RF-VGA thực hiện chức năng khuếch đại hoặc suy hao tín hiệu RF thu được nhằm ổn định biên độ tín hiệu ngõ vào của các tầng phía sau Tiếp đó, khối RF-PPF có nhiệm vụ chuyển tín hiệu vi sai thành tín hiệu vi sai vuông pha (I+, I-, Q+, Q-) lệch nhau 90o Khối IQ mixer đổi tần tín hiệu RF cần thu và tín hiệu ảnh xuống tần số trung tần IF có tần số trung tâm là 5MHz Sau khi đổi tần, thành phần tần số mong muốn có pha biến thiên theo chiều dương còn thành phần tần số ảnh sẽ có pha biến thiên theo chiều âm [7]

Tiếp đến, khối IF-PPF sẽ loại bỏ thành phần tần số ảnh và giữ lại thành phần tần số cần thu Khối lọc thông thấp LPF được đặt ngay sau khối IF-PPF có tác dụng

chọn lọc kênh tần số mong muốn Theo chuẩn truyền hình số Việt Nam thì băng thông của mỗi kênh tín hiệu ~8MHz, và tần số trung tâm được chọn là 5MHz nên khối LPF cần phải có tần số cắt là 9MHz Khối IF-VGA là một mạch khuếch đại có độ lợi thay đổi được và được điều khiển bởi khối điều khiển độ lợi trung tần IF-AGC Sự phối hợp giữa hai khối IF-VGA và IF-AGC nhằm thực hiện chức năng khuếch đại và ổn định biên độ tín hiệu ngõ ra ở một mức cụ thể được quy định bởi chip giải mã Tóm lại, việc thiết kế khối xử lý tín hiệu trung tần thực tế là giải quyết ba vấn đề:

- Loại bỏ tần số ảnh - Chọn lọc kênh tần số mong muốn - Khuếch đại và ổn định biên độ tín hiệu ngõ ra của chip thu

Bố cục của đề tài

Đề tài tập trung nghiên cứu, thiết kế và layout khối xử lý tín hiệu trung tần cho chip thu truyền hình số gồm các khối: IF Polyphase Filter, LPF, IF-VGA và khối IF-AGC Bố cục của đề tài được trình bày như sau:

Chương 2 tính toán các thông số thiết kế cho các khối ở phần trung tần Chương 3 trình bày vấn đề tần số ảnh trong các máy thu sử dụng cấu trúc Heterodyne và phân tích các phương pháp triệt tín hiệu tần số ảnh Các lý thuyết về khối IF-PPF sẽ được vận dụng để thiết kế một mạch lọc tần số ảnh đáp ứng yêu cầu hệ thống

Chương 4 tính toán thiết kế khối LPF phù hợp với yêu cầu của chip thu truyền hình số

Chương 5 phân tích thiết kế khối khuếch đại có độ lợi thay đổi được IF-VGA Chương 6 xây dựng khối điều khiển độ lợi trung tần IF-AGC

Chương 7 ghép nối các khối thành phần trong phần xử lý tín hiệu trung tần và mô phỏng đánh giá

Chương 8 tổng kết những kết quả đạt được của đề tài và đề xuất hướng phát triển

Các thông số yêu cầu của chip thu truyền hình số theo quy chuẩn Việt Nam

Theo quy chuẩn Việt Nam về truyền hình số mặt đất [2], các thông số yêu cầu đối với máy thu theo chuẩn DVB-T2:

Tỉ số tín hiệu trên nhiễu

Theo tiêu chuẩn truyền hình số Việt Nam, tỉ số tín hiệu trên nhiễu của kênh truyền Ricean và Reyleigh lần lượt là:

/ 17.61

RiceanRayleigh

Để đảm bảo chất lượng tín hiệu truyền hình số tốt nhất, tỉ số tín hiệu trên nhiễu cho kênh truyền Reyleigh sẽ được sử dụng để thực hiện đề tài

Hệ số nhiễu (NF)

Chuẩn truyền hình số Việt Nam quy định về hệ số nhiễu là 6dB cho tất cả các băng tần truyền hình số mặt đất Ngoài ra, máy thu cần phải có khả năng chịu được can nhiễu từ các kênh lân cận và nhiễu ảnh được cho như Bảng 2.1

Bảng 2.1 Thông số về nhiễu ảnh và can nhiễu từ kênh lân cận của chuẩn DVB-T2 Băng Băng thông

tín hiệu [MHz]

Băng thông kênh [MHz] Tỉ số nhiễu trên tín hiệu [dB]

Kênh lân cận Kênh khác Kênh ảnh

Công suất tối đa, công suất tối thiểu (độ nhạy)

Tiêu chuẩn Việt Nam yêu cầu thiết bị thu phải có khả năng đáp ứng được tín hiệu đầu vào DVB-T2 có công suất tối đa là Pmax = -25 dBm Mức tín hiệu tối thiểu mà máy thu có thể đáp ứng được xác định theo phương trình [7]:

IMD

sig

sigsig

IP

Output Noise Floor

2(IIP3 – Psig)

Hình 2.1: Tính toán IIP3 của hệ thống RF Front-End

Biên độ tín hiệu ngõ ra

Việc xác định biên độ tín hiệu ngõ ra của chip thu cao tần phụ thuộc vào yêu cầu của các chip giải mã tín hiệu truyền hình số trên thị trường Ví dụ như các chip giải mã của hãng NXP, SiliconLab thì biên độ tín hiệu ngõ vào cần có giá trị từ 1Vpp vi sai đến 2Vpp vi sai Trở kháng ngõ vào của các mạch ADC của các chip này có giá trị khoảng 2K vi sai Do đó, ngõ ra của chip thu cao tần được thiết kế sao cho có thể đạt điện áp 2Vpp vi sai trên tải 2K vi sai

Độ lợi của hệ thống

Với giá trị điện áp ngõ ra là 2Vpp vi sai trên tải 2K vi sai, mức công suất cần đạt được ở ngõ ra của chip thu cao tần tương ứng là -6dBm Trong khi đó, mức công suất tín hiệu ngõ vào thay đổi từ -79dBm đến -25dBm nên độ lợi công suất của hệ

thống sẽ phải có khả năng thay đổi trong khoảng 19dB – 73dB Độ triệt tín hiệu tần số ảnh

Với thông số về nhiễu ảnh lớn hơn tín hiệu cần thu là 28dB (Bảng 2.1), tỉ số tín hiệu trên nhiễu SNR cần đạt được là 20dB, do đó, hệ thống phải có khả năng triệt được nhiễu ảnh với hệ số triệt tối thiểu là 48dB Để dự phòng cho những sai lệch có thể xảy ra trong quá trình chế tạo, yêu cầu về độ triệt nhiễu ảnh được chọn là 60dB Đây cũng là độ triệt nhiễu ảnh mà các chip thu thương mại hiện nay có thể đạt được [4] [5]

Các thông số kỹ thuật phần RF Front-End của chip cao tần thu tín hiệu truyền hình số mặt đất được tóm tắt như Bảng 2.2

Bảng 2.2 Thông số của khối RF Front-End theo chuẩn truyền hình số DVB-T2 Băng tần số hoạt động VHF: 174 – 230 MHz,

UHF: 470 – 790 MHz

Tần số trung tâm ngõ ra 5 MHz Biên độ tín hiệu ngõ ra 2 Vpp Hệ số nhiễu của chip < 6 dB

Công suất thu nhỏ nhất, Pmin -79 dBm Công suất thu lớn nhất, Pmax -25 dBm

Filter

IF Polyphase

Khối xử lý tín hiệu RF

Khối xử lý tín hiệu IFIF-AGC

Hình 2.2 Cấu trúc phần Front-End của máy thu cao tần Low-IF Hệ thống RF Front-End ở Hình 2.2 có yêu cầu về thông số thiết kế như trong Bảng 2.2 Hệ thống gồm hai phần chính là khối xử lý tín hiệu cao tần RF và khối xử lý tín hiệu trung tần IF Trong đó, khối xử lý tín hiệu cao tần và Mixer (RF blocks) có thông số thiết kế như trong Bảng 2.3 Thông số của các khối IF được tính toán để thỏa yêu cầu của hệ thống về độ lợi, hệ số nhiễu và độ tuyến tính

Bảng 2.3 Thông số của các khối RF được cho trước

Specs -9dB  21dB 4.5dB -10dBm

Yêu cầu về độ lợi

Thông số thiết kế hệ thống Front-End ở Bảng 2.2 yêu cầu khối RF Front-End cần có độ lợi thay đổi trong khoảng từ 19dB đến 73dB Các khối xử lý tín hiệu RF có khả năng thay đổi 30dB độ lợi từ -9dB đến 21dB Do đó, khối xử lý tín hiệu trung tần cần có khả năng thay đổi độ lợi trong khoảng từ 28dB đến 52dB

Đối với khối IF-PPF, vì đây là mạch lọc thụ động RC nên có đặc điểm là làm suy hao tín hiệu, nhiễu lớn và độ tuyến tính cao Việc tín hiệu đi qua mạch IF-PPF đồng thời chịu ảnh hưởng bởi suy hao và nhiễu lớn sẽ làm ảnh hưởng nghiệm trọng đến nhiễu tổng cộng của toàn hệ thống Do đó, khối IF-PPF cần phải được khuếch đại để giúp cân bằng vấn đề nhiễu Độ lợi công suất của khối được chọn là 0dB

Khối LPF có thể thiết kế với một độ lợi hợp lý để giảm bớt gánh nặng cho khối IF-VGA phía sau Độ lợi công suất của khối được chọn có giá trị là 17dB

Khối IF-VGA có chức năng khuếch đại tín hiệu ngõ ra trước khi đưa vào mạch ADC phía sau nên độ lợi là vấn đề cần được quan tâm hàng đầu khi thiết kế Để thỏa mãn yêu cầu về độ lợi của khối xử lý tín hiệu trung tần là từ 28dB đến 52dB, khối IF-PPF và LPF cung cấp 17dB, suy ra, độ lợi của khối IF-VGA phải có thể thay đổi từ 11dB đến 35dB

Yêu cầu về hệ số nhiễu

Theo quy chuẩn Việt Nam, hệ số nhiễu của máy thu cần nhỏ hơn 6dB Trong đó, các khối RF được thiết kế với hệ số nhiễu là 4.5dB (Bảng 2.3) Sau khi khảo sát khả năng thiết kế của mạch, hệ số nhiễu của khối IF-PPF và LPF được chọn lần lượt là 16dB và 20dB Khối IF-VGA là mạch khuếch đại nên vấn đề nhiễu có thể được tối ưu ở mức 15dB Tính toán lại hệ số nhiễu của hệ thống, sử dụng công thức Friis:

Yêu cầu về độ tuyến tính

Thông số về độ tuyến tính của hệ thống (-12dBm) xuất phát từ yêu cầu khắt khe của truyền hình số mặt đất là có thể có thành phần can nhiễu (interferer) lớn hơn tín hiệu mong muốn 38dB sẽ đi vào máy thu Thành phần can nhiễu này sẽ tạo ra thành phần IMD bậc ba có tần số trùng với tần số mong muốn Do đó, các khối bên trong máy thu cần được thiết kế sao cho thành phần IMD bậc ba của can nhiễu nhỏ hơn mức nhiễu nền của hệ thống Như mô tả ở Hình 2.3, khối IF-VGA sẽ không bị ảnh hưởng bởi các thành phần can nhiễu này vì thành phần can nhiễu sau khi đi qua khối LPF sẽ bị suy hao mạnh xuống mức thấp hơn mức nhiễu nền của máy thu Do

đó, độ tuyến tính của khối IF-VGA sẽ không được tính theo thông số IIP3 của hệ thống là -12dBm Thay vào đó, độ tuyến tính của khối IF-VGA sẽ được đánh giá thông qua thông số OIP3 Thông số này đặc trưng cho tỉ số giữa biên độ tín hiệu ngõ ra và thành phần IMD bậc ba gây ra bởi chính những tín hiệu trong cùng một kênh truyền hình Tham khảo các chip thu truyền hình hiện nay, thông số OIP3 cần lớn hơn 140dBuV [8]

SignalInterferer

Antenna

RFSignal

IFSignal

SignalInterferer

SignalInterferer

SignalInterferer

SignalInterferer

SignalInterferer

Hình 2.3 Ảnh hưởng của can nhiễu 38dB đến các khối trong hệ thống Frond-End Để đạt được IIP3 của toàn chip thu là -12dBm, thông số về độ tuyến tính của khối IF-PPF và LPF được chọn dựa vào khả năng thiết kế của từng khối có giá trị lần lượt là 19dBm và 20dBm IIP3 của toàn hệ thống tính đến LPF được kiểm tra lại:

Hình 2.4 Kiểm tra thông số các khối chức năng bằng phần mềm AppCad Các thông số về độ lợi trên đây được tính theo độ lợi công suất Tuy nhiên, trong quá trình thiết kế các khối ở phần trung tần, việc mô phỏng đánh giá mạch thông qua độ lợi công suất sẽ không thuận tiện bằng độ lợi điện áp Do đó, các giá trị độ lợi công suất sẽ được quy đổi sang giá trị độ lợi điện áp sử dụng sơ đồ mạch ở Hình 2.5

in

VA

PVRP  VR

10log( L)

in

RAA

R

Các khối LPF và IF-VGA có cấu trúc khuếch đại đảo dùng Opamp nên trở kháng ngõ vào có giá trị thuần trở Giá trị trở kháng ngõ vào của các khối này được chọn sao cho tối ưu nhất về kích thước, công suất tiêu thụ và nhiễu Kết quả, trở kháng ngõ vào của khối LPF và IF-VGA được chọn lần lượt là Rin_LPF= 10K vi sai, và Rin_IF-VGA = 2K vi sai (Hình 2.6) Suy ra:

210log( ) 17 7 10

102

IF-PPF

Hình 2.6 Trở kháng ngõ vào của mỗi tầng trong khối xử lý tín hiệu trung tần Đối với khối IF-PPF, vì đây là mạch nhiều pha, trở kháng ngõ vào của mạch không thuần trở và phụ thuộc nhiều vào các tầng bên trong mạch nên khó quy đổi độ lợi bằng công thức Do đó, độ lợi điện áp của mạch sẽ được xác định khi thiết kế và được tối ưu sao cho bằng độ lợi công suất: AV IF PPF(  ) AP IF PPF(  ) 0dB

Các thông số tính toán trên đây rút ra từ yêu cầu thiết kế hệ thống Bên cạnh đó, các khối chức năng cần đạt được những yêu cầu riêng Cụ thể là:

- Khối IF-PPF cần có độ triệt tín hiệu tần số ảnh là 60dB trên toàn băng thông từ 1MHz-9MHz

- Khối LPF cần thiết kế có tần số cắt là 9MHz, độ gợn sóng (passband ripple) dưới 1dB Đối với tín hiệu truyền hình số DVB-T2, các kênh tần số (8MHz) được đặt cạnh nhau trên trục tần số Trong trường hợp xấu, kênh tần số thứ n+2 có thể lớn hơn kênh tín hiệu cần thu (kênh n) 38dB, với yêu cầu về SNR là 20dB, khối LPF cần có độ suy hao tần số ở vùng stopband là 60dB Theo một số chip thu hiện nay [5], vùng stopband này được tính từ tần số fstop=18MHz

- Khối IF-VGA cần có điện áp ngõ ra đạt 2Vpp vi sai trên tải 2K vi sai và phải có khả năng thay đổi độ lợi 1dB trên mỗi bước nhảy

- Khối điều khiển độ lợi trung tần IF-AGC là một phần của hệ thống điều khiển độ lợi AGC của toàn chip thu Nhiệm vụ của khối IF-AGC là điều khiển độ lợi của khối IF-VGA sao cho biên độ tín hiệu ngõ ra của máy thu ổn định ở mức mà mạch ADC phía sau yêu cầu Đối với các chip giải mã thông dụng hiện nay thì mức biên độ này có giá trị có thể thay đổi được với các giá trị tương ứng là 1Vpp, 1.4Vpp và 2Vpp vi sai

Bảng 2.4 Thông số thiết kế các khối chức năng trong phần xử lý tín hiệu trung tần

(1dB/step)

Độ tuyến tính IIP3 = 19dBm IIP3 = 20dBm OIP3 = 140dBuV

Nội dung chương này được mở đầu bằng việc trình bày vấn đề tần số ảnh trong các máy thu sử dụng cấu trúc Heterodyne và các phương pháp triệt tín hiệu tần số ảnh Tiếp theo đó, đề tài sẽ thiết kế một khối lọc tần số ảnh sử dụng cấu trúc PPF để đáp ứng yêu cầu hệ thống Các mô phỏng, đánh giá khối IF-PPF sẽ được trình bày ở cuối chương

Vấn đề tần số ảnh và các phương pháp triệt tín hiệu tần số ảnh

im

 được gọi là tần số ảnh

Hình 3.1 Vấn đề tần số ảnh trong các cấu trúc máy thu Heterodyne [7] Sau khi được đổi tần, tần số ảnh chồng lấn lên tần số mong muốn nên không thể được loại bỏ bởi các mạch lọc thông dải Vì vậy, vấn đề triệt tín hiệu tần số ảnh là cực kỳ quan trọng trong việc thiết kế các bộ thu cao tần

Các phương pháp triệt tín hiệu tần số ảnh

Phương pháp triệt tín hiệu tần số ảnh kinh điển nhất là sử dụng các mạch lọc thông dải để lọc bỏ tần số ảnh trước khi trộn tần (Hình 3.2) Tuy nhiên, việc thiết kế một mạch lọc có tính chọn lọc cao ở tần số RF là vấn đề rất khó

Hình 3.2 Sử dụng mạch lọc để loại bỏ tần số ảnh trước khi trộn tần Phương pháp thứ hai là triệt tín hiệu tần số ảnh thông qua việc trộn tần dùng cấu trúc Hartley hoặc Weaver Cấu trúc Hartley khá nhạy với sự sai lệch về pha và biên độ của hai tín hiệu I và Q Cấu trúc Weaver là một dạng cải tiến của cấu trúc Hartley Trong đó, mạch dịch pha 90o được thay bởi một mạch trộn tần để giảm sai lệch mà mạch dịch pha có thể gây ra Tuy nhiên, việc thêm một lần đổi tần sẽ thêm các mạch Mixer, LPF, PLL làm tăng kích thước và công suất tiêu thụ của toàn hệ thống [7]

Phương pháp thứ ba là chuyển tín hiệu IF sang miền số để xử lý Phương pháp này đã được áp dụng trong chip thu thương mại Si2141 [4] Việc chuyển toàn bộ tín hiệu IF sang miền số có thể triệt tín hiệu tần số ảnh tốt Tuy nhiên, theo tiêu chuẩn DVB-T2 thì tín hiệu ngõ ra của chip thu truyền hình số là tín hiệu tương tự nên tín hiệu sau khi triệt tín hiệu tần số ảnh cần phải được chuyển ngược về dạng tương tự Việc chuyển đổi tín hiệu IF qua lại giữa hai miền tương tự và số sẽ tiêu tốn nhiều năng lượng Do đó, cấu trúc này chỉ thích hợp đối với các chip thu có tích hợp chip giải mã

Phương pháp thứ tư là sử dụng mạch PPF để triệt tín hiệu tần số ảnh Phương pháp này có thể triệt tín hiệu tần số ảnh lên đến 60dB và đã được ứng dụng trong chip thu truyền hình số TDA18211HD [5] Ưu điểm của phương pháp này là độ triệt tín

hiệu tần số ảnh cao, dễ thực hiện và hoàn toàn có thể tích hợp bên trong chip thu Vì vậy, đề tài chọn phương án sử dụng mạch lọc PPF để triệt tín hiệu tần số ảnh

Mạch Polyphase filter và nguyên lý triệt tín hiệu tần số ảnh

Ban đầu, mạch PPF được nghiên cứu để tạo ra tín hiệu vi sai vuông pha sau đó được phát triển để triệt tín hiệu tần số ảnh Thực chất, việc triệt tín hiệu tần số ảnh được thực hiện bằng ba khối chức năng mắc liên tiếp nhau là RF-PPF, Mixer và IF-PPF (Hình 3.3) Trong đó, khối RF-PPF sẽ chuyển tín hiệu vi sai ngõ vào thành tín hiệu vi sai vuông pha ngõ ra [9] Khối Mixer thực hiện nhiệm vụ đổi tần tín hiệu vi sai vuông pha RF thành tín hiệu vi sai vuông pha IF ở ngõ ra Ngoài ra, quá trình đổi tần còn thay đổi pha của chuỗi tín hiệu ảnh thành chuỗi có pha biến thiên theo chiều kim đồng hồ (chiều âm) trong khi vẫn giữ pha của tín hiệu mong muốn biến thiên ngược chiều kim đồng hồ (chiều dương) như mô tả ở Hình 3.4 [10]

Mixer

IF

RF PolyphaseFilter

IF Polyphase Filter

VCO

Hình 3.3 Các khối chức năng tham gia vào việc triệt tín hiệu tần số ảnh

Hình 3.4 (a) chuỗi tín hiệu có pha âm, (b) chuỗi tín hiệu có pha dương

RVin,1 = Iin+

Hình 3.5 Mạch PPF cho tín hiệu có pha biến thiên theo chiều dương đi qua và làm

suy hao tín hiệu có pha biến thiên theo chiều âm Việc phân tích nguyên lý triệt tín hiệu tần số ảnh của mạch PPF được thực hiện bằng cách xét một mạch PPF được cấu thành từ các phần tử RC (Hình 3.5) Mỗi tổ hợp RC này hình thành nên một tầng PPF với một điểm cực được tính bởi công

Ma trận thể hiện mối quan hệ giữa dòng điện và điện áp ngõ vào và ngõ ra trong Hình 3.6 có có dạng [9]:

,

,, (3.2) Trong đó,  là độ lệch pha giữa các tín hiệu trong một chuỗi tín hiệu ngõ vào,    / 2đối với tín hiệu mong muốn và   / 2đối với tín hiệu ảnh Dẫn nạp tương đương của các nhánh: Y1=1/R, Y2=sC Đối với chuỗi tín hiệu mong muốn, biểu thức (3.2) có dạng:

1

K outK in

1( )

1

K outK in

00

( )( )

HIRR

H



C3Iin+

Hình 3.7 Sơ đồ mạch PPF ba tầng (a), Độ triệt tần số tỉ lệ với số tầng PPF (b)

Thiết kế và layout mạch IF-PPF

Yêu cầu thiết kế

Từ những phân tích hệ thống ở phần 2.2, thông số yêu cầu cho khối IF-PPF được cho trong bảng bên dưới:

Bảng 3.1 Thông số thiết kế khối IF-PPF

IF-PPF IRR BW Voltage Gain Noise Figure IIP3

Số tầng cần thiết kế của khối IF-PPF

Số tầng của khối IF-PPF có thể được xác định bằng cách giải phương trình về độ triệt tín hiệu tần số ảnh cùng với các dữ liệu về băng thông và độ sai lệch của linh kiện [11] Tuy nhiên, cách làm này chỉ cho kết quả chính xác nếu số tầng sử dụng nhỏ hơn bốn Khi số tầng cần thiết kế lớn hơn bốn, phương pháp thực nghiệm thường được sử dụng Đầu tiên, thiết kế hai tầng PPF có điểm cực tương ứng là tần số thấp nhất fmin và tần số cao nhất fmax của băng thông cần triệt tín hiệu tần số ảnh Hai tầng này sẽ là tầng đầu và tầng cuối của mạch PPF nhiều tầng Lần lượt thiết kế thêm các tầng PPF khác có điểm cực nằm trong khoảng fmax và fmin Ghép các tầng này vào chuỗi PPF sao cho các điểm cực cách nhau cùng một hệ số tỉ lệ:

Tăng dần số tầng và mô phỏng đánh giá đến khi đạt được độ triệt tín hiệu tần số ảnh mong muốn Áp dụng phương pháp này, số tầng cần thiết của mạch IF-PPF được xác định là 7 tầng RC mắc nối tiếp nhau Sơ đồ mạch và đáp ứng tần số tương ứng được mô tả như Hình 3.8 và Hình 3.9

Hình 3.8 Sơ đồ mạch IF-PPF 7 tầng RC