CƠ SỞ LÝ THUYẾT
Cấu tạo tế bào sinh học và nguồn gốc của trở kháng sinh học
2.2.1 Cấu tạo của tế bào sinh học
Các mô sinh học, bao gồm mô động vật và mô thực vật, được hình thành từ các đơn vị sống gọi là tế bào sinh học (Hình 2.3a, b) [14, 15] chúng được sắp xếp trong không gian ba chiều (3D) để tạo nên các cấu trúc 3D của các mô động vật và thực vật (Hình 2.3c, d) Các tế bào này đều có dịch nội bào (ICF) được bao bọc bởi một lớp màng Trong đó, các tế bào động vật (Hình 2.3a) chỉ có một lớp màng bao bọc, gọi là màng tế bào (CM); trong khi các tế bào thực vật (Hình 2.3b) có thêm một lớp màng bao bọc khác gọi là vách (thành) tế bào để bảo vệ các tế bào và độ bền vững cơ học của chúng Thông thường, các tế bào sinh học nằm trong một chất nền (matrix) gọi là dịch ngoại bào (ECF), dịch này gồm các phân tử ngoại bào để cung cấp hỗ trợ cấu trúc và sinh hóa cho các tế bào trong mô [14, 15]
Hình 2.3 Cấu trúc của tế bào sinh học và mô: a) giải phẫu tế bào động vật, b) giải phẫu tế bào thực vật;c) giải phẫu mô động vật, d) giải phẫu mô thực vật [14]
2.2.2 Nguồn gốc của trở kháng điện sinh học
Bởi vì dịch nội bào (ICF) và dịch ngoại bào (ECF) đều có cấu tạo từ các vật chất dẫn điện khác nhau (bao gồm dung dịch ion và các vật chất có tính dẫn điện cao), dưới tác dụng kích thích của tín hiệu điện áp hoặc dòng điện xoay chiều (AC), cả hai đóng vai trò như một điện trở thông thường [14] và tạo thành một đường dẫn cho dòng điện đi xuyên qua mô (Hình 2.5a) Ngược lại, màng tế bào (CM) (Hình 2.4) có cấu tạo gồm một lớp lipid kép không dẫn điện (Hình 2.4a) nằm “kẹp” giữa hai lớp protein dẫn điện tạo thành cấu trúc protein-lipid-protein ( P-L-P) [3] Trong cấu trúc P-L-P này (Hình 2.4c), “đuôi kỵ nước” không hấp thụ nước được “giấu” vào trong và “đầu ưa nước” được để ra ngoài, gắn với lớp protein Khi xuất hiện tín hiệu điện xoay chiều, màng tế bào hoạt động giống như các tụ điện “rò” [16] và tạo ra điện kháng điện dung (capacitive reactance)
Hình 2.4 Cấu trúc màng tế bào của các tế bào sinh học: (a, b) mô hình 2D và 3D của các lớp P-L-P của một phần màng tế bào biệt lập, (c) mô hình 2D của cấu trúc kẹp protein-lipid-protein của màng tế bào
Kết quả là, khi ta áp vào một tín hiệu điện áp hoặc dòng điện xoay chiều, các tế bào sinh học lơ lửng trong ECF tạo ra một trở kháng điện phức tạp phụ thuộc tần số, hay còn được gọi là trở kháng điện sinh học hoặc đơn giản hơn là trở kháng sinh học ( ) [3]; là hàm của thành phần mô cũng như tần số của tín hiệu AC được đặt vào Trở kháng ( ) là một đại lượng phức tạp và thay đổi theo cấu trúc mô, thành phần mô, sức khỏe mô và tần số tín hiệu Chính vì vậy mà trở kháng thay đổi tùy theo đối tượng, loại mô và đôi khi thay đổi theo chiều đo trong cùng một loại mô.
Mô hình trở kháng tương đương
Để nghiên cứu tính chất điện của mô sinh học, cấu trúc tế bào được mô phỏng bằng các mạch điện tương đương Trở kháng sinh học của một tế bào nằm lơ lửng trong dịch ngoại bào có thể được mô hình hóa bằng cách xem xét phản ứng điện riêng lẻ của tất cả các thành phần trong tế bào [14] Do đó, trở kháng sinh học của tế bào và mô được tạo ra bởi sự kết hợp của trở kháng dịch ngoại bào ( ), trở kháng dịch nội bào ( ) và điện dung màng tế bào ( ) [14] Đường đi của dòng điện xuyên qua các tế bào (Hình 2.5a) trong mô phụ thuộc vào , và [14] Ngoài ra, vì điện kháng điện dung (| | = 1⁄ ) phụ thuộc vào tần số tín hiệu, do đó khả năng xuyên sâu của tín hiệu điện đối với mô sinh học cũng phụ thuộc tần số Ở tần số thấp ( ), điện dung màng tạo ra điện kháng (điện dung) rất cao (| | 1⁄ ), làm cho trở kháng qua tế bào tăng lên rất cao, cản trở không cho phép tín hiệu điện đi xuyên qua (đường chấm gạch màu xanh dương) Ngược lại, ở tần số cao, điện kháng điện dung của màng tế bào thấp, dòng điện dễ dàng đi xuyên qua (đường chấm gạch màu đỏ) các tế bào bằng cách xuyên qua màng tế bào Bằng cách kết hợp trở kháng của ECF và tế bào đặt song song với nhau như hình 2.5b, ta sẽ thu được một mô hình mạch điện tương đương đơn giản
Hình 2.5 Đặc tính trở kháng phụ thuộc tần số của mô sinh học và mô hình mạch tương đương đơn giản của chúng: a) đường đi của dòng điện qua các tế bào sinh học trong mô, b) mô hình Fricke đơn giản 3 thành phần (mô hình 3 phân tử 2R1C)
Giá trị của các thành phần trong mạch điện xác định đáp ứng điện (electrical response) Một tế bào đơn lẻ được phân tách từ mô và được mô phỏng bằng một mạch tương đương bao gồm các điện trở và tụ điện được sắp xếp nối tiếp và song song Do đó, một khối mô có thể được coi là một mạng lưới gồm các tế bào, chứa nhiều bảng mạch nhỏ [14, 15] Dưới đây là một vài mô hình mạch điện tương đương được sử dụng phổ biến để đại diện cho các khối mô Tất cả các mô hình này đều được xây dựng trong trường hợp lý tưởng, giả định rằng cấu trúc mô, kích thước, hình dạng và hướng là đồng nhất
2.3.1 Mô hình Cole-trở kháng Đây là mô hình cổ điển và được sử dụng rộng rãi nhất, được mô tả như hình (2.6)
Mô hình này được đề xuất bởi chính Kenneth Cole vào năm 1940 Mô hình này dựa trên việc thay thế tụ điện lý tưởng trong mô hình Debye bằng một phần tử chung gọi là phần tử pha không đổi (CPE) [15, 17]
Hình 2.6 Mô hình Cole-trở kháng biểu diễn trở kháng phụ thuộc tần số của các mô sinh học; khi
=1 CPE đóng vai trò như một tụ điện lý tưởng, khi = 0 CPE đóng vai trò như một điện trở thuần
Mô hình này bao gồm ba thành phần mạch giả thuyết: điện trở tần số thấp , điện trở tần số cao và phần tử pha không đổi (CPE) Trở kháng của CPE là = trong đó = ( ) = [cos( /2) + ( /2)] Trong đó, là hằng số đặc trưng có thể được gọi là thời gian thư giãn (relaxation time), là tham số lũy thừa không thứ nguyên, là hằng số phản ánh sự phân bố trong phân tán (dispersion) và được sử dụng để điều chỉnh ‘hành vi’ điện dung không giới hạn của màng tế bào trong các mô sinh học do tổn hao điện môi (dielectric losses) [17, 18] Trở kháng của mô hình Cole được tính bởi:
Hơn nữa, phương trình Cole-Cole (2.7) có liên quan đến mô hình Fricke thông qua các phương trình (2.8), (2.9) [18] Các thông số điện trong phương trình điều chỉnh (fitting equations) phản ánh các tính chất vật lý và hóa học của mô sinh học Các mô hình dự đoán cho các thông số chất lượng được thiết lập với dữ liệu đầu vào là các tham số điện, đó là nguyên tắc áp dụng EIS để đánh giá chất lượng thực phẩm
Hình 2.7 Đồ thị Cole - Cole
Mô hình Fricke đã được mô tả ở hình 2.5b Đây cũng là một mô hình cơ bản, đơn giản và rất thích hợp để mô phỏng hệ thống sinh học ở cấp độ hiển vi bằng các thành phần điện tử [4, 18] Nó xem mô sinh học như là các tế bào có huyền phù đồng nhất nằm trong môi trường chứa chất lỏng điện giải (ionized liquid medium) và mô phỏng các thành phần mô sinh học, như màng, dịch nội bào (ICF) và dịch ngoại bào (ECF) bằng các yếu tố điện thụ động, như điện trở và tụ điện được mắc nối tiếp và song song với nhau
Mô hình này bao gồm ba thành phần ( , , ) Các ion và tồn tại trong ECF Trong ICF, cation chính là , trong khi các anion chính là phosphate và protein Do đó, ICF và ECF có thể được coi là chất điện giải Màng tế bào hoạt động như một tụ điện Ở tần số thấp, dòng điện không thể đi qua màng tế bào vì trở kháng cao, trong khi ở tần số cao hơn, dòng điện đi qua ECF, màng tế bào và ICF Thông số của ba yếu tố điện phụ thuộc vào nồng độ ion và tính lưu động trong quá trình trao đổi chất của tế bào, điều này phản ánh tính chất hóa lý của mô sinh học Mô hình này đã được sử dụng rộng rãi trong tế bào, vi sinh vật treo lơ lửng trong môi trường lỏng và môi trường đồng nhất [18]
Theo phương trình (2.7), khi =1, bài báo cáo [18] đã kết luận rằng mô hình Fricke chưa đủ chính xác để khớp phù hợp (fitting) với dữ liệu thí nghiệm [18] Bởi trong thực tế, màng tế bào không thể hiện ‘hành vi’ giống như một tụ điện thuần Do đó theo phương trình Cole-Cole (2.7), phần tử được thay thế bởi một phần tử CPE sẽ đạt được kết quả tốt hơn [26]
Hình 2 8 Mô hình Fricke điều chỉnh (Modified Fricke)
Mô hình được đề xuất bởi Hayden và các đồng nghiệp (Hayden et al., 1969) khi họ khám phá ra mối quan hệ định lượng giữa trở kháng thực vật, nhiệt độ và độ ẩm Các tế bào của củ khoai tây khi quan sát dưới kính hiển vi cho thấy chúng có đường kính xấp xỉ nhau Do đó, dựa theo cấu trúc tế bào thực vật, các tế bào này tương đương với nhiều điện trở-tụ điện nhỏ nối song song với thành tế bào Mô hình Hayden được mô tả trong hình 2.9a gồm là điện trở của thành tế bào, là điện trở của màng tế bào, là điện trở của tế bào chất của tế bào và là điện dung của tất cả các loại màng [15]
Trở kháng của mô hình Hayden được biểu diễn:
Hình 2.9 a) Mô hình cấu trúc giải phẫu đơn giản của quả, b) Mô hình tương đương Hayden (Hayden et al., 1969), c) mạch điện tương đương lớp vỏ kép được đề xuất bởi Zhang và Willison (1991) cho thấy trở kháng không bào (Z V ) được hình thành do điện trở dịch không bào (R VS ) và điện dung tonoplast (màng không bào) (C TP )
2.3.4 Mô hình vỏ kép (double-shell)
Trái ngược với mô hình Hayden, mô hình (lớp) vỏ kép bổ sung thêm một nhánh, đó là điện trở không bào và điện dung màng không bào (tonoplast) nối tiếp nhau (Hình 2.9c) Các thành phần khác nhau trong mạch bao gồm điện trở thành tế bào ( ), điện trở tế bào chất ( ), điện trở không bào ( ), là điện dung màng sinh chất (plasmalemma) và là điện dung màng không bào Mô hình này cũng được sử dụng trong một số nghiên cứu thực vật, chẳng hạn như đo trở kháng trên quả xuân đào (Harker et al., 1994a), quả hồng (Harker et al., 1997), quả kiwi (Bauchot et al., 2000) ) và lá của Peperomia obtusifolia L và Brassica oleracea L (Zhang et al., 1993) Tuy nhiên, do độ phức tạp của mô hình nên nó ít khi được ứng dụng rộng rãi
Tóm lại, trong tất cả các mô hình thì mô hình Fricke và mô hình Fricke biến đổi là mô hình mạch tương đương cổ điển nhất cho mô sinh học và vẫn được sử dụng trong nghiên cứu gần đây về mô động vật hoặc thực vật, như ước tính độ tươi của cá chép [29], phát hiện mức độ dinh dưỡng phốt pho cho Solanum lycopersicum [20] và sự thay đổi mô khoai tây khi bị khô [19]
Tương tự như ‘hành vi’ trở kháng của bất kỳ vật liệu nào khác, trở kháng sinh học cũng phụ thuộc vào thành phần vật chất, kích thước hình học và định hướng của các tế bào và mô sinh học Do đó, nghiên cứu đáp ứng tần số của trở kháng sinh học trong một dải tần số phù hợp, người ta có thể nhận được một lượng lớn thông tin về giải phẫu mô, sinh lý học và bệnh lý [1, 13, 18].
Phổ trở kháng điện (Electrical Impedance Spectroscopy)
Phổ trở kháng điện (EIS) là một phương pháp phân tích tính chất điện của bất kỳ vật liệu và hệ thống nào bằng cách sử dụng tín hiệu điện xoay chiều ở các tần số khác nhau và đo tín hiệu đáp ứng [1] Là hàm của trở kháng theo tần số có liên quan đến các thông số vật lý hoặc tính chất của vật liệu và hệ thống với mục đích phân tích và đánh giá [18]
Ban đầu, EIS được áp dụng trong các nghiên cứu về hệ thống điện hóa (electrochemical), khi W Nerst đo hằng số điện môi của dung dịch nước điện giải đồ dòng của một nghiên cứu EIS hoàn chỉnh nhằm đánh giá hoạt động của hệ thống vật liệu - điện cực từ phản ứng điện của nó
Hình 2.10 Lưu đồ nguyên lý của EIS (Macdonald, 1987) [15]
Dữ liệu trở kháng thu được bằng thực nghiệm của một hệ thống vật liệu sẽ được phân tích bằng cách sử dụng một mô hình toán học phù hợp cho một quá trình hóa lý cụ thể nào đó, chúng sẽ được sử dụng để điều chỉnh (fitting) với dữ liệu từ các thí nghiệm
EIS Mặt khác, các mạch điện tương đương có thể được sử dụng để phân tích các thay đổi khác nhau diễn ra trong quá trình vật lý của hệ thống cụ thể Các ứng dụng chính của EIS là nghiên cứu về pin nhiên liệu, pin sạc và ăn mòn (Macdonald, 1992) Đến
Hệ thống vật liệu–điện cực
Mô hình vật lý đáng tin cậy
Mạch điện tương đương Điều chỉnh đường cong Đặc trưng của hệ thống giữa những năm 1980, sự quan tâm đến EIS mới thực sự tăng lên đáng kể, nhờ sự phát triển của các công cụ kỹ thuật số được điều khiển bằng máy vi tính cho phép đo đạc một cách nhanh chóng, xử lý và phân tích dữ liệu phức tạp một cách dễ dàng Và cũng từ đó EIS được ứng dụng nhiều hơn để nghiên cứu các hệ thống sinh học (biological systems)
Dựa theo các đối tượng sinh học, ứng dụng EIS có thể được chia thành ba khía cạnh bao gồm chụp cắt lớp trở kháng điện trong hình ảnh y tế, đánh giá chất lượng và an toàn trong ngành công nghiệp thực phẩm, quang-sinh lý học (photophysiology) trong nông nghiệp Đối tượng nghiên cứu và mục tiêu của việc áp dụng EIS trong thực phẩm rất phong phú và đa dạng, bao gồm trái cây, chẳng hạn như nghiên cứu về hàm lượng chất khô của sầu riêng [21] và chuối chín [1]; đối với các loại rau, chẳng hạn như thay đổi mô khoai tây và rau Bina (Spinach) trong hoặc sau khi làm nóng [22, 23] và độ ẩm của cà rốt cắt lát trong quá trình sấy khô [24]; đối với thịt, đánh giá chất lượng thịt lợn trong quá trình bảo quản [25] và xác định độ tươi của thịt bò [26], đối với thịt gà, chẳng hạn như phân biệt thịt gà tươi hay đông lạnh [27], đối với cá, chẳng hạn như xác định hàm lượng muối và độ ẩm của cá hồi cầu vồng muối [28] và ước tính độ tươi của cá chép [29], đối với các sản phẩm sữa, như phát hiện pha trộn sữa bò [30]; và ngoài ra còn dùng để xác định hàm lượng chất phụ gia trong nước ép tự nhiên [31], quá trình lên men bột bánh mì [32], và đánh giá chất lượng dầu ăn [33]
Ngày nay, khách hàng đang có xu hướng tiêu dùng các loại thực phẩm sạch được trồng theo các tiêu chuẩn chất lượng cao (ví dụ VietGAP, GlobalGAP), đặc biệt là trái cây, bởi vì chúng không những là nguồn cung cấp hạt giống tốt mà còn là nguồn nguyên liệu thực phẩm rất quan trọng và cần thiết cho con người Các loại trái cây khác nhau có thành phần và giá trị thực phẩm riêng biệt như chất dinh dưỡng và vitamin [34] chúng có tác động quan trọng đến dinh dưỡng và sức khỏe con người
Sự chín của trái cây là một quá trình trong đó quả trưởng thành trải qua một số thay đổi sinh lý trong một khoảng thời gian nhất định gọi là quá trình chín của trái cây Quá trình này có thể xảy ra một cách tự nhiên (tức là chín trước khi thu hoạch trái cách sẽ đạt được các chất dinh dưỡng cần thiết ở mức tối ưu, việc chín chưa tới hoặc quá chín đều không được kỳ vọng Do đó, quá trình chín của trái cây phải được nghiên cứu kỹ lưỡng nhằm mục đích không chỉ để xác định trạng thái chín tối ưu mà tại thời điểm đó trái cây không những có đầy đủ các chất dinh dưỡng thiết yếu, mà còn hé lộ nhiều thông tin về những thay đổi sinh lý và sinh hóa bên trong hoa quả
Do đó nghiên cứu sự chín của trái cây là rất cần thiết, nó không chỉ giúp khách hàng an tâm về chất lượng của các loại trái cây mà họ đang tiêu thụ mà còn giúp các nhà nghiên cứu khoa học phân tích chất lượng hoa quả, cải thiện quá trình xử lý, vận chuyển hay bảo quản đúng cách
Các phương pháp truyền thống để đánh giá chất lượng của trái cây là chính xác nhưng phá hủy, tốn thời gian và quan trọng hơn là không thể kiểm tra theo số lượng lớn, cũng như kiểm soát chất lượng liên tục (online quality control) để đưa ra các điều chỉnh thích hợp Ngoài EIS, các công nghệ thay thế mới khác dùng để theo dõi chất lượng cũng đã được nghiên cứu, chẳng hạn như quang phổ hồng ngoại gần (Near infrared spectroscopy) [35, 36], hình ảnh siêu quang phổ (Hyperspectral Image) [37] và công nghệ mũi điện tử (Electronic nose technology) [20, 38] Tất cả các công nghệ này đều nhanh, không phá hủy và phù hợp để phát triển công cụ theo dõi liên tục Tuy nhiên, quang phổ hồng ngoại gần và hình ảnh siêu quang phổ đòi hỏi thiết bị đắt tiền; và công nghệ mũi điện tử đòi hỏi các điều kiện môi trường cụ thể để đo [38] So với các công nghệ mới khác, EIS cho thấy ưu điểm vượt trội là không tốn kém và không yêu cầu quá nhiều về kỹ thuật vận hành [1, 17]
B ả ng 2.1 So sánh giữa EIS và bốn công nghệ mới [18]
Phép đo quang phổ hồng ngoại gần
Hình ảnh siêu quang phổ
Công nghệ mũi điện tử
Phổ trở kháng điện-EIS
EIS là một kỹ thuật đo lường/phân tích trở kháng nhanh, không xâm lấn, chi phí thấp và cơ động, trong đó trở kháng (điện) phức [ ()] được nghiên cứu, đo đạc trong một dải tần số xác định ( − ) Trong EIS, trở kháng phức () và góc pha [ ()] của SUT được xác định tại các điểm tần số khác nhau ( : … ) từ các điện thế bề mặt [ ( )] được thu lại bằng cách truyền một tín hiệu dòng điện hình sin không đổi [ ( )] vào mẫu vật hoặc ngược lại (Hình 2.11a) bằng cách sử dụng phương pháp hai điện cực (Hình 2.11b) [15] hoặc phương pháp bốn điện cực (Hình 2.11c) [15] Nếu EIS được tiến hành đo trên một SUT bằng cách truyền tín hiệu điện áp hình sin ( = sin ), tín hiệu dòng điện sinh ra cũng sẽ là tín hiệu hình sin có góc pha [( sin( )] hoặc không có góc pha ( = sin ), tùy thuộc về bản chất của SUT [14] Do đó, trở kháng sinh học đo được sẽ là một hàm theo tần số như:
| | = | | Trong đó: là trở kháng điện phức với | | độ lớn (hoặc modulo) và góc pha (hoặc Arg) , là giá trị cực đại (đỉnh) của tín hiệu dòng hình sin ứng dụng ( ), giá trị cực đại (đỉnh) của , | | và | | là độ lớn (biên độ) của và độ lớn (biên độ) của tương ứng
Hình 2.11 Sơ đồ phổ trở kháng điện, a) Mô hình máy phân tích trở kháng, b) Đo trở kháng điện sử dụng phương pháp 2 điện cực, c) Đo trở kháng điện sử dụng phương pháp 4 điện cực
2.4.2 Cấu hình điện cực đo EIS
Các phép đo EIS chủ yếu thường được thực hiện với cấu hình điện cực như trong hình 2.11 Ngoài ra, còn có dạng cấu hình 3 điện cực tuy nhiên cấu hình này thường sử dụng cho hệ thống điện hóa
2.4.2.1 Cấu hình 2 điện cực Đây là phương pháp phổ biến và đơn giản nhất được sử dụng trong nghiên cứu mô sinh học Cách bố trí điện cực được trình bày như hình 2.12, hai điện cực này được sử dụng chung cho cả việc đưa điện áp vào SUT và đo dòng điện ngõ ra tương ứng Kết quả là, trở kháng đo được bao gồm cả trở kháng phân cực của điện cực (EPI- ) Khi sử dụng các điện cực dễ phân cực (thép, đồng) thì cần phải xem xét trở kháng tiếp xúc giữa điện cực và mô Hiện tượng EPI xảy ra là do phản ứng điện hóa xảy ra tại mặt tiếp xúc giữa điện cực và mô, đặc biệt là khi sử dụng điện cực kim dễ phân cực đâm vào mô thực vật Theo báo cáo của (Ackmann et al., 1984) trở kháng của mặt tiếp xúc điện cực-điện phân phụ thuộc vào vật liệu điện cực, nồng độ chất điện phân và nhiệt độ Ngoài ra, Harker et al (1994) đã báo cáo rằng EPI có thể lớn hơn rất nhiều lần so với trở kháng mẫu khi đo ở tần số thấp, điều này có thể khiến cho phép đo không còn chính xác EPI có tác động rất rõ ràng ở dải tần số dưới 1 kHz và ảnh hưởng nghiêm trọng khi đo ở tần số dưới 20 Hz (Ferris, 1974) Do đó, điều quan trọng là phải loại bỏ ảnh hưởng của EPI khỏi trở kháng mô khi phân tích dữ liệu [15]
Hình 2.12 Cấu hình 2 điện cực
Biểu diễn dữ liệu
Sau khi thu được dữ liệu thô từ phép đo, điều quan trọng là ta phải trích xuất và biểu diễn được các tham số đặc trưng để phân tích các thuộc tính của hệ thống Trong đó, biểu đồ Bode và biểu đồ Nyquist thường được sử dụng để trình bày dữ liệu EIS
Biểu đồ Bode được đặt theo tên của Hendrik Wade Bode Nó thường là sự kết hợp của một biểu đồ Bode biên độ – thể hiện biên độ của đáp ứng tần số, và một biểu đồ Bode pha– thể hiện sự lệch pha Biểu đồ Bode biên độ biểu diễn mối quan hệ giữa logarith của đáp ứng biên độ theo tần số ở thang logarith Biểu đồ pha Bode cũng được vẽ theo trục logarith của tần số, thường sử dụng trong liên kết với biểu đồ biên độ, để ước lượng một tín hiệu cần được dịch chuyển pha bao nhiêu
Hình 2.14 a) Biểu đồ Bode của mạch điện RC nối tiếp: Bode biên độ (đường màu đỏ) và Bode pha (đường màu vàng) vẽ theo trục ngang tỉ lệ với logarith bậc 10 của tần số, b) Biểu đồ Nyquist
2.5.2 Biểu đồ Nyquist Đồ thị Nyquist được đặt theo tên của Harry Nyquist Ban đầu, phép đo trở kháng chỉ thực hiện ở dãy tần số cao để tránh điện trở phân cực, do đó phần ảo của trở kháng có giá trị âm Biểu đồ Nyquist rất nhạy với những thay đổi Một lý do khác là đối với các mạch phổ biến nhất, một số tham số có thể được đọc trực tiếp từ biểu đồ Để vẽ đồ thị Nyquist, phần ảo âm của trở kháng − được vẽ so với phần thực của trở kháng Nhược điểm của việc biểu diễn dữ liệu ở dạng này là nó không thể hiện được đáp ứng tần số
Hình 2.15 Biểu diễn EIS của mạch điện RC song song: a) Biểu đồ Bode, b) Biểu đồ Nyquist
Tổng kết
Trong chương này, các khái niệm cơ bản về trở kháng, trở kháng sinh học và các khía cạnh liên quan đã được trình bày Sau đó, giới thiệu về phép đo phổ trở kháng điện hóa (EIS) cùng với một số ứng dụng của nó Các cấu hình điện cực đo và kỹ thuật đo lường EIS cũng được thảo luận Cuối cùng, là lý do lựa chọn việc đo EIS bằng phương pháp 2 điện cực
Ngày nay, với sự phát triển mạnh mẽ của khoa học công nghệ tiên tiến, những thiết bị chuyên dụng được chế tạo có khả năng đo trở kháng bằng các phương pháp khác nhau và cấu hình điện cực từ vài Hz đến khoảng 50 MHz Tuy nhiên, giá thành của những thiết bị phân tích trở kháng thương mại (hay còn gọi là máy đo LCR) rất cao nên chúng chỉ được sử dụng trong phòng thí nghiệm Chính vì điều này đã thúc đẩy các nhà nghiên cứu tìm kiếm các thiết kế khác thay thế, nhỏ gọn hơn có khả năng sử dụng ngoài phòng thí nghiệm và có thể đo liên tục Nắm bắt được nhu cầu về máy phân tích trở kháng cơ động đang tăng lên trong vài năm qua cùng với sự quan tâm ngày càng mạnh mẽ với EIS, hãng Analog Device đã chế tạo thành công chip AD5933 –có khả năng đo trở kháng với độ chính xác cao
Hình 3.1 Mẫu máy đo LCR N4L PSM 1735 và PalmSen3
3.2 Cấu tạo và nguyên lý hoạt động của chip AD5933
AD5933 là chip đo trở kháng hai điện cực có độ chính xác cao bao gồm máy phát tần số (DDS), bộ chuyển đổi tín hiệu số sang tương tự (DAC), bộ xử lý tín hiệu số (DSP), bộ chuyển đổi tín hiệu tương tự (ADC) và mạch phụ trợ được tích hợp trong cùng một con chip Nó có thể tạo tín hiệu điện áp có tần số điều chỉnh lên tới 100 kHz với độ phân giải 0.1 Hz Dòng điện qua trở kháng được chuyển đổi thành điện áp và được lấy mẫu bởi ADC DSP xử lý tạo tín hiệu ngõ ra và xử lý tín hiệu ngõ vào thông qua thuật toán biến đổi Fourier rời rạc (DFT) Kết quả trả về là phần thực (R) và phần ảo
(I) của tín hiệu phức ở mỗi tần số riêng biệt, có thể thu được qua giao tiếp Cường độ và pha trở kháng đều được tính toán theo các công thức trong tài liệu [41] Hình
3.2 mô tả các khối chức năng bên trong chip AD5933
Hình 3.2 Sơ đồ khối chức năng của AD5933
Quá trình thực hiện đo trở kháng được chia thành 3 giai đoạn riêng biệt: giai đoạn truyền phát (transmit stage), giai đoạn nhận (receive stage) và giai đoạn xử lý tín hiệu (processing stage) [41]
Hình 3.3 Giai đoạn truyền phát
Chip AD5933 sử dụng phương pháp kỹ thuật tổng hợp tần số trực tiếp (DDS) với độ phân giải là 27 bit và bộ chuyển đổi tín hiệu số sang tín hiệu tương tự (DAC) để tạo ra nguồn tín hiệu điện áp hình sin, , ở một tần số xác định và truyền nó qua mẫu thử nghiệm (SUT)
Trở kháng chưa xác định được đặt giữa 2 chân và Tầng đầu tiên khối thu nhận tín hiệu đó chính là mạch khuếch đại chuyển đổi tín hiệu dòng điện thành điện áp (bộ khuếch đại transimpedance (TIA)) Tín hiệu dòng điện được tạo ra sau khi truyền qua SUT sẽ truyền qua bộ chuyển đổi dòng điện sang điện áp (CVC) tạo ra tín hiệu điện áp và đưa vào bộ tiền khuếch đại đảo (PGA) Độ lợi của bộ khuếch đại dòng sang áp được xác định bởi điện trở phản hồi R do người dùng lựa chọn, nằm ở giữa Chân 4 (RFB) và Chân 5 (VIN) Tuy nhiên độ lợi
(Gain) không được vượt quá G í ệ
Hình 3.4 Giai đoạn nhận Điều quan trọng là người dùng phải lựa chọn giá trị điện trở phản hồi sau cho khi kết hợp với mức tăng đã chọn của giai đoạn PGA, thì nó vẫn duy trì tín hiệu trong phạm vi tuyến tính của ADC (0V đến VDD) PGA cho phép người dùng thay đổi độ lợi ngõ ra của mạch khuếch đại dòng sang áp với mức tăng x5 hoặc x1, phụ thuộc vào bit D8 trong thanh ghi điều khiển Sau đó, tín hiệu được đưa sang bộ lọc LPF trước khi vào bộ chuyển đổi ADC
- Quá trình x ử lý tín hi ệ u
Tín hiệu sao khi được số hóa được chuyển đến DDS core của AD5933 Tại đây Thuật Toán Biến Đổi Fourier Rời Rạc (DFT) được sử dụng để tính toán phần thực và phần ảo của trở kháng [41]
( ) là công suất của tín hiệu ở điểm tần số f
( ) là tín hiệu ngõ ra của ADC
( ) và ( ) là các mẫu vector được cung cấp bởi lõi DDS ở điểm tần số f
3.3 Bộ kit đo trở kháng EVAL-AD5933EBZ
Là một thiết bị đo của hãng Analog Device Ngoài, chip AD5933 đã được giới thiệu ở trên Các thành phần khác trên bo mạch bao gồm bộ tham chiếu ADR423 3.0V dùng để cấp nguồn điện áp riêng biệt, ổn định cho các vùng tương tự và kỹ thuật số của thiết bị và một bộ điều chỉnh điện áp với độ chính xác rất cao ADP3303 cấp nguồn vi điều khiển tương tác với AD5933 Mạch sử dụng nguồn cấp từ cổng USB của máy tính
Ngoài ra, mạch còn có mạch tạo dao động dùng thạch anh 16 Mhz với hiệu suất cao tạo xung nhịp cho hệ thống với AD5933, nếu cần Phần mềm AD5933 Eval Software được viết bằng ngôn ngữ Visual Basic 6.0 giao tiếp với vi điều khiển thông qua cổng USB và được cài đặt và chạy trên PC
Hình 3.5 Mạch đo trở kháng EVAL-AD5933EBZ phải
3.4.1 Loại bỏ tín hiệu DC (DC Cancellation)
Mặc dù AD5933 có lõi DDS hoàn hảo có thể tạo ra tín hiệu kích thích rất chính xác ở các tần số khác nhau, tuy nhiên, tín hiệu kích thích này luôn tồn tại 1 mức điện áp
DC bias khác nhau đối với mỗi biên độ kích thích
B ả ng 3.1 Bốn mức DC bias và nội trở của hệ thống tương ứng với bốn mức điện áp kích thích [41]
Mức Điện áp kích thích ngõ ra DC bias Nội trở ngõ ra
Ví dụ, điện áp kích thích 1.98V có bias là 1.48V Tuy nhiên, CVC ở giai đoạn nhận được thiết kế với một bias cố định = VDD/2 như trong hình 3.6 Do vậy, cùng một điện áp cấp nguồn 3.3V, bias giai đoạn truyền là 1.48V và bias giai đoạn nhận là
3.3V/2=1.65V Điều này sẽ gây ra sự phân cực DC cho trở kháng đo và gây sai lệch phép đo trở kháng
Do đó, sử dụng một bộ lọc thông cao đơn giản (HPF) để loại thành phần DC của kích thích trước khi truyền qua trở kháng chưa biết Mạch EVAL sử dụng bộ lọc RC thụ động với tần số cắt là
Hình 3.6 Giai đoạn re-bias Loại bỏ bias từ giai đoạn truyền phát và re-bias tín hiệu AC lên mức Vdd/2 để giữ cho mức DC không đổi trong suốt chuỗi tín hiệu
BỘ KIT ĐO TRỞ KHÁNG EVAL-AD5933EBZ
Cấu tạo và nguyên lý hoạt động của chip AD5933
AD5933 là chip đo trở kháng hai điện cực có độ chính xác cao bao gồm máy phát tần số (DDS), bộ chuyển đổi tín hiệu số sang tương tự (DAC), bộ xử lý tín hiệu số (DSP), bộ chuyển đổi tín hiệu tương tự (ADC) và mạch phụ trợ được tích hợp trong cùng một con chip Nó có thể tạo tín hiệu điện áp có tần số điều chỉnh lên tới 100 kHz với độ phân giải 0.1 Hz Dòng điện qua trở kháng được chuyển đổi thành điện áp và được lấy mẫu bởi ADC DSP xử lý tạo tín hiệu ngõ ra và xử lý tín hiệu ngõ vào thông qua thuật toán biến đổi Fourier rời rạc (DFT) Kết quả trả về là phần thực (R) và phần ảo
(I) của tín hiệu phức ở mỗi tần số riêng biệt, có thể thu được qua giao tiếp Cường độ và pha trở kháng đều được tính toán theo các công thức trong tài liệu [41] Hình
3.2 mô tả các khối chức năng bên trong chip AD5933
Hình 3.2 Sơ đồ khối chức năng của AD5933
Quá trình thực hiện đo trở kháng được chia thành 3 giai đoạn riêng biệt: giai đoạn truyền phát (transmit stage), giai đoạn nhận (receive stage) và giai đoạn xử lý tín hiệu (processing stage) [41]
Hình 3.3 Giai đoạn truyền phát
Chip AD5933 sử dụng phương pháp kỹ thuật tổng hợp tần số trực tiếp (DDS) với độ phân giải là 27 bit và bộ chuyển đổi tín hiệu số sang tín hiệu tương tự (DAC) để tạo ra nguồn tín hiệu điện áp hình sin, , ở một tần số xác định và truyền nó qua mẫu thử nghiệm (SUT)
Trở kháng chưa xác định được đặt giữa 2 chân và Tầng đầu tiên khối thu nhận tín hiệu đó chính là mạch khuếch đại chuyển đổi tín hiệu dòng điện thành điện áp (bộ khuếch đại transimpedance (TIA)) Tín hiệu dòng điện được tạo ra sau khi truyền qua SUT sẽ truyền qua bộ chuyển đổi dòng điện sang điện áp (CVC) tạo ra tín hiệu điện áp và đưa vào bộ tiền khuếch đại đảo (PGA) Độ lợi của bộ khuếch đại dòng sang áp được xác định bởi điện trở phản hồi R do người dùng lựa chọn, nằm ở giữa Chân 4 (RFB) và Chân 5 (VIN) Tuy nhiên độ lợi
(Gain) không được vượt quá G í ệ
Hình 3.4 Giai đoạn nhận Điều quan trọng là người dùng phải lựa chọn giá trị điện trở phản hồi sau cho khi kết hợp với mức tăng đã chọn của giai đoạn PGA, thì nó vẫn duy trì tín hiệu trong phạm vi tuyến tính của ADC (0V đến VDD) PGA cho phép người dùng thay đổi độ lợi ngõ ra của mạch khuếch đại dòng sang áp với mức tăng x5 hoặc x1, phụ thuộc vào bit D8 trong thanh ghi điều khiển Sau đó, tín hiệu được đưa sang bộ lọc LPF trước khi vào bộ chuyển đổi ADC
- Quá trình x ử lý tín hi ệ u
Tín hiệu sao khi được số hóa được chuyển đến DDS core của AD5933 Tại đây Thuật Toán Biến Đổi Fourier Rời Rạc (DFT) được sử dụng để tính toán phần thực và phần ảo của trở kháng [41]
( ) là công suất của tín hiệu ở điểm tần số f
( ) là tín hiệu ngõ ra của ADC
( ) và ( ) là các mẫu vector được cung cấp bởi lõi DDS ở điểm tần số f.
Bộ kit đo trở kháng EVAL-AD5933EBZ
Là một thiết bị đo của hãng Analog Device Ngoài, chip AD5933 đã được giới thiệu ở trên Các thành phần khác trên bo mạch bao gồm bộ tham chiếu ADR423 3.0V dùng để cấp nguồn điện áp riêng biệt, ổn định cho các vùng tương tự và kỹ thuật số của thiết bị và một bộ điều chỉnh điện áp với độ chính xác rất cao ADP3303 cấp nguồn vi điều khiển tương tác với AD5933 Mạch sử dụng nguồn cấp từ cổng USB của máy tính
Ngoài ra, mạch còn có mạch tạo dao động dùng thạch anh 16 Mhz với hiệu suất cao tạo xung nhịp cho hệ thống với AD5933, nếu cần Phần mềm AD5933 Eval Software được viết bằng ngôn ngữ Visual Basic 6.0 giao tiếp với vi điều khiển thông qua cổng USB và được cài đặt và chạy trên PC
Hình 3.5 Mạch đo trở kháng EVAL-AD5933EBZ
Mạch Analog Front-End (AFE)
3.4.1 Loại bỏ tín hiệu DC (DC Cancellation)
Mặc dù AD5933 có lõi DDS hoàn hảo có thể tạo ra tín hiệu kích thích rất chính xác ở các tần số khác nhau, tuy nhiên, tín hiệu kích thích này luôn tồn tại 1 mức điện áp
DC bias khác nhau đối với mỗi biên độ kích thích
B ả ng 3.1 Bốn mức DC bias và nội trở của hệ thống tương ứng với bốn mức điện áp kích thích [41]
Mức Điện áp kích thích ngõ ra DC bias Nội trở ngõ ra
Ví dụ, điện áp kích thích 1.98V có bias là 1.48V Tuy nhiên, CVC ở giai đoạn nhận được thiết kế với một bias cố định = VDD/2 như trong hình 3.6 Do vậy, cùng một điện áp cấp nguồn 3.3V, bias giai đoạn truyền là 1.48V và bias giai đoạn nhận là
3.3V/2=1.65V Điều này sẽ gây ra sự phân cực DC cho trở kháng đo và gây sai lệch phép đo trở kháng
Do đó, sử dụng một bộ lọc thông cao đơn giản (HPF) để loại thành phần DC của kích thích trước khi truyền qua trở kháng chưa biết Mạch EVAL sử dụng bộ lọc RC thụ động với tần số cắt là
Hình 3.6 Giai đoạn re-bias Loại bỏ bias từ giai đoạn truyền phát và re-bias tín hiệu AC lên mức Vdd/2 để giữ cho mức DC không đổi trong suốt chuỗi tín hiệu
Nội trở ngõ ra của hệ thống phụ thuộc mức điện áp kích thích được chọn và nội trở này có thể đạt giá trị lên đến 2.4k Điều này sẽ hạn chế ranh giới dưới của phạm vi trở kháng đo được Để giải quyết vấn đề này, mạch EVAL sử dụng op amp AD8606 với trở kháng ngõ ra cực thấp ( =1) làm mạch đệm để cách ly trở kháng với chip (opamp A1) như trong hình 3.7
Hình 3.7 AD5933 với mạch AFE ra của nguồn tín hiệu và re-bias lại tín hiệu điện áp kích thích (loại bỏ tín hiệu DC).
Các thông số quan trọng trước khi thực hiện phép đo trở kháng
3.5.1 Các thông số của dải tần số quét
Bước đầu tiên trong việc thực hiện các phép đo trở kháng là chọn các tham số của tần số quét điện áp [41] Để tạo mức quét từ 5 kHz đến 100 kHz, người dùng chọn tần số bắt đầu, số điểm muốn quét và khoảng tần số tăng giữa mỗi lần quét Các tham số này được ghi xuống bộ nhớ thiết bị thông qua phần mềm Sau đó, chip AD5933 tạo ra tín hiệu điện áp 2 Vp-p với các tham số tần số đã lập trình [42]
Tiếp theo là hai vị trí quan trọng trên mạch EVAL, các giá trị điện trở R CAL và RFB của AD5933 phải được tính toán để hiệu chuẩn và hồi tiếp Điện trở hồi tiếp RFB được sử dụng để điều chỉnh độ lợi (gain) của TIA để tránh cắt (xén) mất tín hiệu Nếu xảy ra và tín hiệu bão hòa, tín hiệu sẽ bị biến dạng trong quá trình biến đổi Fourier [44] Bộ khuếch đại có thể lập trình độ lợi (PGA) cũng được tính vào để điều chỉnh độ lợi của tín hiệu, tránh trường hợp bị xén tín hiệu Phương trình (3.1) cho thấy phương trình được sử dụng để tính RFB
là điện áp cực đại của dải đầu ra được chọn
là trở kháng tối thiểu (xem phương trình 3.3)
là mức tăng PGA được chọn, x1 hoặc x5
là điện áp cung cấp
là điện áp bù DC theo phạm vi đã chọn [44]
3.5.3 Tính toán hệ số khuếch đại (Gain Factor) Điện trở thứ hai cần thiết để lập trình AD5933 là điện trở hiệu chuẩn, R CAL AD5933 thực hiện một phân tích DFT cho mỗi điểm tần số trong dải tần số quét đã lựa chọn [41] Kết quả DFT trả về là một số thực và một số ảo, sau đó chúng sẽ được nhân với hệ số tỷ lệ để có được giá trị trở kháng cuối cùng [44] Hệ số tỷ lệ này được gọi là hệ số khuếch đại (GF) và nó được tính toán trong quá trình hiệu chuẩn thiết bị với một trở kháng cho biết trước giá trị, R CAL, được gắn giữa 2 chân Z như trong hình 3.5 [44] Điện trở hiệu chuẩn này được tính bằng phương trình 3.2
Z và Z là các giá trị trở kháng tối thiểu và tối đa cho việc quét tần số và được tính bằng các phương trình (3.3) và (3.4)
R là điện trở, C là điện dung của trở kháng và và là giá trị tối thiểu và tối đa của tần số quét
Hiệu chuẩn để tính GF chỉ thực hiện một lần sau khi kết nối mạch đo với máy tính Đối với các phép đo tiếp theo, R CAL được loại bỏ và thay vào đó chính là trở kháng chưa xác định cũng tại vị trí 2 chân Z (hình 3.5) Vì trở kháng là một số phức, nên cần phải biết pha và cường độ của nó Pha của trở kháng chưa biết được tính bằng cách lấy chênh lệch giữa pha hiệu chuẩn và pha của trở kháng chưa biết được đo bằng thiết bị [44] Cho nên điều quan trọng là pha của điện trở bằng 0, nên chúng được sử dụng làm trở kháng đã biết trong quá trình hiệu chuẩn thay vì tụ điện hoặc
system: pha của hệ thống hiệu chuẩn với điện trở
unknown: pha của hệ thống và pha của trở kháng chưa biết
Zỉ chớnh là pha của trở khỏng chưa biết
Khi độ lớn của trở khỏng (|Z|) và gúc pha trở khỏng (Zỉ) được tớnh toỏn chớnh xỏc, ta đã có thể xác định cường độ của thành phần thực (điện trở) và phần ảo (điện kháng) của trở kháng (ZUNKNOWN) bằng phép chiếu vectơ cường độ trở kháng lên trục trở kháng thực và ảo bằng các công thức sau:
3.5.5 Thông số được lựa chọn cho nghiên cứu
Trong luận văn này, tần số quét được chọn từ 5 kHz đến 100 kHz, với bước tăng tần số là 200 (Hz) và quét qua 475 điểm trên tất cả các thử nghiệm và đánh giá Ngoài ra, còn các thông số cài đặt khác: System clock (xung nhịp hệ thống) chọn External clock (nguồn xung ngoài), Output Excitation: Range1: 2 Vpp (điện áp ngõ ra kích thích), PGA Control: x1, Calibration Impedance: Resistor only R1, DDS Settling
Time Cycles: x1 (Default) và Calibration Gain Factor: Multi-Point Frequency.
Phần mềm điều khiển mạch AD5933 Evaluation Software
Khởi động phần mềm bằng cách chọn Start/Programs/Analog Devices/AD5933 chọn vào phần mềm AD5933 Evaluation Software hoặc chọn ngay trên Desktop
Khi chương trình khởi tạo và chạy thành công, nó xuất hiện như hình 3.8 Hình minh họa giao diện bảng điều khiển cùng với cấu hình trở kháng quét tần số cho trở kháng 200kΩ (lưu ý là RFB = 200kΩ)
Phần này mô tả ví dụ cách thực hiện một chu trình quét qua trở kháng 200kΩ (RFB 0kΩ) bằng phần mềm AD5933 Eval Software:
Cài đặt tần số bắt đầu là 30000 (Hz) trong ô Start Frequency (Mũi tên 1A) Tần số bắt đầu có độ chính xác 24 bit
Cài đặt bước tăng tần số (giữa 2 lần) quét là 2 (Hz) trong ô Delta Frequency (Mũi tên 1A) bước tăng tần số quét cũng chính xác 24 bit
Cài đặt số điểm quét (tần số) mong muốn, ví dụ nhập 200 vào ô Number Increments (Mũi tên 1A) 511 là số điểm quét tối đa mà thiết bị có thể thực hiện Giá trị được lưu trữ trong một thanh ghi dưới dạng giá trị 9 bit Độ trễ là thời gian giữa thời gian tăng tần số phát ra trên ngõ ra của lõi DDS và thời gian ADC lấy mẫu tín hiệu đáp ứng ở tần số mới được xác định bởi ô Number of settling time cycles (0x8Ah, 0x8Bh) Ví dụ, nếu người dùng nhập giá trị là 15 trong ô Number of settling time cycles và nếu tần số ngõ ra tiếp theo là 32 kHz, thì độ trễ giữa thời gian lõi DDS bắt đầu phát tín hiệu 32 kHz và thời gian ADC lấy mẫu tín hiệu đáp ứng là 15 × (1/32 kHz) ≈468.7s Giá trị tối đa có thể lập trình là 511 chu kỳ Giá trị được lưu trữ trong một thanh ghi dưới dạng giá trị 9 bit và có thể được nhân thêm bởi hệ số 2 hoặc 4 Nói ngắn gọn, settling time cycles là thời gian chờ cho mạch được đo được kích thích ổn định trước khi thu và xử lý tín hiệu
Nhập 15 (chu kỳ) vào ô Number of settling time cycles (Mũi tên 1A) Nhập số càng lớn thì thời gian để hoàn thành một quá trình quét sẽ càng cao nhưng kết quả đạt được cũng bằng với một con số thích hợp nhỏ hơn
[Lưu ý]: Nếu ta đang thực hiện quét một cấu trúc Q cao như trở kháng cộng hưởng, người dùng phải điều chỉnh thời gian trễ đủ lâu để trở kháng được khảo sát ổn định trước khi tăng giữa mỗi lần quét tần số thành công trong quá trình quét được lập trình
Hình 3.8 Bảng điều khiển phần mềm AD5933 Evaluation Software Ví dụ mô tả bộ dữ liệu trở kháng của điện trở 200kΩ
Chọn bộ dao động ngoài làm xung nhịp hệ thống Xem External clock trong bảng System clock (Mũi tên 1B) Theo báo cáo của bài [46] sử dụng nguồn dao động ngoài
(External clock) sẽ ổn định hơn bộ dao động nội 16.776 MHz, giảm sai số pha của điện trở hiệu chuẩn
Cài đặt dải điện áp kích thích đầu ra của AD5933 tại Chân 6 (Vout) là 2 Vp-p (Mũi tên 1B) Có 4 dải để lựa chọn: 2/1/0.4/0.2 Vp-p
Cài đặt mức độ lợi PGA của ADC ở giai đoạn nhận (x1 hoặc x5) Mặc định phần mềm luôn chọn ở mức x1 (Mũi tên 1B)
Theo bảng Calibration Impedance (Mũi tên 1B) Trước khi thực hiện bất kỳ phép đo nào, người dùng phải hiệu chuẩn AD5933 bằng trở kháng hiệu chuẩn đã biết (có giá trị rất chính xác và không đổi) được kết nối giữa các chân và của AD5933 Việc lựa chọn cấu trúc mạch RC hiệu chuẩn (ví dụ: R1 nối tiếp với C1, R1 song song với C1, v.v.) phụ thuộc vào ứng dụng được đề cập Tuy nhiên, người dùng phải đảm bảo rằng giá trị từng thành phần của mạch hiệu chuẩn được nhập vào các ô giá trị tương ứng với cấu trúc mạch hiệu chuẩn đã chọn (Xem mũi tên 1B) Trong ví dụ này, quá trình hiệu chuẩn chỉ bằng điện trở Resistor only để đo trở kháng của trở kháng 200kΩ theo tần số
Trong ví dụ này, nhập 200E3 (Ω) – tương đương với 200.000 (Ω) – vào ô Resistor
Nhấp vào nút Program Registers (Mũi tên 2) để thiết lập các tham số quét đã chọn như trên vào các thanh ghi thích hợp của AD5933 thông qua giao tiếp I 2 C
Giá trị được lập trình trong ô Number of settling time cycles có thể được nhân thêm với hệ số 2 hoặc 4 cho một lần quét (Mũi tên 3A) Mặc định là x1
Sau khi các tham số quét tần số và cài đặt khuếch đại đã được thiết lập thành công, bước tiếp theo là hiệu chuẩn hệ thống AD5933 bằng cách tính Hệ số khuếch đại (Gain Factor)
Hiệu chuẩn hệ thống được gọi là hệ số Gain Factor, thuật ngữ này được tính một lần khi hiệu chuẩn hệ thống Hệ số khuếch đại (HSKĐ) của AD5933 phải được hiệu chuẩn chính xác cho một phạm vi trở kháng cụ thể trước bất kỳ phép đo trở kháng nào như đã trình bày ở phần 3.5
Phần mềm sẽ tính toán HSKĐ dựa theo lựa chọn Mid-point Frequency calibration hay Multi-Point Frequency calibration (xem Mũi tên 3) Mid-point GF là được tính tại điểm giữa của dải tần số quét, Multi-point GF được tính toán tại mỗi điểm trong dải tần số quét lập trình và lấy trung bình của tất cả các điểm Nhấp vào nút Calculate
Gain Factor, phần mềm sẽ tự động tính toán HSKĐ để sử dụng cho các lần quét tiếp theo sau
Lưu ý vấn đề ở đây, do ta thực hiện quét trên một khoảng tần số nhất định nên hệ số
GF thường được tính theo kiểu Multi-Point Freq calib Bởi vì AD5933 có tần số đáp ứng hữu hạn, do đó GF cũng có sự sai lệch ở tần số Sự sai lệch GF dẫn đến sự sai số cho giá trị trở kháng Z được tính toán trên toàn dải tần số như hình dưới [41]
Hình 3.9 Đồ thị trở kháng khi hiệu chuẩn Mid-point (bên trái) và Đồ thị trở kháng khi hiệu chuẩn Multi-point (đa điểm)
Khi HSKĐ được tính thành công, một thông báo sẽ hiện ra như hình 3.10 Các hệ số khuếch đại được trả về phần mềm và được sử dụng cho quá trình quét qua trở kháng đang thử nghiệm sau đó
Hình 3.10 Thông báo tính toán thành công HSKĐ
Sau khi phần mềm hệ thống tính toán (các) HSKĐ cho các tham số quét được lập trình, HSKĐ (trung bình) sẽ xuất hiện trong ô calculated gain factor
Lưu ý quan trọng: Nếu người dùng có thay đổi bất kỳ thông số nào trong bảng 1A,
1B (ví dụ: thay đổi output excitation range, độ lợi PGA, v.v.) sau khi hệ thống đã được hiệu chuẩn (nghĩa là hệ số khuếch đại đã được tính toán) thì cần phải tính toán, hiệu chuẩn lại HSKĐ để có kết quả đo trở kháng chính xác HSKĐ này được tính toán trong phần mềm, không được lập trình để nhớ vào bộ nhớ RAM AD5933 và chỉ có hiệu lực khi phần mềm đang sử dụng HSKĐ sẽ mất khi tắt phần mềm Để bắt đầu quét, bấm Start Sweep (Mũi tên 4) Khi phần mềm hoàn thành quá trình quét, nó sẽ tự động trả kết quả về dạng biểu đồ trở kháng vs tần số và pha vs tần số của trở kháng được khảo sát (hình 3.8) Quá trình quét được thể hiện bằng một thanh tiến trình màu xanh như trong hình 3.11
Hình 3.11 Thanh tiến trình quét (màu xanh) Để đọc giá trị nhiệt độ từ cảm biến nhiệt độ trên bo mạch, bấm Measure trong bảng
Interal Temperature Nó sẽ trả về kết quả nhiệt độ 13-bit của thiết bị Để lấy dữ liệu (bao gồm tần số, pha trở kháng, dữ liệu thực, ảo và cường độ) từ DFT của quá trình quét, nhấp vào Download Impedance Data Một thông báo hiện lên như yêu cầu chọn đường dẫn lưu tập tin và đặt tên cho file dữ liệu như trong hình 3.12 Bấm Save để lưu file (Hình 17) Lưu ý: tệp được lưu ở định dạng “ *.CSV “
Hình 3.12 Lưu trữ dữ liệu của trở kháng đo
Người dùng có thể xem hoặc xử lý dữ liệu trong file này bằng cách sử dụng Microsoft Excel Mỗi tệp chứa một cột dữ liệu Định dạng của dữ liệu được hiển thị trong hình
Hình 3.13 Kết quả đo thí nghiệm mạch RC trong thực tế
Phần mềm phân tích dữ liệu OriginPro 8.5
Origin là phần mềm do Origin Lab Corporation viết, phát triển từ năm 1991 Hiện nay phổ biến là phiên bản Oringin 7.5, hoặc mới nhất là phiên bản 8.6 (tháng 11 năm 2011)
Origin là một phần mềm chuyên xử lý số liệu Người sử dụng thường gặp khó khăn khi muốn diễn tả số liệu bằng hình ảnh nếu chỉ sử dụng Excel để vẽ Ngoài ra, Origin cũng có nhiều lệnh thống kê mạnh mà những chương trình khác không có Tất cả các thiết bị đo lường hiện nay hầu hết kết nối máy tính nên việc ghi tín hiệu chuyển đổi sang dữ liệu số để xử lý đều dễ dàng
Nói cách khác, Origin là phần mềm hỗ trợ cho các kỹ sư và các nhà khoa học để phân tích dữ liệu bằng cách thể hiện trên các dạng đồ thị Ngoài tính năng mạnh là vẽ đồ thị, Origin còn có khả năng xử lý, tính toán, khớp hàm (như hàm tuyến tính, hàm đa thức, hàm siêu việt, hàm phân bố, hàm phi tuyến )
3.7.2 Các tính năng và phạm vi sử dụng của phần mềm
Sử dụng một cách dễ dàng với giao diện đồ họa và các loại cửa sổ con
Cho phép trao đổi dữ liệu với nhiều phần mềm xử lý dữ liệu khác (Excel, Matlab, Ladview…)
Cho phép hiển thị dữ liệu cần phân tích dưới nhiều dạng đồ thị khác nhau một cách linh hoạt
Có khả năng phân tích, xử lý tính toán dữ liệu mạnh
Origin như là BMW, Boeing, Canon, Fujitsu, Intel, LG, L’Ore’al, Microsoft, Nokia, Unilever Và phần mềm này được sử dụng trên rất nhiều các lĩnh vực khác nhau
3.7.3 Không gian làm việc của Origin
Giao diện chính của chương trình được thể hiện ở hình phía dưới
Hình 3.15 Giao diện phần mềm Origin 7.5
3.7.4 Tính năng vẽ đồ thị
Origin chia số liệu thành các cột, có thể chứa tới vài chục cột và vài chục dòng số liệu Mỗi cột số liệu là một trường dữ liệu Để đưa số liệu trong Origin, ta có thể thực hiện bằng cách thủ công là copy/paste dữ liệu từ file gốc sang worksheet của origin hoặc vào menu File/Import/chọn Import Wizard
Hình 3.16 Nhập dữ liệu vào Origin
Tính năng hay sử dụng nhất của Origin chính là vẽ đồ thị Để vẽ đồ thị, trước tiên cần nạp số liệu vào các bảng số liệu như bước trên Sau đó, ta chọn nhanh các biểu tượng vẽ đồ thị ngay bên dưới (vùng đỏ) hoặc menu Plot, chọn dạng đồ thị quan tâm Origin cung cấp rất nhiều cách vẽ đồ thị khác nhau, rất đa dạng bao gồm vẽ đồ thị không gian 2 chiều và không gian 3 chiều Đây chính là một điểm mạnh của Origin
Hình 3.17 Vẽ đồ thị trong Origin
Sau khi đã chọn cách vẽ thích hợp, ta phải chọn các cột tương ứng với các trục tọa độ
Hình 3.18 Một ví dụ đồ thị dạng Line được vẽ bằng Origin Đồ thị hình 3.18 mới chỉ ở dạng cơ bản, ta có thể chỉnh sửa các khung của đồ thị, tên các trục, giới hạn thang đo, vẽ lưới bằng cách nhấp đúp vào thành phần muốn sửa
Ta có thể chỉnh độ dày nét, màu sắc, các dạng ký hiệu, ẩn/hiện đường Line cần thiết bằng cách nhấp đúp vào đường Line
Hình 3.19 Chỉnh sửa thông số của đồ thị
Làm mịn là một kỹ thuật xử lý tín hiệu thường được sử dụng để loại bỏ nhiễu khỏi tín hiệu Công cụ Smooth trong Origin cung cấp một số phương pháp để loại bỏ nhiễu như: Adjacent Averaging (trung bình liền kề), Savitzky-Golay, Percentile Filter
(bộ lọc tỷ lệ phần trăm), FFT Filter, LOWESS, LOESS, và Binomial
Các phương pháp làm mịn này hoạt động khác nhau tùy thuộc vào bản chất của tín hiệu và nhiễu trong tín hiệu Do đó, mỗi phương pháp có một hiệu năng khác nhau để thể hiện tốt nhất các khía cạnh quan trọng trong kết quả Savitzky-Golay bảo toàn hình dạng của các đỉnh; Adjacent Averaging làm mịn rộng; trong khi Percentile
Filter (đặc biệt là bộ lọc 50% hoặc bộ lọc trung vị (median filter) cho phép loại bỏ nhiễu với biên độ bất thường
Với tín hiệu có nhiễu phân tán thông thường, Savitzky-Golay và Adjacent
Averaging là những lựa chọn tốt để loại bỏ nhiễu nền
Nếu tín hiệu có nhiễu tần số cao, ta có thể sử dụng bộ lọc FFT Bộ lọc loại bỏ tất cả nhiễu tần số cao, để lại tín hiệu thực
Các phương pháp LOWESS và LOESS đặc biệt hữu ích để phát hiện các khuynh hướng trong dữ liệu nhiễu, đặc biệt là dữ liệu có số điểm dữ liệu rất lớn
Bộ lọc Binomial là bộ lọc trung bình di chuyển có trọng số được lấy từ các hệ số nhị thức Nó là một bộ lọc thông thấp để lọc nhiễu tần số cao Để sử dụng công cụ Smoothing, ta chọn Analysis/Signal Processing/Smooth/Open Dialog
Hình 3.20 Quá trình làm mịn
Ta chọn 1 trong các phương pháp làm mịn đã nêu trên Để tăng độ mịn của kết quả, ta có thể tăng "kích thước cửa sổ" bằng cách thay đổi số trong ô Points of Window toán của máy quang phổ PDEIS (PDEIS spectrometer) Trong phiên bản gốc (potentiodynamic), sự phân tích dữ liệu trở kháng được thể hiện trên phổ 3D và đưa ra sự phụ thuộc của các thành phần phản ứng AC vào thế điện cực [48]
Chương trình này đã được điều chỉnh lại cho nhỏ gọn và đơn giản để giải quyết các nhiệm vụ khác nhau trong phổ trở kháng thông thường (stationary) Ngoài việc khớp dữ liệu (data fitting) với các mạch tương đương bao gồm điện trở, tụ điện, cuộn cảm, pha không đổi, Warburg (3 loại), các yếu tố do người dùng tự định nghĩa (user- defined) và Gerischer; EIS Spectrum Analyer còn cung cấp các thử nghiệm khác nhau cho tính nhất quán dữ liệu và chất lượng của quá trình khớp dữ liệu Chương trình cũng tích hợp mô phỏng phổ trở kháng, các công cụ xử lý dữ liệu trở kháng (phép trừ các phần tử mạch và mạch con, chuẩn hóa diện tích bề mặt điện cực) và vẽ các biểu đồ theo các định dạng khác nhau Chương trình này được sử dụng miễn phí với mục đích phi thương mại [48]
Hình 3.21 Giao diện của phần mềm phân tích: 1) Menu, 2) Thanh công cụ, 3) Thông số mạch và kết quả, 4) Phổ trở kháng, 5) bảng danh sách mô hình mạch tương đương, 6) Cài đặt
3.8.2 Quá trình khớp dữ liệu (data fitting) Đây là bước cuối cùng, sau khi kết quả đo thực nghiệm EIS được xử lý, nó sẽ được phân tích bằng chương trình EIS Spectrum Analyer để trích xuất các thông số như điện trở, tụ điện của mô hình mạch điện tương đương bằng các thuật toán
Hình 3.22 Ví dụ sơ đồ khối trích xuất các tham số mô hình Cole-trở kháng của phép đo trở kháng sinh học Đầu tiên, từ phần mềm OriginPro ta phải sắp xếp lại các cột dữ liệu theo thứ tự
Hình 3.23 Xử lý dữ liệu ban đầu trên phần mềm OriginPro
Sau đó, bôi đen toàn bộ bảng dữ liệu và lưu lại dưới dạng file txt theo đường dẫn
File/Export/ASCII Mở file dữ liệu vừa lưu bằng notepad và sửa lại cấu trúc dữ liệu theo dạng bên dưới: n
Mô hình Cole-trở kháng (C, , , ) Bioimpedance measurements Các thuật toán fitting:
Tính toán các thông số mạch, hiển thị kết quả trực quan, sai số,
Hình 3.24 Cấu trúc dữ liệu file *.eis
Tổng kết
Trong chương này, chip đo trở kháng AD5933 đã được giới thiệu, cùng với đó là mạch đo EVAL-AD5933EBZ được thiết kế để khắc phục những hạn chế vốn có của AD5933 Sau đó, giới thiệu các thông số quan trọng của phép đo như R CAL và RFB, cách tính toán các thông số trong dải trở kháng quan tâm trước khi thực hiện một phép đo quét tần số; cách xử lý, biểu diễn dữ liệu sau khi đã thu được dữ liệu thô và trích xuất các thông số quan trọng của phép đo trở kháng sinh học từ mạch đo EVAL.
KẾT QUẢ ĐO THỰC NGHIỆM
Thử nghiệm trên mạch RC
Thiết bị được đo thử nghiệm với hai mô hình trở kháng sinh học điển hình Quy trình hiệu chuẩn được tính toán và thực hiện như ở Chương 3 phần 3.5
Hình 4.1 Hai mô hình trở kháng sinh học điển hình: a) Cole model, b) Fricke model
- Trở kháng của mạch 4.1a được tính bởi:
Phương trình (4.2) thể hiện phần thực và phần ảo của trở kháng theo tần số góc Nói cách khác, điện trở và điện kháng của mạch được tính bằng
- Trở kháng của mạch 4.1b được tính bởi:
( + ) (4.3) Điện trở và điện kháng thu được từ phương trình (4.3) là:
B ả ng 4.1 Các giá trị được sử dụng để mô phỏng 2 mạch điện
Sau khi xác định và từ các công thức (3.3), (3.4); sử dụng công thức (3.1) và (3.2) để tìm giá trị R CAL và RFB thích hợp với từng mô hình Dựa vào các công thức được tính toán từ những công thức (4.1) – (4.4) và bảng giá trị (4.1) ta sẽ tính toán các giá trị lý thuyết và sai số phép đo (gồm phép đo trở kháng và phép đo pha) của 2 mô hình so với giá trị lý thuyết 1
B ả ng 4.2 Giá trị lý thuyết (LT) của mô hình Cole với R CALU7
Fre q Impe dance Phase Real Imaginary Magnitude Z'
B ả ng 4.3 Sai số giữa giá trị LT và giá trị đo được của mô hình Cole với R CALU7
Trở kháng đo được Sai số Pha đo được Sai số
1 Dữ liệu tính toán của 476 điểm quét tần số sẽ được thể hiện chi tiết trong file excel đính kèm
B ả ng 4.4 Giá trị LT của mô hình Fricke với R CAL!0
Freq Impedance Phase Real Imaginary Magnitude Z'
B ả ng 4.5 Sai số giữa giá trị LT và giá trị đo được của mô hình Fricke với R CAL!0
Giá trị Z đo được Sai số Giá trị pha đo được Sai số
4.1.3 Nhận xét và đánh giá
- Đối với mô hình Cole, biểu đồ giá trị trở kháng và pha có đáp ứng rất tốt trên toàn dải tần số quét 5 kHz-100kHz Ở biểu đồ trở kháng hình 4.2, sai số phép đạt khoảng
1.5% Ở biểu đồ pha hình 4.3, sai số phép đo xấp xỉ -2% mặc dù có sự sai số tương đối lớn (~8%) ở vài khoảng tần số 5kHz-5.6kHz nhưng so với toàn dải tần số thì không có ảnh hưởng gì lớn
Hình 4.2 Biểu đồ Bode biên độ (bên trái) và sai số phép đo (bên phải) của mô hình Cole với R CALU7
Hình 4.3 Biểu đồ Bode pha và sai số phép đo của mô hình Cole với R CALU7
- So với mô hình Cole, mô hình Fricke đạt kết quả tốt hơn ở cả biểu đồ trở kháng và pha Cụ thể, sai số ở biểu đồ trở kháng (hình 4.4) xấp xỉ khoảng 1.6% Biểu đồ pha ở hình 4.5, ở dải tần số từ 5kHz – 20kHz, sai số khoảng -1.6% tuy nhiên tần số càng tăng thì sai số càng giảm gần về 0
Hình 4.4 Biểu đồ Bode biên độ (bên trái) và sai số phép đo (bên phải) của mô hình Fricke với R CAL!0
Hình 4.5 Biểu đồ Bode pha và sai số phép đo của mô hình Fricke với R CAL!0
Hình 4.6 Biểu đồ minh họa việc lựa chọn R CAL không thích hợp (R CAL30 ) của mô hình Fricke
Qua hai thí nghiệm đo trên mạch RC, ta thấy được rằng việc chọn lựa chọn chính xác giá trị RFB cho từng mô hình là rất quan trọng Việc xác định giá trị R CAL không đúng sẽ dẫn đến sai số rất lớn ở dải tần số cao như ví dụ ở hình 4.6.
Thực nghiệm trên trái cây
4.2.1 Nguyên liệu và các thiết bị sử dụng
Nguyên liệu dùng để thí nghiệm được lựa chọn ở đây là các loại trái cây có vỏ mỏng, bề mặt nhẵn, bóng Mẫu cà chua được mua ở chợ địa phương được trồng theo tiêu chuẩn VietGAP và táo được mua ở siêu thị
Hình 4.7 Mẫu cà chua và táo được dùng để thí nghiệm
Hình 4.8 Cân đo khối lượng và đồng hồ đo nhiệt độ & độ ẩm Beurer Điện cực được sử dụng trong luận văn này là các loại điện cực bạc clorua (Ag/AgCl) Gồm 4 loại trong đó có 2 loại cùng hãng nhưng khác kích thước
Hình 4.9 Điện cực của hãng Ambu và Trace top (bên trái); điện cực của hãng Rapidan (bên phải)
4.2.2 Xác định vị trí đặt điện cực
Như đã được trình bày ở các chương trước, trở kháng sinh học phụ thuộc vào thành phần vật chất, kích thước hình học và định hướng của các tế bào và mô sinh học Do đó, việc xác định đúng một cách tương đối vị trí của điện cực dán sẽ cho kết quả tốt
Ví dụ, hình dạng của quả táo trong hình 4.10 được định nghĩa gồm ba phần, cuống là phần đỉnh, sepal là phần cuối và khoảng giữa Với hình dạng đồng nhất như vậy thì trở kháng đạt được giá trị cao nhất là ngay trên “đường xích đạo” Tuy nhiên, trong thực tế, tùy vào hình dạng khác nhau, ta tiến hành đo thử một vài lần nhằm xác định vị trí mà tại đó giá trị trở kháng là lớn nhất
Hình 4.10 Hình dáng lý tưởng của táo [45]
Trước khi đo, các mẫu sẽ được rửa bằng nước sạch hoặc nước cất sau đó lau sơ bằng khăn sạch và để khô tự nhiên
Chụp hình các mẫu đo để làm dữ liệu trực quan về sự thay đổi màu sắc, kích thước Ghi nhận lại những biến đổi trên mẫu theo từng ngày (màu vỏ, mùi thơm, độ săn chắc, ) Ghi nhận nhiệt độ, độ ẩm trong phòng
Sử dụng cân điện tử để đo khối lượng của các mẫu đo theo từng ngày
Thực hiện 2 bước hiệu chuẩn thiết bị trước khi thực hiện bất kỳ phép đo nào Lần đo đầu tiên để xác định khoảng trở kháng đo ( , ), dựa vào đó để tính toán giá trị R CAL phù hợp Lần đo hai cũng là lần hiệu chuẩn đáng tin cậy cuối cùng được sử dụng cho các phép đo trên mẫu về sau
Dựa vào hình dáng, kích thước của mẫu đo để chọn ra vị trí thích hợp nhất mà tại đó trở kháng sinh học đạt giá trị lớn nhất để dán điện cực
Điện cực phải sử dụng cùng 1 loại hãng với nhau để tránh sai số không đáng có giữa các loại điện cực khác nhau Nếu phải thay mới (sau khoảng 1-2 ngày) thì vị trí dán điện cực mới phải trùng 1 cách tương đối so với vị trí dán cũ
Có thể sử dụng gel siêu âm để làm giảm trở kháng bề mặt tiếp xúc công làm sai lệch kết quả đo
4.2.4 Thí nghiệm trên cà chua
Thí nghiệm được thực hiện với mục đích theo dõi quá trình chín của cà chua trong vòng 12-14 ngày Số liệu được thu thập và xử lý cách nhau từ 2-3 ngày
Hình 4.11 Đồ thị biểu diễn sự thay đổi trở kháng Z( ) so với tần số Đánh giá thí nghiệm trên cà chua:
Theo kết quả của sơ đồ 4.11, ta có thể thấy rằng trở kháng của cà chua tăng lên trong quá trình chín Sự thay đổi diễn ra trên toàn dải tần số từ 5kHz đến 100kHz Lý do của sự gia tăng này có thể được giả định rằng là do sự gia tăng hàm lượng đường, vitamin C, chất khô, và những thay đổi sinh lý phức tạp tiếp theo khác như giảm axit ascobic, antioxidant enzymes; thay đổi mùi thơm đặc trưng, màu vỏ của cà chua Ở ngày đầu tiên 15.12, tại tần số thấp 5kHz, cường độ trở kháng đạt khoảng 6.4k và giảm dần về 1k ở tần số cao Trong các ngày tiếp theo, trở kháng vẫn có xu hướng tăng: ở tần số thấp trở kháng tăng nhanh đạt 8.2k sau 5 ngày và đạt mức tối đa khoảng 12k vào ngày 27; trở kháng ở tần số cao cũng có sự thay đổi khoảng 700 Cà chua thuộc loại trái cây mọng nước nên tế bào của chúng có kích thước lớn
(hình 4.12) có thể chứa một lượng nước tương đối lớn trong ICF Nên dù mỗi ngày mất đi 1g khối lượng (do sự mất nước ở ECF) cũng không ảnh hưởng đến quá trình chín, kết quả là trở kháng vẫn tăng lên
Hình 4.12 A) Hình ảnh tế bào cà chua, B) Hình ảnh tế bào táo Thanh ngang tượng trưng cho 200 M [49]
Hình 4.13 Đồ thị biểu diễn sự thay đổi pha ( o ) so với tần số
Hình 4.14 Đường cong R-f (bên trái) và đường cong X-f (bên phải) các đồ thị hình 4.11 - 4.14 với kết quả của các bài báo [1] và [39] thì thấy có sự tương đồng về hình dáng và xu hướng tăng dần của biểu đồ trở kháng, pha
Hình 4.15 Hình ảnh mẫu cà chua thí nghiệm qua các ngày thứ 15, 18, 23 và 27
Thí nghiệm được thực hiện với mục đích theo dõi sự tác động của sự mất nước đối với sự lan truyền dòng điện bên trong mô táo và sự ảnh hưởng của nhiệt độ và độ ẩm đến trở kháng của táo sau khi cắt bỏ một phần thịt Táo thí nghiệm được tiến hành cắt
2 lần, mỗi lần cách nhau 7 tiếng, kết quả đo được cách nhau mỗi 2 – 4 tiếng Thí nghiệm được tiến hành đo từ khoảng buổi trưa ngày hôm trước đến buổi trưa ngày hôm sau
B ả ng 4.6 Khối lượng của táo thí nghiệm
STT Trạng thái của táo Khối lượng
Hình 4.16 Đồ thị biểu diễn sự thay đổi trở kháng Z( ) so với tần số
Hình 4.18 Đường cong R-f và đường cong X-f của táo thí nghiệm Đánh giá thí nghiệm trên táo:
Theo kết quả sơ đồ 4.16 và 4.17, ta thấy được sự thay đổi rõ rệt khi táo bị cắt đi, chủ yếu ở các dải tần số thấp (5Khz – 20Khz); không có sự thay đổi nhiều ở các dải tần số cao Bên cạnh đó, ta thấy được tác động của nhiệt độ và độ ẩm đối đến trở kháng và pha của quả táo qua hình 4.18
Đánh giá các kết quả đạt được
Dựa vào kết quả thực nghiệm ban đầu trên trái cây cho thấy mạch phân tích trở kháng EVAL-AD5933EBZ có thể được sử dụng để đánh giá độ tươi của các loại thực phẩm khác nhau Có thể sử dụng để quét đơn tần số hay tần số thông qua phần mềm Có tiềm năng phát triển thành một thiết bị đo nhanh, cơ động
Tuy nhiên vẫn còn tồn tại nhiều hạn chế Một hạn chế quan trọng là hiệu chuẩn hệ thống, trong đó điện trở tải phải bằng điện trở hiệu chuẩn (RFB) khi tính toán HSHĐ giới hạn nhất định dựa theo công thức
≤ ≤3.5 [50] Kết quả là đồ thị ở hình 4.11 bị dịch lên một đoạn (từ ngày 20.12) Vì vậy, việc lựa chọn chính xác giá trị RFB là rất cần thiết để xác định tải trở kháng chính xác Ngoài ra, chưa rõ lý do vì sao đồ thị đường R-f hình 4.14 và 4.18 xuất hiện “phần gãy” từ khoảng tần số 75 kHz-80kHz “Phần gãy” này tạo thành một đỉnh và có xu hướng tăng dần đến tần số 100kHz.