1. Trang chủ
  2. » Giáo án - Bài giảng

Thực hành thiết kế hệ thống số

64 0 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 64
Dung lượng 3,22 MB

Nội dung

trình các ngôn mô khác nhau: ABEL, VHDL, VERILOG, SHEMATIC, State Machine thi các trình ngay trên DUNG MƠN - Bài 1.. Trình biên ABEL có mô và file chì fuse map cho PLD Khung trình ngô

T Biên www.hutech.edu.vn *1.2021.ELD309* -mail tailieuhoctap@hutech.edu.vn : I I III BÀI 1: ABE L 1.1 1.2 TRÌNH & BIÊN 1.3 TRÌNH 1.4 CÁC BÀI THÍ TÓM 12 CÂU ÔN 12 BÀI 2: BOARD DE2 VÀ 2.1 RÊN FPGA 13 BOARD DE2 13 13 15 2.2 CÁC TRÊN F PGA 15 2.3 TRÌNH BIÊN 16 16 17 2.4 TRÌNH LÊN BOARD DE2 19 19 22 2.5 MƠ TRÌNH 25 .25 25 .26 26 TÓM 27 CÂU ÔN 27 TRÌNH VE RILOG 28 3.1 28 3.2 NGƠN TRÌNH VE RILOG 29 29 30 TÓM 34 II CÂU ÔN 34 TRÌNH VHDL 36 4.1 36 4.2 NGÔN TRÌNH VHDL 36 36 37 TÓM 41 CÂU ÔN 41 I 43 5.1 43 5.2 FPGA THÔNG QUA (SCHEMATIC) 43 43 46 46 TÓM 48 CÂU ÔN 48 I 49 6.1 MÁY THÁI 49 49 50 6.2 THÁI 50 50 51 6.3 TRÌNH FPGA THƠNG QUA MÁY THÁI 51 51 52 6.3.3 Qui t rình 52 56 TÓM 57 CÂU ÔN TÀI THAM 57 58 III MƠ MƠN Thí xúc ngơn sinh viên trình ngơn mơ khác nhau: ABEL, VHDL, VERILOG, SHEMATIC, State Machine thi trình DUNG MƠN - Bài Ngôn - Bài 2: Boardard DE2 ph - Bài 3: Ngôn - Bài 4: FPGA thông qua - Bài 5: FPGA thơng qua máy Mơn trình ABEL trình Verilog VHDL thái thí U FPGA ngơn làm nhà MƠN CÁCH thí DUNG MƠN mơn này, ơn tìm thêm thông tin liên quan hành t sinh viên có thí làm bài tiêu tóm sau IV Sau hành làm PHÁP Mơn trung bình GIÁ MƠN giá: tra sau môn BÀI 1: A BEL BÀI 1: ABEL Sau xong này, - cơng - Cách - Cách viên có PLD; trình ABEL cho PLD; trình PLD b ABEL 1.1 GI I THI U 1.1.1 Ngơn ng l p trình ABEL ABEL(Advanced Boolean Equation Language) trình cho PLD Trình biên ABEL có mơ chì (fuse map) cho PLD Khung trình ngơn Module ABEL Module_name Title Device_indentifier @alternate Pin Device " có có device_type khơng declarations Other declarations Equations Test_vectors End - Ngơn - Mơ module_name trình ABEL trình cho hình ngơn ngõ vào: BOARDOLEAN (equations) file - Mô - Mô BÀI 1: A BEL (true table) thái (state diagram) 1.1.2 Các c chu n b trình cho PLD dùng ngôn 1: Cài 2: ABEL Total commander ABEL 3: Chép file COMMANDS ABE.BAT vào C ABEL BÀI 1: A BEL 1.2 SO N TH O TRÌNH & BIÊN D CH 1.2.1 So n th o 1: Trong trình Total commander vào ng notepad trình 2: vào trình dây dung trình cho hàm Y BÀI 1: A BEL 3: Sau n xong ta ph i ABL vào thu 1.2.2 Biên d ch file có tên trùng ABEL trình ABEL ABE tênfile enter module_name, file có

Ngày đăng: 06/02/2024, 10:02

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w