1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Chương 4: Mạch khuếch đại tín hiệu nhỏ sử dụng FET pdf

71 2,7K 49

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 71
Dung lượng 3,07 MB

Nội dung

Ch ng 4: Mươ ch khu ch đ i ạ ế ạ tín hi u nh s d ng FETệ ỏ ử ụ  Gi i thi u chungớ ệ  Phân lo iạ  JFET  MOSFET kênh có s n (Depletion MOS)ẵ  MOSFET kênh c m ng (Enhancement MOS)ả ứ  Cách phân c c ự  M ch khu ch đ i tín hi u nhạ ế ạ ệ ỏ  S đ t ng đ ng và tham s xoay chi uơ ồ ươ ươ ố ề Gi i thi u chungớ ệ  Tr kháng vào r t l n, nMΩ-n100MΩở ấ ớ  Đ c đi u khi n b ng đi n áp (khác v i BJT)ượ ề ể ằ ệ ớ  Tiêu t n ít công su tố ấ  H s t p âm nh , phù h p v i ngu n tín hi u nhệ ố ạ ỏ ợ ớ ồ ệ ỏ  Ít b nh h ng b i nhi t đị ả ưở ở ệ ộ  Phù h p v i vai trò khóa đóng m công su t nhợ ớ ở ấ ỏ  Kích th c nh , công ngh ch t o phù h p v i ướ ỏ ệ ế ạ ợ ớ vi c s d ng đ thi t k ICệ ử ụ ể ế ế Phân lo iạ  JFET-Junction Field Effect Transistor  Kênh N  Kênh P  MOSFET-Metal Oxide Semiconductor FET  Kênh có s n (Depletion MOS) : ẵ  Kênh N và P  Kênh c m ng (Enhancement MOS): ả ứ  Kênh N và P JFET  C u trúcấ  Ho t đ ng ạ ộ  Đ c tuy nặ ế  So sánh v i BJTớ  Ví d , b ng tham s k thu tụ ả ố ỹ ậ JFET – C u trúc ấ JFET – Ho t đ ngạ ộ  V GS = 0, V DS >0 tăng d n, Iầ D tăng d nầ JFET – Ho t đ ngạ ộ  V GS = 0, V DS = V P , I D = I DSS  V P đi n áp th t kênh (pinch-off)ệ ắ JFET – Ho t đ ngạ ộ  V GS < 0, V DS > 0, giá tr m c bão hòa c a Iị ứ ủ D cũng gi m d nả ầ  V GS = V P , I D = 0 JFET – Đ c tuy nặ ế  Đ c tuy n truy n đ t Iặ ế ề ạ D = f(V GS ) tuân theo ph ng trình ươ Shockley: I D = I DSS (1 - V GS /V P ) 2  I G ≈ 0A (dòng c c c ng)ự ổ  I D = I S (I D dòng c c máng, Iự S dòng c c ngu n)ự ồ JFET – Đ c tuy nặ ế P-channel, I DSS = 6mA, V P = 6V N-channel, I DSS = 8mA, V P = - 4V [...]... điện và điện áp khi đặt FET ở chế độ khuếch đại Với tất cả các loại FET: IG = 0A ID = IS Với JFET và DMOS: ID = IDSS(1 – VGS/VP)2 Với EMOS: ID = k(VGS – VT)2 Quan hệ giữa dòng điện ra và điện áp vào là quan hệ phi tuyến => hay sử dụng phương pháp đồ thị Phân cực  Phân cực cố định (Fixed bias): JFET  Tự phân cực (Self bias): JFET, DMOS  Phân cực phân áp (Voltage divider bias): JFET, DMOS, EMOS  Phân... FET- BJT BJT FET Điều Điều khiển bằng dòng => tiêu hao công suất Dòng ra và dòng vào quan hệ tuyến tính Hệ số khuếch đại tốt hơn Chịu độ ảnh hưởng của nhiệt khiển bằng áp => ít tiêu hao công suất Dòng ra và điện áp vào quan hệ không tuyến tính Trở kháng vào rất lớn, hệ số tạp âm nhỏ, phù hợp nguồn tín hiệu nhỏ Ít bị ảnh hưởng của nhiệt độ Tổng kết Phân cực     Phân cực cố định (Fixed bias) Tự phân... pF Crss 1.5 3.0 pF -0.5 1.0 MOSFET  Cấu trúc  Hoạt động  Đặc tuyến Chú ý: rất cẩn thận khi sử dụng so với JFET vì lớp oxit bán dẫn của MOS dễ bị đánh thủng do tĩnh điện MOSFET – Cấu trúc N-channel depletion DMOS N-channel enhancement EMOS MOSFET – Hoạt động N-channel DMOS VGS = 0, VDS > 0 N-channel EMOS VGS > 0, VDS > 0 DMOS – Đặc tuyến truyền đạt Tương tự như của JFET, đặc tuyến truyền đạt ID =... Unit Vdc VMOS    VMOS – Vertical MOSFET ,tăng diện tích bề mặt Có thể hoạt động ở dòng lớn hơn vì có bề mặt tỏa nhiệt Tốc độ chuyển mạch tốt hơn CMOS     CMOS=Complementary MOSFET pMOS và nMOS trên cùng một đế, hoạt động ở chế độ chuyển mạch ON/OFF Giảm kích thước và công suất tiêu thụ, tăng tốc độ chuyển mạch Hầu như chỉ dùng trong IC So sánh FET- BJT BJT FET Điều Điều khiển bằng dòng => tiêu... VGS/VP)2 GS D EMOS – Đặc tuyến truyền đạt  Phương trình đặc tuyến truyền đạt: ID = k(VGS – VT)2 với điện áp mở VT > 0 (kênh N)  VGS < VT, ID = 0 MOSFET – Đặc tuyến truyền đạt P-channel depletion MOSFET – Đặc tuyến truyền đạt P-channel enhancement MOSFET – Kí hiệu DMOS EMOS EMOS 2N4351 Datasheet-2N4351-EMOS Characteristic Symbol Min VDS breakdown V(BR)DSX 25 ID-zero gate volage, IDSS 10 10 nAdc µAdc Igate...JFET – Kí hiệu JFET 2N5457 Datasheet-2N5457 Rating Symbol Value Unit Drain-Source voltage VDS 25 Vdc Drain-Gate voltage VDG 25 Vdc Reverse G-S voltage VGSR -25 Vdc Gate current IG 10 nAdc Device dissipation 250C... việc Q dịch chuyển đi rất nhiều so với thiết kế ban đầu ở nhiệt độ phòng Tự phân cực Có điểm gì khác so với phân cực cố định? Tại sao gọi là tự phân cực? Vai trò của RS? Điện trở RG được coi như ngắn mạch? Có thể bỏ RG? . Ch ng 4: Mươ ch khu ch đ i ạ ế ạ tín hi u nh s d ng FET ỏ ử ụ  Gi i thi u chungớ ệ  Phân lo iạ  JFET  MOSFET kênh có s n (Depletion MOS)ẵ  MOSFET kênh c m ng (Enhancement. ớ vi c s d ng đ thi t k ICệ ử ụ ể ế ế Phân lo iạ  JFET-Junction Field Effect Transistor  Kênh N  Kênh P  MOSFET-Metal Oxide Semiconductor FET  Kênh có s n (Depletion MOS) : ẵ  Kênh N và P  Kênh. (Enhancement MOS): ả ứ  Kênh N và P JFET  C u trúcấ  Ho t đ ng ạ ộ  Đ c tuy nặ ế  So sánh v i BJTớ  Ví d , b ng tham s k thu tụ ả ố ỹ ậ JFET – C u trúc ấ JFET – Ho t đ ngạ ộ  V GS = 0, V DS >0

Ngày đăng: 22/06/2014, 11:20

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w