Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA

Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA.

Tính cấp thiết của đề tài

Trong 20 năm qua, nghiên cứu về điều khiển các hệ thống điện công nghiệp, đặc biệt là động cơ xoay chiều ba pha, đã đạt được nhiều tiến bộ nhờ vào cuộc cách mạng công nghệ Sự phát triển này chủ yếu nhờ vào các thành phần mạnh mẽ cho phép thực hiện các thuật toán điều khiển phức tạp hơn Điều khiển số đã trở nên phổ biến hơn so với điều khiển tương tự, nhờ vào độ tin cậy và hiệu suất cao hơn, cùng với nhiều lợi ích như tính linh hoạt trong việc chỉnh sửa chương trình, khả năng thích ứng với các điều kiện vận hành khác nhau, và khả năng chống nhiễu tốt hơn Hiện nay, điều khiển số chủ yếu được thực hiện bằng vi điều khiển và bộ xử lý tín hiệu số (DSP), nhờ vào tính linh hoạt của phần mềm và chi phí thấp Tuy nhiên, một số ưu điểm của điều khiển tương tự như độ chính xác và độ trễ vòng lặp phản hồi vẫn còn khó thay thế Mặc dù các bộ xử lý DSP hiệu suất cao có thể giải quyết vấn đề này, nhưng chúng vẫn bị giới hạn bởi cấu trúc thuật toán phức tạp và chi phí có thể vượt quá lợi ích mang lại.

Mảng cổng lập trình (FPGA) là giải pháp hiệu quả để nâng cao hiệu suất bộ điều khiển, giảm khoảng cách giữa điều khiển tương tự và số Kết hợp với ADC nhanh, FPGA cho phép thực hiện tính toán thời gian thực chỉ trong vài micro giây cho các thuật toán điều khiển phức tạp FPGA cũng hỗ trợ phát triển kiến trúc điều khiển linh hoạt với các tần số lấy mẫu khác nhau và tích hợp nhiều chức năng điều khiển trên một chip (SoC) Nhờ đó, FPGA đã được ứng dụng thành công trong điều khiển bộ biến đổi độ rộng xung (PWM), động cơ điện và hệ thống điều khiển đa thiết bị Hơn nữa, chi phí của FPGA rất cạnh tranh, tương tự như DSP.

Ngày nay, xu hướng thu nhỏ kích thước và tăng mật độ công suất của động cơ dẫn đến việc sử dụng động cơ quay với tốc độ rất cao từ 10.000 đến 100.000 vòng/phút Các ứng dụng của công nghệ này bao gồm xe điện, e-turbo, UAV, dụng cụ phẫu thuật và máy bơm tốc độ cao Để đảm bảo độ phân giải và kiểm soát chính xác dòng điện cho động cơ ở những tốc độ này, tần số của PWM và tần suất cập nhật điều khiển cần được nâng cao từ khoảng 10kHz lên đến 200kHz.

Các van bán dẫn IGBT thường được áp dụng trong bộ biến tần công suất cỡ trung bình, nhưng chúng không thể chuyển mạch đủ nhanh hoặc hiệu quả để hỗ trợ PWM ở tần số 100kHz Trong khi đó, van bán dẫn MOSFET có khả năng chuyển mạch ở các tần số này và thường được sử dụng trong các bộ chuyển đổi công suất nhỏ như bộ chuyển đổi DC-DC và bộ truyền động động cơ nhỏ, nhưng lại không phù hợp cho các ứng dụng công suất cao.

Các thiết bị bán dẫn băng thông rộng dựa trên SiC và GaN đang phát triển nhanh chóng, mang lại tổn thất khi chuyển mạch và điện trở rất thấp Với khả năng công suất cao hơn, các thiết bị này cho phép chuyển mạch ở tần số cao, hỗ trợ chế tạo bộ điều khiển tần số cao cho các hệ thống truyền động hiện đại.

Để giải quyết các vấn đề từ phương pháp DSP và vi điều khiển truyền thống, cần phát triển một phương pháp điều khiển phần cứng mới cho ứng dụng truyền động điện mật độ công suất cao Luận án này tập trung vào nghiên cứu và phát triển chip điều khiển dựa trên từ thông rotor của động cơ xoay chiều ba pha, sử dụng nền tảng FPGA, phục vụ cho động cơ xoay chiều ba pha và động cơ có mật độ công suất cao.

Mục tiêu nghiên cứu

- Phát triển thiết kế phần cứng / phần mềm các thuật toán điều khiển FOC dựa trên nền tảng FPGA

- Thiết kế chip điều khiển mạch vòng dòng điện FOC cho động cơ xoay chiều ba pha dựa trên FPGA

- Thiết kế cấu trúc điều khiển bền vững cho động cơ đồng bộ nam châm vĩnh cửu sử dụng thuật toán điều khiển kháng nhiễu.

Phương pháp nghiên cứu

+ Tổng quan các phương pháp thiết kế điều khiển dòng điện tựa từ thông rotor cho động cơ xoay chiều ba pha

Tổng hợp các công nghệ thiết kế chip điều khiển như vi xử lý, DSP, ASIC và FPGA là rất quan trọng để lựa chọn công nghệ phù hợp Việc này giúp thiết kế bộ điều khiển dòng điện stator cho động cơ xoay chiều ba pha một cách hiệu quả và tối ưu.

+ Thiết kế bộ điều khiển kháng nhiễu cho truyền động động cơ đồng bộ nam châm vĩnh cửu nhằm nâng cao chất lượng điều khiển

+ Ứng dụng các phần mềm mô phỏng off-line Matlab/Simulink, mô phỏng thời gian thực HIL được sử dụng để đánh giá kết quả nghiên cứu.

Những đóng góp mới của luận án

Luận án dự kiến có những đóng góp mới như sau:

Nghiên cứu và thiết kế thành công chip điều khiển dòng điện cho rotor động cơ xoay chiều ba pha, sử dụng nền tảng FPGA, đã đáp ứng đầy đủ các yêu cầu đề ra.

Phát triển quy trình thiết kế chip hiệu quả cho điều khiển động cơ xoay chiều ba pha dựa trên FPGA nhằm giảm thiểu tài nguyên sử dụng, rút ngắn thời gian thực thi và nâng cao hiệu suất điều khiển.

- Đề xuất cấu trúc điều khiển bền vững cho động cơ đồng bộ nam châm vĩnh cửu sử dụng bộ điều khiển kháng nhiễu.

Ý nghĩa khoa học và thực tiễn

Đề tài này tổng hợp và đánh giá phương pháp thiết kế cấu trúc điều khiển cho hệ truyền động FOC, nhấn mạnh khả năng ứng dụng thực tiễn của nó Bài viết cũng trình bày giải pháp và đánh giá cấu trúc điều khiển FOC cho động cơ xoay chiều ba pha dựa trên nền tảng FPGA Đặc biệt, tính đúng đắn của lý thuyết được xác thực thông qua các mô phỏng off-line và mô phỏng thời gian thực HIL.

Nghiên cứu này đóng góp vào việc phát triển một giải pháp điều khiển mới cho động cơ xoay chiều ba pha bằng chip chuyên dụng, giúp khắc phục nhược điểm của các phương pháp điều khiển truyền thống Giải pháp này không chỉ giảm thời gian tính toán mà còn tiết kiệm tài nguyên, mở ra tiềm năng ứng dụng thuật toán điều khiển vào các thiết bị thương mại, từ đó nâng cao chất lượng điều khiển hệ truyền động điện xoay chiều ba pha.

Bố cục và nội dung của luận án

Luận án gồm 4 chương và phần kết luận chung có các nội dung chính như sau:

Chương 1 cung cấp cái nhìn tổng quan về phương pháp điều khiển FOC, nổi bật với nhiều ưu điểm và ứng dụng rộng rãi trong ngành công nghiệp Bài viết phân tích phương pháp điều khiển cho các mạch vòng điều chỉnh như dòng stator, từ thông và tốc độ, sử dụng nền tảng DSP và FPGA Thông qua việc tìm hiểu và đánh giá các nghiên cứu liên quan đến DSP và FPGA, bài viết nêu rõ ưu nhược điểm và kết quả của từng công trình, từ đó lựa chọn nền tảng công nghệ thiết kế phương pháp điều khiển phù hợp cho đối tượng luận án.

Chương 2 trình bày cấu trúc chung của FPGA, nhấn mạnh các phần tử quan trọng và ứng dụng của FPGA trong điện tử công suất và điều khiển, đặc biệt là với các thuật toán điều khiển phức tạp Bài viết cũng đề cập đến những ưu điểm của FPGA trong lĩnh vực này, cùng với các ràng buộc triển khai cần quản lý Cuối cùng, quy trình thiết kế FPGA cho các ứng dụng truyền động và điện tử công suất sẽ được giới thiệu.

Chương 3 trình bày phương pháp thiết kế và triển khai bộ điều khiển mạch vòng dòng điện trên FPGA có thể lập trình được Đầu tiên, phương pháp trạng thái máy hữu hạn tuần tự (FSM) được đề xuất, chỉ ra cách thực hiện các phép toán và tính toán hàm trên FPGA Phương pháp này sẽ được áp dụng cho thiết kế VHDL, ngôn ngữ mô tả phần cứng-mạch tích hợp tốc độ rất cao, nhằm phát triển các thuật toán điều khiển trong luận án này.

Chương 4 tập trung vào việc phân tích nhiễu tác động đến hệ điều khiển động cơ xoay chiều ba pha theo cấu trúc FOC Bài viết đề xuất các phương pháp điều khiển nâng cao nhằm loại bỏ những nhiễu này, trong đó bộ kháng nhiễu được xem là một trong những giải pháp hiệu quả Chương này sẽ trình bày chi tiết về thiết kế bộ kháng nhiễu hỗ trợ cho quá trình điều khiển.

Các kết quả mô phỏng sẽ được trình bày và so sánh với cấu trúc điều khiển PI, nhằm làm nổi bật hiệu quả của việc áp dụng bộ kháng nhiễu này.

Thông số động cơ xoay chiều ba pha và thông số mô phỏng thời gian thực HIL được trình bày chi tiết, bao gồm các thiết kế bộ điều khiển dòng stator và tốc độ, tất cả được trích dẫn trong phụ lục.

Phần cuối là kết luận và kiến nghị của luận án

TỔNG QUAN VỀ THUẬT TOÁN ĐIỀU KHIỂN FOC CHO ĐỘNG CƠ

Đặt vấn đề

Lĩnh vực điều khiển truyền động điện đã phát triển nhanh chóng nhờ vào những tiến bộ trong công nghệ chất bán dẫn, đặc biệt trong điện tử công suất và xử lý tín hiệu Những cải tiến này đã tạo điều kiện cho các thiết kế truyền động hiệu quả hơn, với các thuật toán điều khiển ngày càng chính xác và mạnh mẽ Động cơ AC điều khiển bằng vector đã có những bước tiến đáng kể, kết hợp ưu điểm của động cơ một chiều mà không cần chuyển mạch cơ khí Cấu trúc điều khiển này cung cấp hiệu suất cao và trạng thái ổn định tốt hơn Việc sử dụng vi điều khiển hoặc chip DSP trong điều khiển động cơ mang lại lợi ích như dễ lập trình và khả năng cung cấp PWM, nhưng lại giới hạn tốc độ tính toán do phải thực hiện các thuật toán theo trình tự Để khắc phục, phương pháp đa CPU đã được áp dụng, tuy nhiên điều này làm tăng độ phức tạp và chi phí trong điều khiển.

Ngày nay, mảng cổng lập trình hiện trường (FPGA) đã trở thành một thành phần quan trọng trong việc triển khai các bộ xử lý hiệu suất cao, với tốc độ, kích thước và số lượng đầu vào và đầu ra vượt xa bộ vi xử lý và bộ xử lý DSP FPGA là lựa chọn lý tưởng cho việc phát triển các bộ xử lý hiệu suất cao với khả năng triển khai kiến trúc số học song song Mặc dù công nghệ DSP đã được áp dụng trong các ứng dụng điều khiển động cơ xoay chiều, nhưng việc sử dụng ASIC và FPGA trong lĩnh vực này ngày càng phổ biến nhờ vào những tiến bộ trong công nghệ mạch tích hợp Từ khi được giới thiệu vào năm 1984, FPGA ban đầu chỉ cung cấp giao diện ngoại vi cho bộ xử lý chính, nhưng giờ đây chúng đã được ứng dụng vào nhiều nhiệm vụ khác nhau.

7 nhau, từ bộ điều khiển chính trong các ứng dụng điều khiển động cơ, đến điều khiển toàn bộ hệ thống [10][11]56][59]

Trong lĩnh vực điều khiển hiệu suất cao, công nghệ FPGA đang ngày càng được ưa chuộng như một phương pháp thiết kế mới Việc áp dụng FPGA giúp tối ưu hóa hiệu suất và linh hoạt trong việc thực thi các ứng dụng điều khiển phức tạp.

So với công nghệ DSP, phương pháp sử dụng FPGA mang lại khả năng linh hoạt và hiệu suất cao hơn mà không làm tiêu tốn tài nguyên CPU FPGA là một tập hợp các ô tiêu chuẩn không có chức năng cố định, nhưng với khả năng lập trình trường và tái sử dụng các lõi IP, người dùng có thể thiết kế ASIC theo ý muốn của họ một cách nhanh chóng bằng các công cụ định tuyến và định vị chuyên nghiệp.

Việc sử dụng FPGA trong hệ thống giúp nâng cao tốc độ và độ chính xác nhờ vào khả năng xử lý song song qua phần cứng, đồng thời giảm thiểu việc sử dụng bộ nhớ CPU Bộ điều khiển dòng điện kỹ thuật số được thiết kế kết hợp giữa bộ điều chế delta phi tuyến và bộ điều chỉnh PI tuyến tính, cho phép đạt được băng thông cao, đáp ứng yêu cầu về tính động học trong mạch vòng dòng điện, từ đó đảm bảo hiệu quả và nhanh chóng trong việc điều khiển dòng điện trong hệ thống FOC.

Các thiết bị van bán dẫn băng thông rộng, đặc biệt là dựa trên công nghệ GaN và SiC, đang phát triển nhanh chóng, mang lại tiềm năng cải thiện mật độ công suất trong hệ thống chuyển đổi công suất GaN nổi bật với điện trở thấp và tốc độ chuyển mạch cao hơn so với các phần tử Silic tương đương Trong lĩnh vực điều khiển động cơ, thiết bị Si gặp khó khăn với tần số chuyển mạch thấp, trong khi xu hướng thu nhỏ động cơ cho máy bay điện yêu cầu động cơ quay tốc độ cao từ 10.000 đến 100.000 vòng/phút Để tận dụng tần số đóng cắt cao của GaN, cần tăng tần số điều khiển dòng điện, mà FPGA có thể đáp ứng Việc tích hợp CPU vào FPGA cho phép thực hiện nhiều bộ điều khiển chỉ với một chip, dẫn đến hệ thống trên chip (SoC) và là xu hướng quan trọng trong thiết kế tích hợp điều khiển truyền động hiệu suất cao Điều này không chỉ tăng hiệu suất và giảm chi phí cho hệ thống điều khiển chuyển động mà còn nâng cao tính linh hoạt trong thiết kế và phát triển sản phẩm Tác giả tổng quát các phương pháp và cấu trúc điều khiển, đánh giá vấn đề tồn tại, từ đó đề xuất giải pháp thiết kế chip cho mạch vòng dòng stator và mạch vòng tốc độ, phù hợp với hệ truyền động động cơ xoay chiều ba pha.

8 trên nền tảng FPGA Tính đúng đắn của kết quả nghiên cứu lý thuyết được minh chứng qua mô phỏng offline và mô phỏng thời gian thực HIL.

Giải pháp thiết kế bộ điều khiển dòng điện

Động cơ xoay chiều ba pha có cấu trúc phức tạp, gây khó khăn trong việc mô tả toán học để điều khiển độc lập hai thành phần dòng: dòng tạo từ thông và dòng tạo mômen quay Phương pháp tựa từ thông rotor cung cấp công cụ tách biệt các thành phần dòng này từ dòng điện xoay chiều 3 pha trong cuộn dây stator Hệ truyền động điều khiển theo phương pháp tựa từ thông rotor hoạt động dựa trên nguyên tắc điều khiển riêng rẽ các thành phần dòng thông qua mạch vòng điều chỉnh dòng stator Phương thức điều khiển này thuộc lớp các phương pháp điều khiển vector cho máy điện.

1.2.1 Mô hình toán học động cơ xoay chiều ba pha

1.2.1.1 Mô hình toán học của động cơ KĐB-RLS Động cơ KĐB-RLS được mô tả bởi một hệ phương trình vi phân bậc cao

Theo tài liệu [1] mô hình mô tả động cơ KĐB-RLS trên hệ tọa độ tựa từ thông rotor như sau:

1 1 sd sd s sq rd r rq sd s r r s sq s sd sq r rd rq sq s r r s rd sd rd s rq r r rq sq s rd rq r r di i i u dt T T T L di i i u dt T T T L d i dt T T d i dt T T σ ω σψ σ ω ψ σ σ σ σ σ σ σ σ ω ω ψ ψ σ σ σ σ σ ψ ψ ω ω ψ ψ ω ω ψ ψ

Trong đó: sq sq m m s r r s r rd r rd

Từ mô hình toán học (1.1), cấu trúc mô hình điều khiển động cơ KĐB được biểu diễn như hình 1.1

Hình 1.1 Sơ đồ cấu trúc của ĐCKĐB-RLS điều khiển kiểu theo nguyên lý tựa theo từ thông rotor

1.2.1.2 Mô hình toán học của động cơ đồng bộ kích thích vĩnh cửu

Mô hình mô tả động cơ ĐB-KTVC trên hệ tọa độ tựa từ thông rotor được trình bày qua các phương trình toán học, trong đó thể hiện mối quan hệ giữa dòng điện, từ thông và các yếu tố động lực học Các phương trình này bao gồm: sd sq sd s sq sd sd sd sq sd p s sd sq sq s sq sq sq p m sd sd p m sq L di = - 1 i +ω L i + 1 u dt T L L di = -ω L i - 1 i + 1 u - ω ψ dt L T L L i = ψ +i, phản ánh sự thay đổi dòng điện và từ thông theo thời gian, giúp tối ưu hóa hiệu suất hoạt động của động cơ.

Trong hệ tọa độ, trục d trùng với trục của từ thông cực, dẫn đến thành phần vuông góc (thành phần trục q) của ψ p f bằng không Do đó, vector từ thông chỉ có thành phần thực duy nhất, từ đó ta có f p p ψ = ψ (1.3).

Phương trình các thành phần từ thông:

10 sd sd sd p sq sq sq ψ = L i +ψ ψ = L i

Thay hai phương trình vào sẽ thu được: sd s sd sd sd s sq sq sq sq s sq sq s sd sd s p u = R i + L di -ω L i didt u = R i + L +ω L i +ω ψ dt

Phương trình mômen tổng quát của máy điện từ trường quay

Khi xây dựng hệ thống điều khiển tựa từ thông rotor dưới tốc độ định mức, cần điều khiển vector dòng i s sao cho nó vuông góc với vector từ thông cực, nhằm loại bỏ thành phần dòng điện tạo từ thông Do đó, i sd = 0, từ đó có thể thu được phương trình mômen quay.

Chuyển sang miền ảnh Laplace, ta được: sd s sd sd s sq sq sq s sq sq s sd sd s p u = R (1+ s.T ).i -ω L i u = R (1+ s.T ).i +ω L i +ω ψ

Hình 1.2 Sơ đồ cấu trúc của ĐCĐB-KTVC điều khiển kiểu nguyên lý tựa theo từ thông rotor

Theo [1] cấu trúc điều khiển tựa theo từ thông rotor như hình 1.1 và hình 1.2, kết hợp với mô hình trạng thái (1.1) và (1.2), ta có một vài nhận xét:

• Vòng điều khiển dòng stator của cả hai loại động cơ có cấu trúc tương tự nhau

Bộ điều khiển dòng điện stator đóng vai trò quan trọng trong việc cung cấp tín hiệu chuẩn cho điều chế điện áp, với ba yêu cầu chính là nhanh chóng, chính xác và không có sự xen kẽ Khi bộ điều khiển này đạt được đáp ứng nhanh sau hai chu kỳ lấy mẫu, mô hình trạng thái của hai động cơ có thể được hạ bậc xuống bậc 2 Lúc này, khi kết hợp với nghịch lưu nguồn áp, động cơ sẽ được coi là được nuôi bởi nguồn dòng, từ đó đơn giản hóa quá trình tính toán bộ điều khiển và cài đặt biến tần.

- ĐCKĐB-RLS: m m sd r r p m sq L di = - i + i 1 1 dt T T d ω = ki i - m z dt J

- ĐCĐB-KTVC: p m sd sd p m sq L i = ψ +i

Hai thành phần dòng điện i sd và i sq trong hệ phương trình (1.9) và (1.10) là hai biến vào quan trọng, giúp điều khiển quá trình từ hóa và tạo mômen quay, từ đó điều chỉnh tốc độ quay ω một cách hiệu quả So với ĐCMC, i sd tương đương với dòng mạch kích từ, trong khi i sq tương ứng với dòng mạch phần ứng [1].

Nhận thức này cho thấy nguyên lý FOC có thể áp dụng qua nhiều cấu trúc điều khiển và phương pháp thiết kế khác nhau, bao gồm cả tuyến tính và phi tuyến Điều quan trọng là phải tạo ra hai biến điều khiển i_sd và i_sq cho quá trình từ hóa và mômen quay, phù hợp với yêu cầu của hệ thống.

1.2.2 Tóm tắt về điều khiển mạch vòng dòng điện

Hiện nay, phương pháp điều khiển FOC (Field Oriented Control) vẫn được xem là tiêu chuẩn trong ngành công nghiệp Nguyên lý của FOC bao gồm hai mạch vòng điều chỉnh: mạch vòng ngoài cho tốc độ và từ thông, mạch vòng trong cho dòng điện, giúp tách biệt hai thành phần điều khiển từ thông và mômen Mạch vòng dòng điện có đặc điểm phi tuyến và đóng vai trò quan trọng trong quá trình từ hóa và điều khiển mômen động cơ Để đảm bảo điều khiển tốc độ động cơ hiệu quả, bộ điều khiển dòng điện cần đáp ứng tiêu chí về tốc độ và độ chính xác, đồng thời tách kênh Các phương pháp điều khiển được sử dụng bao gồm điều khiển tuyến tính như PI, deadbeat truyền thống và cải tiến, cùng với các phương pháp phi tuyến như tính hóa chính xác, cuốn chiếu, tựa phẳng và trượt, mỗi phương pháp đều có những đặc điểm riêng biệt.

* Các phương pháp điều khiển tuyến tính

Bộ điều khiển PI là một trong những phương pháp tuyến tính phổ biến, nổi bật với thiết kế đơn giản và khả năng đáp ứng nhanh Tuy nhiên, bộ điều khiển này chỉ phát huy hiệu quả tốt nhất ở quanh điểm làm việc cân bằng, do đặc tính phi tuyến của mô hình động cơ Khi hệ truyền động hoạt động trong vùng làm việc rộng và gặp chế độ động khắc nghiệt, như tải thay đổi mạnh hoặc dạng xung, chất lượng đáp ứng động học sẽ giảm sút Ngược lại, bộ điều khiển deadbeat truyền thống tập trung vào việc đạt tốc độ đáp ứng hữu hạn, với khả năng dẫn dắt biến ra theo quỹ đạo thời gian do người thiết kế xác định, cho phép giá trị thực bám sát giá trị đặt sau một số chu kỳ mẫu nhất định Để khắc phục nhược điểm nhạy cảm với thông số động cơ của bộ điều khiển deadbeat truyền thống, bộ điều khiển deadbeat cải tiến dòng stator đã sử dụng ma trận L để tách kênh thành công các thành phần dòng điện qua hàm truyền hở.

Gh(z); Tuy nhiên bộ điều khiển này phụ thuộc vào tham số động cơ và vi xử lý khi triển khai thực nghiệm

* Các phương pháp điều khiển phi tuyến

Các phương pháp điều khiển phi tuyến cho mạch vòng dòng điện bao gồm phương pháp tuyến tính hóa chính xác, trong đó sử dụng phản hồi trạng thái để chuyển đổi hệ phương trình phi tuyến thành quan hệ tuyến tính giữa đầu vào và đầu ra.

Phương pháp điều khiển tuyến tính thông thường yêu cầu đo lường đầy đủ các trạng thái và loại bỏ thành phần phi tuyến, đồng thời thiết kế bộ điều khiển riêng cho từ thông rotor Mặc dù đã tách kênh dòng stator thành công, phương pháp này phụ thuộc vào độ chính xác của phép đo các biến trạng thái, nếu không sẽ dẫn đến mất bền vững Phương pháp điều khiển tựa phẳng cho phép tính toán trực tiếp tín hiệu đầu ra mong muốn thành giá trị đặt đầu vào, tạo ra mô hình ngược Tuy nhiên, việc thiết lập quỹ đạo cần xem xét giới hạn của các biến điều khiển, làm cho bài toán thiết kế trở nên phức tạp, đặc biệt với mô hình dòng điện bậc 2 Phương pháp điều khiển cuốn chiếu đảm bảo sai lệch giữa giá trị đặt và thực tế theo tiêu chuẩn Lyapunov, giúp hệ thống ổn định toàn cục nhưng cũng gặp khó khăn khi mô hình có bậc cao Dù vậy, sự phát triển của vi điều khiển và kỹ thuật điều khiển số đã giúp giải quyết những thách thức này.

1.2.2.1 Thiết kế các bộ điều khiển cho động cơ không đồng bộ a Thiết kế bộ điều khiển dòng điện

Khi thiết kế bộ điều khiển dòng điện, các thành phần xen kênh trên hệ phương trình được coi là nhiễu và bị bỏ qua Kết quả cuối cùng là hai phương trình được xác định, bao gồm: sd sd sd s r s di = - 1 + 1 - σ i + 1 u dt σT σT σL.

(1.11) sq sq sq s r s di = - 1 + 1- σ i + 1 u dt σT σT σL

Từ 2 phương trình trên ta thấy rằng dạng của hai phương trình là giống nhau nên hàm truyền đạt và tham số bộ điều khiển của hai thành phần dòng điện là giống nhau Vì vậy, trong trường hợp này ta sẽ thiết kế bộ điều khiển cho thành phần dòng i sd như sau:

Từ phương trình (1.11), ta có: sd s sd s sd s r di 1 1-σ u =σL +σL + i dt σT σT

Laplace 2 vế của phương trình (1.13) ta được:

Phương trình (1.15) chỉ ra mối quan hệ giữa I sd và U sd là khâu quán tính bậc nhất Chúng ta sẽ thiết kế bộ điều khiển với cấu trúc mạch vòng kín như hình 1.3.

Hình 1.3 Cấu trúc mạch vòng điều khiển dòng điện

Hàm truyền hệ hở của mô hình có dạng: h p i i 1

Nếu ta chọn T = T i 1 thì suy ra h p

T s Lúc này hàm truyền hệ kín của mô hình sẽ là: sd h p ki * * sd h 1 p i p

Hàm truyền hệ kín có dạng khâu quán tính bậc nhất, dẫn đến giá trị giới hạn K limG = 1 s 0 Giá trị đầu vào i sd thường sẽ theo sát giá trị đặt Để tính toán, chúng ta thường chọn hằng số thời gian T* bằng 5 lần chu kỳ đóng cắt (T* = 5T sw), từ đó có thể xác định giá trị Kp.

Bộ điều khiển dòng cho thành phần dòng i sq cũng thiết kế tương tự b Thiết kế bộ điều khiển tốc độ

Công nghệ DSP trong điều khiển động cơ xoay chiều ba pha

Động cơ servo hiệu suất cao yêu cầu quay trơn tru và kiểm soát mô-men xoắn hoàn hảo trong các giai đoạn dừng, tăng tốc và giảm tốc Trước đây, động cơ một chiều là lựa chọn phổ biến nhờ khả năng điều khiển tốt, nhưng hiện nay, động cơ xoay chiều ba pha như động cơ không đồng bộ rotor lồng sóc (IM) và động cơ đồng bộ nam châm vĩnh cửu (PMSM) đã trở thành lựa chọn hàng đầu cho các ứng dụng servo khắt khe Những động cơ này được ưa chuộng nhờ cấu trúc đơn giản, quán tính thấp, tỷ lệ công suất đầu ra cao và hiệu suất tốt ở tốc độ quay cao.

Các thuật toán điều khiển động cơ đồng bộ nam châm vĩnh cửu (PMSM) thường được triển khai trên bộ xử lý tín hiệu số (DSP) hoặc bộ vi điều khiển (MCU), nơi tích hợp nhiều thiết bị ngoại vi chuyên dụng nhằm tối ưu hóa việc điều khiển động cơ.

Các nguyên tắc điều khiển véc tơ đã được phát triển để điều khiển các động cơ xoay chiều hiệu suất cao, với việc sử dụng điều khiển dòng điện kỹ thuật số Băng thông vòng kín trong các hệ thống này phụ thuộc vào tốc độ tính toán cao, cho phép triển khai các phép quay véc-tơ trong thời gian thực Để đáp ứng gánh nặng tính toán, nhiều động cơ hiện nay sử dụng bộ xử lý tín hiệu số (DSP) cho các sơ đồ điều khiển véc-tơ, nhờ đó đạt được thời gian chu kỳ nhanh và băng thông điều khiển dòng điện vòng kín từ 2 đến 4 kHz.

Bộ điều khiển DSP sản xuất sóng SPWM với tần số đã được cài đặt, sau đó truyền tín hiệu đến biến tần thông qua mạch truyền xung cách ly điện (sử dụng opto-coupler) Quá trình này tạo ra dòng điện xoay chiều 3 pha để điều khiển động cơ một cách hiệu quả.

Hình 1.10 Cấu trúc hệ truyền động trên DSP

Việc thực hiện các tác vụ điều khiển thường dựa vào bộ vi xử lý hiệu suất cao hoặc bộ xử lý tín hiệu số kép (DSP), tuy nhiên, quá trình này có thể tốn nhiều thời gian tính toán do tính phức tạp của các thuật toán servo Trong thực tế, các thuật toán này chủ yếu được triển khai thông qua phần mềm DSP, mang lại sự linh hoạt nhưng cũng tiêu tốn nhiều tài nguyên CPU và thời gian phát triển.

Cải thiện hiệu suất có thể đạt được thông qua việc đề xuất các kiến trúc phần cứng đổi mới, phù hợp với yêu cầu ngày càng phát triển Việc sử dụng các hệ thống kỹ thuật số như DSP là cần thiết cho các nhiệm vụ tính toán phức tạp và chuyên sâu Tuy nhiên, trong nhiều ứng dụng, DSP vẫn không đáp ứng đủ yêu cầu về thời gian.

Kiến trúc dựa trên DSP thường cố định, dẫn đến việc xử lý thuật toán điều khiển theo cách tuần tự Để đáp ứng các yêu cầu về hiệu suất thời gian và tạo ra các kiến trúc thích ứng với thuật toán, giải pháp phần cứng dựa trên FPGA có thể là một lựa chọn phù hợp.

Công nghệ FPGA trong điều khiển động cơ xoay chiều ba pha

FPGA (Field Programmable Gate Array) là thiết bị logic khả trình (PLD) có thể được cấu hình bởi người dùng để thực hiện các chức năng logic kỹ thuật số phức tạp Chúng rất hiệu quả trong việc điều khiển các quy trình yêu cầu tốc độ vòng lặp cao Một trong những lợi thế chính của FPGA so với DSP và các bộ vi xử lý khác là khả năng lập trình song song, cho phép các phần khác nhau của FPGA thực hiện đồng thời các chức năng độc lập Điều này giúp FPGA vượt trội hơn so với các chip máy tính đa năng trong việc triển khai hệ thống điều khiển kỹ thuật số, vì hiệu suất của nó không bị giới hạn bởi tốc độ xung nhịp.

Ngày nay, với mật độ tích hợp cao, tốc độ ngày càng nhanh và mức tiêu thụ điện năng thấp, giải pháp FPGA trở nên lý tưởng cho các ứng dụng phức tạp trong nhiều lĩnh vực như xử lý tín hiệu kỹ thuật số, điện tử công suất, và truyền thông Sự phát triển này cũng được hỗ trợ bởi những tiến bộ đáng kể trong quy trình công nghệ, hiện đã đạt đến 40nm, trong khi các nhà cung cấp như Xilinx và Altera vừa công bố công nghệ 16nm.

Trong quá trình thiết kế, các giải pháp FPGA đã trở thành trọng tâm của nhiều nghiên cứu nhằm phát triển một phương pháp luận thiết kế hiệu quả Tất cả các nghiên cứu này đều hướng đến việc làm cho quá trình thiết kế trở nên dễ quản lý và trực quan hơn.

Nghiên cứu về điều khiển vectơ máy điện không đồng bộ sử dụng công nghệ ASIC-FPGA với ngôn ngữ VHDL và Verilog đã được trình bày trong tài liệu [51] Các phương pháp điều khiển như DTC và FOC đã được thiết kế bằng VHDL, trong khi một số phương pháp FOC khác sử dụng Verilog Đặc biệt, thiết kế của các kỹ sư International Rectifier (IR) là một ASIC linh hoạt, phát triển như sản phẩm tiêu chuẩn cho ứng dụng servo-on-a-chip (ASSP).

23 nhất có thể cạnh tranh với các DSP cổ điển cho các ứng dụng liên quan về chi phí

Phương pháp tiếp cận thuật toán đồ họa cho phép thực hiện các thiết kế phức tạp một cách dễ dàng mà không cần sử dụng ngôn ngữ lập trình VHDL/Verilog, thông qua Trình tạo hệ thống Xilinx trong môi trường Matlab/Simulink Thiết kế thuật toán điều khiển vectơ giúp quan sát ảnh hưởng của dải trễ, các hệ số bộ điều khiển PI, dung lượng bit và thời gian lấy mẫu của bộ chuyển đổi tương tự/số (ADC), cũng như độ rộng của hệ thống dấu phẩy tĩnh trong mô phỏng trước khi kiểm tra thực nghiệm Việc tối ưu hóa bộ điều khiển có thể thực hiện với những thay đổi thích hợp, và mã VHDL/Verilog có thể được tự động tạo ra từ Trình tạo hệ thống Xilinx, sau đó tải xuống chip FPGA để hoàn thiện thiết kế phần cứng Nhờ đó, các lỗi trong giai đoạn kiểm tra thử nghiệm được giảm thiểu, dẫn đến giảm chi phí thử nghiệm.

FPGA là công nghệ linh hoạt, cho phép tùy chỉnh thiết kế cho các ứng dụng điều khiển cụ thể và có khả năng lập trình ngay trên mạch Điều này giúp thêm chức năng mới bất kỳ lúc nào khi cần thiết Các bộ điều khiển kỹ thuật số dựa trên FPGA đã được áp dụng thành công trong các hệ thống truyền động động cơ như động cơ không đồng bộ (IM), động cơ đồng bộ nam châm vĩnh cửu (PMSM) và động cơ bước Bên cạnh đó, FPGA cũng được sử dụng để triển khai các bộ điều khiển như PID, bộ điều khiển mờ và bộ điều khiển bám, cũng như thực hiện các mô-đun SVPWM.

Nghiên cứu đã chỉ ra rằng FPGA mang lại nhiều lợi ích cho các ứng dụng trong ô tô, tự động hóa công nghiệp và hàng không vũ trụ Thiết kế phần cứng và phần mềm trong lĩnh vực điện tử đã được thảo luận chi tiết trong các tài liệu [8] - [10] Các tác giả trong tài liệu [78] đã cung cấp hướng dẫn cho ứng dụng động cơ AC không cảm biến SoC, đồng thời trình bày quy trình phân vùng phần cứng và phần mềm một cách hiệu quả Nghiên cứu của họ cho thấy thiết kế cuối cùng được thực hiện trên bộ xử lý lõi mềm MicroBlaze sau khi đáp ứng các tiêu chí tối ưu hóa nhất định.

Định hướng nghiên cứu của luận án

Tác giả đã tổng kết các nghiên cứu về cấu trúc điều khiển FOC cho hệ truyền động động cơ xoay chiều ba pha, sử dụng công nghệ DSP và FPGA Các nhiệm vụ được xác định nhằm đạt được mục tiêu tối ưu hóa hiệu suất và độ chính xác trong điều khiển động cơ.

- Tổng hợp và đánh giá phương pháp thiết kế bộ điều khiển dòng điện

- Thiết kế chip điều khiển vector dựa trên FPGA cho các động cơ xoay chiều ba pha

Xây dựng mô phỏng Matlab/Simulink nhằm kiểm chứng tính chính xác của các cấu trúc điều khiển động cơ dựa trên FPGA Việc kiểm chứng được thực hiện một phần thông qua hệ thống mô phỏng thời gian thực (HIL) cho các thuật toán điều khiển động cơ.

- Tổng hợp và thiết kế các phương pháp điều khiển kháng nhiễu

Trong luận án này, tác giả trình bày giải pháp nghiên cứu và phát triển chip cho hệ điều khiển dòng điện của động cơ xoay chiều ba pha dựa trên nền tảng FPGA Đề tài “Nghiên cứu phát triển chip cho hệ điều khiển tựa từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA” được chọn nhằm mục đích cải thiện hiệu suất và độ chính xác trong điều khiển động cơ.

Kết luận chương 1

Nội dung chương một đã thực hiện:

- Trình bày khái quát về mô hình toán học và nguyên lý điều khiển vector cho động cơ xoay chiều ba pha

Công nghệ DSP (Digital Signal Processing) đóng vai trò quan trọng trong việc điều khiển vector cho động cơ xoay chiều ba pha, giúp tối ưu hóa hiệu suất hoạt động Phân tích công nghệ này cho thấy DSP mang lại nhiều ưu điểm như khả năng xử lý tín hiệu nhanh chóng và chính xác, cải thiện độ ổn định và hiệu suất của động cơ Tuy nhiên, cũng cần lưu ý một số nhược điểm như chi phí đầu tư ban đầu cao và yêu cầu kỹ thuật phức tạp trong việc triển khai Việc đánh giá kỹ lưỡng các ứng dụng cụ thể sẽ giúp xác định hiệu quả của DSP trong từng trường hợp.

Công nghệ FPGA đóng vai trò quan trọng trong việc điều khiển vector cho động cơ xoay chiều ba pha, giúp tối ưu hóa hiệu suất và độ chính xác Bài viết này phân tích khả năng ứng dụng của FPGA trong hệ thống điều khiển từ thông rotor, đồng thời xác định hướng nghiên cứu phát triển chip nhằm nâng cao hiệu quả của hệ truyền động điện xoay chiều ba pha Việc phát triển chip dựa trên FPGA hứa hẹn mang lại những cải tiến đáng kể trong khả năng điều khiển và hiệu suất của động cơ.

GIẢI PHÁP THIẾT KẾ BỘ ĐIỀU KHIỂN CHO ĐỘNG CƠ XOAY CHIỀU

Tổng quan về FPGA

FPGA là một mạch tích hợp cấu trúc dạng mảng các khối logic, cho phép cấu hình linh hoạt để thực hiện các chức năng logic đa dạng Các khối logic này hoạt động tương tự như cổng logic, có thể kết nối theo nhiều cách để thực hiện các nhiệm vụ khác nhau Cấu hình FPGA thường được xác định bằng Ngôn ngữ mô tả phần cứng (HDL), bao gồm logic chức năng, định tuyến giữa các khối logic và định nghĩa các khối đầu vào/đầu ra.

Trong vài thập kỷ qua, thiết kế điện tử kỹ thuật số chủ yếu dựa vào các Mạch tích hợp (IC) cơ bản, mỗi IC được chỉ định chức năng cụ thể bởi nhà sản xuất Người dùng cần phải tập hợp nhiều IC để phát triển mạch kỹ thuật số theo yêu cầu Hệ thống kỹ thuật số thường dễ phát triển hơn nhưng có độ phức tạp thấp, kích thước bảng lớn và tốc độ hoạt động chậm Thời điểm đó, không có công cụ thiết kế nào giúp quá trình thiết kế trở nên trực quan hơn.

Sự thành công ngày càng tăng của các hệ thống kỹ thuật số đã dẫn đến việc khách hàng yêu cầu các giải pháp thiết bị phức tạp hơn Các thiết bị hiện nay được sản xuất với kích thước nhỏ hơn, tốc độ nhanh hơn, tính năng phức tạp hơn, chi phí thấp và tiêu thụ điện năng hiệu quả Những thách thức này buộc các nhà thiết kế phải cạnh tranh và đưa ra nhiều giải pháp sáng tạo, từ đó thúc đẩy sự mở rộng của ngành công nghiệp điện tử hiện nay.

2.1.1 Cấu trúc chung của FPGA

Cấu trúc cơ bản của FPGA, như thể hiện trong Hình 2.1, bao gồm một ma trận các khối logic, một mạng liên kết và các khối I/O có khả năng định cấu hình.

Để đảm bảo mức độ tích hợp cao, các thiết bị FPGA hiện nay bao gồm các phần tử kết nối cứng như khối bộ nhớ, khối số học (DSP), khối quản lý xung nhịp và khối giao tiếp Các giải pháp FPGA cũng cho phép triển khai các lõi bộ xử lý nhúng, biến chúng thành các giải pháp Hệ thống trên chip (SoC) thực thụ Hơn nữa, một xu hướng mới trong thiết kế SoC là tích hợp các phần tử tín hiệu hỗn hợp, chẳng hạn như bộ chuyển đổi tương tự - số (ADC), như đã thấy trong Actel Fusion FPGA.

Hình 2.1 Cấu trúc chung của FPGA [86]

Khối CLB là thành phần chính trong FPGA, thực hiện các chức năng logic và cung cấp tính toán cũng như phần tử nhớ cơ bản cho hệ thống số Mỗi CLB bao gồm một mạch tổ hợp lập trình (LUT), một flip-flop hoặc một chốt (latch) LUT (Look-up table) cho phép thực hiện bất kỳ hàm logic nào với tối đa 4 đầu vào, số lượng đầu vào này phụ thuộc vào từng dòng chip của các hãng khác nhau Kết quả từ LUT có thể được gửi ra ngoài khối logic trực tiếp hoặc thông qua flip-flop, tùy thuộc vào mục đích sử dụng.

Nhiều chip FPGA hiện nay tích hợp một loạt các khối logic khác nhau, bao gồm các khối bộ nhớ chuyên dụng, bộ nhân (multipliers) và bộ ghép kênh (multiplexers), nhằm phục vụ cho các chức năng cụ thể.

Khối kết nối trong FPGA đóng vai trò quan trọng trong việc liên kết các khối logic và I/O, tạo nên thiết kế hoàn chỉnh Mạng liên kết này được hình thành từ các đường kết nối theo hai phương ngang và đứng, với sự phân chia thành các nhóm khác nhau tùy thuộc vào loại FPGA Các đường kết nối được liên kết thông qua các khối chuyển mạch lập trình được, trong đó mỗi khối chứa nhiều nút chuyển lập trình, cho phép tạo ra các dạng liên kết phức tạp.

Khối kết nối có thể lập trình là thành phần quan trọng trong tài nguyên logic FPGA, cho phép thực hiện các phép toán số học và logic Những khối kết nối này tạo ra các kết nối cần thiết giữa các phần tử, giúp phát triển kiến trúc và thực hiện các chức năng mà người dùng mong đợi.

Khối I/O điều khiển giao tiếp giữa các khối logic đến các thành phần bên ngoài

Số lượng Pin (I/O) của FPGA tương đối lớn, thường được chia ra làm 2 loại: User Pin (chân người dùng), Dedicated Pin (chân chuyên dụng)

Hình 2.4 Cấu trúc chung của một khối I/O [86]

Các khối I/O trong FPGA cung cấp giao diện hai chiều có thể lập trình giữa cấu trúc bên trong và môi trường bên ngoài, thường được tổ chức thành các module với số lượng lên tới 1200 khối I/O (Xilinx Virtex-6 FPGA) Mỗi module hỗ trợ các tiêu chuẩn I/O khác nhau như I/O một đầu, I/O vi sai, I/O tham chiếu điện áp và giao diện tốc độ cao (như PCI và bộ nhớ) Sơ đồ cấu trúc bên trong khối I/O cho thấy ba đường dẫn tín hiệu chính: đường dẫn đầu ra, đường dẫn đầu vào và đường dẫn 3 trạng thái, với mỗi đường dẫn có các thành phần lưu trữ để đồng bộ hóa, đóng vai trò như thanh ghi hoặc chốt.

Các thiết bị FPGA System on Chip (SoC) là giải pháp công nghệ tối ưu cho việc triển khai thuật toán điều khiển và mô phỏng thời gian thực nhúng So với các giải pháp truyền thống như vi xử lý và DSP, FPGA kết hợp tính linh hoạt của phần mềm với hiệu suất của bộ xử lý nhúng, như bộ xử lý ARM lõi kép trong thiết bị Xilinx Zynq Thiết bị này còn hỗ trợ các khối logic có thể cấu hình, bộ nhớ, khối DSP, khối quản lý đồng hồ, và thiết bị ngoại vi tương tự như ADC, DAC, cùng với khối IO tốc độ cao Điều này mang lại cho nhà thiết kế khả năng triển khai hiệu quả các tính năng theo nhu cầu cụ thể Hình 2.5 minh họa cấu trúc bên trong của Xilinx Zynq-7000 FPGA SoC.

Hình 2.5 Cấu trúc vi xử lý bên trong kit FPGA Zybo Z7-20 họ Zynq-7000 [83,86]

FPGA là một phần của Logic Programmable, sử dụng ngôn ngữ lập trình mô tả phần cứng (HDL) để thiết kế Hai ngôn ngữ chính được sử dụng trong lĩnh vực này là Verilog và VHDL.

Trong luận án này, ngôn ngữ lập trình VHDL được lựa chọn để phát triển chương trình tính toán cho thuật toán điều khiển FOC Sự lựa chọn này dựa trên khả năng của VHDL trong việc mô phỏng và triển khai các hệ thống điều khiển phức tạp một cách hiệu quả.

VHDL, viết tắt của VHSIC HDL (Very High Speed Integrated Circuit Hardware Description Language), là ngôn ngữ mô tả phần cứng dành cho các mạch tích hợp tốc độ cao, được phát triển bởi Bộ Quốc phòng Mỹ Mục tiêu chính của VHDL là tạo ra một ngôn ngữ mô phỏng phần cứng tiêu chuẩn và thống nhất, giúp thử nghiệm các hệ thống số nhanh hơn và dễ dàng áp dụng chúng vào thực tế.

VHDL là một ngôn ngữ độc lập, không liên kết với bất kỳ phương pháp thiết kế hay công nghệ phần cứng nào Điều này cho phép các nhà thiết kế tự do chọn lựa công nghệ và phương pháp thiết kế, trong khi vẫn sử dụng một ngôn ngữ duy nhất.

Do đó VDHL có một số ưu điểm hơn hẳn các ngôn ngữ khác:

Thực hiện chuẩn hóa dữ liệu trên FPGA

Để xây dựng các thuật toán hiệu quả, các biến và tham số cần được chuyển đổi sang dạng đại lượng vật lý nguyên thủy Tuy nhiên, trước khi có thể cài đặt hoặc viết chương trình cho thuật toán, chúng phải trải qua giai đoạn chuẩn hóa Nhiệm vụ của chuẩn hóa là chuyển tất cả các biến và tham số sang dạng không có thứ nguyên, đồng thời giữ nguyên bản chất vật lý của thuật toán và chương trình, nhằm tránh hiện tượng tràn dữ liệu trong thanh ghi lưu giữ kết quả trên chip.

2.2.1 Chuẩn hóa dữ liệu ADC

XADC là mô đun ADC tích hợp trong FPGA của Xilinx, bao gồm 2 kênh ADC 12bit và cảm biến sẵn có trên chip với tốc độ lấy mẫu 1MSPS Mô đun này cung cấp nhiều chức năng đo lường chính xác cho các ứng dụng khác nhau Hình 2.6 minh họa cấu trúc tổng quát của XADC trong các dòng FPGA Zynq-7000 SoC của Xilinx.

Hình 2.6 Sơ đồ khối của XADC

XADC bao gồm nhiều loại đầu vào khác nhau, trong đó có cảm biến đo nhiệt độ chip (Temperature Sensor) giúp theo dõi nhiệt độ của FPGA trong quá trình hoạt động Cảm biến này có khả năng đưa ra cảnh báo khi được cài đặt, đồng thời cũng có cảm biến đo điện áp nguồn (Supply).

Cảm biến theo dõi điện áp cấp vào FPGA sẽ đưa ra cảnh báo khi phát hiện điện áp đầu vào bất thường Hệ thống bao gồm 17 cảm biến điện áp tương tự, trong đó VP/VN là một cặp đầu vào chuyên dụng dùng để đo điện áp đầu vào, và 16 cặp chân VAUX_P/VAUX_N được đánh số từ 0 đến 15, có khả năng linh hoạt hoạt động như chân đầu vào tương tự hoặc chân vào/ra số (DI/DO) tùy theo cấu hình sử dụng.

Dữ liệu sau khi chuyển đổi qua ADC sẽ được lưu trữ trong các thanh ghi chuyên dụng gọi là "Status Register" Các thanh ghi này có thể được truy cập thông qua cổng DRP (dynamic reconfiguration port) 16 bit bên trong FPGA hoặc qua giao thức JTAG để giao tiếp với thiết bị bên ngoài.

Các chế độ hoạt động của XADC được cấu hình bởi người dùng thông qua việc ghi vào các thanh ghi "Control Register" qua giao thức DRP hoặc JTAG, hoặc có thể được khởi tạo bằng các khối IP hỗ trợ trên phần mềm Vivado Design Suites.

2.2.1.1 Các thuộc tính của XADC Để cài đặt một XADC khi lập trình, ta phải khởi tạo nó trong thiết kế Khi lập trình, khối XADC đã được nhà sản xuất giả lập sẵn trên phần mềm, ta chỉ cần lấy ra và sử dụng khối XADC giả lập cũng được tích hợp sẵn các chân vào ra để người dùng thực hiện việc trao đổi dữ liệu giữa các module lập trình một cách dễ dàng

Hình 2.7 miêu tả các cổng vào ra của XADC

DO [15:0] Bus dữ liệu ra 16 bit trên cổng DRP Dữ liệu sau khi chuyển đổi ADC xong sẽ đi qua cổng này để tới các module tiếp theo

DI [15:0] Bus data 16 bit để ghi dữ liệu vào các thanh ghi “Control register” và

[6:0] Địa chỉ của ô nhớ được đọc/ghi dữ liệu Phải được cấu hình bởi người dùng

DEN Tín hiệu enable trên cổng DRP, tích cực cao

DWE Tín hiệu cho phép ghi dữ liệu thông qua cổng DRP, tích cực cao DCLK Xung clock cấp vào XADC để hoạt động

DRDY Khi dữ liệu trên thanh ghi DO hoặc DI được nạp xong, DRDY = ‘1’

Hình 2.7 Các cổng vào ra của XADC

Trong đó định nghĩa các chân trên hình như trong các bảng sau:

Bảng 2.2 Nhóm External Analog Input

Cặp đầu vào tương tự riêng biệt chỉ có chức năng nhận tín hiệu điện áp từ cảm biến bên ngoài Nếu không sử dụng cặp chân này trong thiết kế, nên nối chúng xuống đất để đảm bảo an toàn và hiệu suất hoạt động.

Các cặp đầu vào phụ không chỉ tương tự như cặp VP/VN mà còn có thể được sử dụng như các chân vào ra số, tùy theo nhu cầu sử dụng của người dùng.

Các tín hiệu đầu ra của FPGA cung cấp thông tin về tình trạng hoạt động, bao gồm cảnh báo điện áp nguồn và tình trạng bộ nhớ Khi các thông số vượt quá giới hạn cho phép, chúng sẽ được thiết lập thành ‘1’.

OT Tín hiệu cảnh báo nhiệt độ chíp Khi nhiệt độ vượt ngưỡng giới hạn thì tín hiệu có giá trị ‘1’

Tín hiệu này hoạt động khi ta sử dụng bộ mux bên ngoài Xuất ra tín hiệu địa chỉ để chọn kênh tiếp theo được chuyển đổi

CHANNEL [4:0] Kênh chọn địa chỉ đầu ra Xuất ra giá trị địa chỉ của kênh vừa được chuyển đổi

Tín hiệu thông báo kết thúc quá trình chuyển đổi sẽ chuyển sang trạng thái tích cực cao sau mỗi lần đọc ADC, và giá trị chuyển đổi sẽ được lưu vào thanh ghi trạng thái.

Hoạt động ở chế độ đọc ADC nhiều kênh Tín hiệu sẽ có trạng thái tích cực cao mỗi khi tất cả các kênh đều đã được chuyển đổi

BUSY Khi ADC đang thực hiện chuyển đổi, BUSY có mức tích cực cao

Các chân JTAG Hoạt động khi ADC được truyền thông bằng giao thức JTAG

2.2.1.2 Quy luật chuyển đổi dữ liệu trong XADC Để chuyển đổi dữ liệu từ tương tự sang số trong XADC để đo dòng điện stator của động cơ theo quy luật chuyển đổi của XADC như Hình 2.8 và Hình 2.9 Nó có hai chế độ chuyển đổi dữ liệu là chế độ đơn cực và chế độ lưỡng cực

Hình 2.8 minh họa quy luật chuyển đổi dữ liệu trong chế độ đơn cực, với dải đo của XADC từ 0 đến 1V Giá trị chuyển đổi được biểu diễn từ 000h đến FFFh theo kiểu không có dấu Nếu hiệu điện thế giữa hai cực P và N nhỏ hơn 0V, giá trị chuyển đổi sẽ là 000h, trong khi nếu lớn hơn 1V, giá trị chuyển đổi sẽ là FFFh [86].

Điện áp nhỏ nhất mà ADC có thể đo được, hay còn gọi là giới hạn đo của XADC, được tính toán từ Hình 2.8 là 244 μV, tương đương với 1/4096.

Hình 2.8 Đồ thị chuyển đổi dữ liệu trong chế độ đơn cực [86]

Khi XADC hoạt động ở chế độ lưỡng cực, nó có quy luật chuyển đổi như trên

Trong chế độ này, ADC có dải đo từ -0.5V đến 0.5V, chuyển đổi thành giá trị từ 800h đến 7FFh theo kiểu có dấu Nếu hiệu điện thế giữa hai cực P và N nhỏ hơn -0.5V, giá trị chuyển đổi là 800h; nếu lớn hơn 0.5V, giá trị chuyển đổi là 7FFh Với độ rộng 12bit, 1 LSB tương ứng với 0.244uV, giống như ở chế độ đơn cực.

Hình 2.9 Đồ thị chuyển đổi dữ liệu trong chế độ lưỡng cực [86]

Phương pháp thiết kế dựa trên FPGA

FPGA đã nổi lên như là giải pháp cho nhiều thuật toán tính toán chuyên sâu

Có một số vấn đề điển hình phải được xem xét cho mọi thiết kế dựa trên FPGA [87],

Thách thức lớn nhất khi triển khai FPGA trong hệ thống tính toán là đánh giá xem FPGA có phải là lựa chọn tối ưu so với các giải pháp thay thế khác hay không Về hiệu suất tính toán, FPGA thường vượt trội hơn trong hầu hết các ứng dụng.

41 với các tác vụ tính toán cố định Lý do chính là các FPGA cho phép dành kiến trúc phần cứng cho các thuật toán

Tùy thuộc vào độ phức tạp của thiết kế, có thể áp dụng các phương pháp khác nhau nhằm giảm thiểu thời gian phát triển và sử dụng tài nguyên phần cứng hiệu quả hơn Tầm quan trọng của việc giảm thời gian và chi phí phần cứng có thể khác nhau tùy thuộc vào ứng dụng; trong sản xuất hàng loạt, chi phí phần cứng thường quan trọng hơn, trong khi trong sản xuất số lượng ít và tạo mẫu, thời gian phát triển lại có ảnh hưởng lớn hơn đến giá thành sản phẩm cuối cùng Quy trình thiết kế điển hình được minh họa trong Hình 2.13.

Hình 2.13 Phương pháp thiết kế FPGA được đề xuất

Phương pháp thiết kế được đề xuất dựa trên các giả định tối ưu hóa cần đạt được nhằm điều chỉnh độ phức tạp của thuật toán cho các tài nguyên FPGA sẵn có Quá trình tối ưu hóa này sẽ được thảo luận chi tiết trong phần sau.

Trong quá trình phát triển thuật toán và kiến trúc FPGA, mục tiêu chính là giảm chi phí tính toán của thuật toán bằng cách giảm số lượng thao tác xử lý Đồng thời, cần nghiên cứu sự phụ thuộc dữ liệu của thuật toán để xác định các hệ số tiềm năng, từ đó tối ưu hóa việc sử dụng các toán tử xử lý và tối đa hóa hoạt động Cuối cùng, việc phát triển kiến trúc FPGA phải đáp ứng các ràng buộc về thời gian và diện tích.

2.3.1 Đặc tả hệ thống sơ bộ

Nhà thiết kế bắt đầu bằng cách xây dựng đặc tả hệ thống sơ bộ cho ứng dụng điều khiển động cơ AC, bao gồm việc xác định đặc điểm kỹ thuật vật lý và điểm chuẩn thuật toán Đặc điểm kỹ thuật vật lý liên quan đến việc lựa chọn động cơ AC phù hợp với điều kiện tải và nguồn cấp Các yếu tố của nền tảng thử nghiệm cuối cùng cũng được xác định, bao gồm thiết bị điều khiển kỹ thuật số, ADC và bảng giao diện Điểm chuẩn thuật toán sẽ bao gồm việc chọn chiến lược điều khiển, phương pháp không cảm biến, và mô hình hệ thống thuận tiện.

Quá trình phát triển thuật toán bao gồm các bước mà nhà thiết kế xác nhận chức năng và chuẩn bị thuật toán cho việc triển khai kỹ thuật số.

Bước này rất quan trọng, đặc biệt khi làm việc với các thuật toán phức tạp, vì nó ảnh hưởng đến các lựa chọn chiến lược liên quan đến khả năng sử dụng lại và tính mô đun của thuật toán Việc áp dụng các khái niệm phân cấp giúp chia nhỏ thiết kế lớn thành các mô-đun dễ quản lý hơn Tính đều đặn được nhấn mạnh nhằm tối đa hóa việc sử dụng lại các mô-đun đã thiết kế Kết quả là, các mô-đun tái sử dụng được tổ chức ở các mức độ chi tiết khác nhau và được thêm vào thư viện điều khiển cho các hệ thống điện.

2.3.2.2 Mô phỏng chức năng thời gian liên tục

Khi thiết kế hệ thống điều khiển và thực hiện phân vùng thuật toán, việc mô phỏng chức năng thời gian liên tục (miền s) sẽ được thực hiện thông qua các phương pháp phù hợp.

43 công cụ Matlab/Simulink Bước này nhằm mục đích mô phỏng và xác minh chức năng của hệ thống điều khiển hoàn chỉnh

2.3.2.3 Hiện thực hóa kỹ thuật số

Trong bước này, nhiệm vụ đầu tiên là thực hiện tổng hợp kỹ thuật số cho vòng kín điều khiển mục tiêu và chọn tần số lấy mẫu phù hợp Hai phương pháp được xem xét là tổng hợp trực tiếp và tái thiết kế kỹ thuật số Phương pháp tổng hợp trực tiếp bao gồm cấu hình bộ điều khiển và tổng hợp các bộ điều chỉnh trong miền z thời gian rời rạc hoàn toàn, phù hợp với các ứng dụng tần số chuyển mạch cao.

Trong hầu hết các trường hợp, các ứng dụng điện tử công suất sử dụng tần số chuyển mạch giới hạn, do đó, cần áp dụng phương pháp thiết kế lại Phương pháp này bao gồm việc tổng hợp các bộ điều chỉnh trong miền liên tục và sau đó chuyển đổi sang miền thời gian rời rạc bằng các kỹ thuật như ZOH, Tustin, hoặc Euler Điều này thường xảy ra trong các ứng dụng điều khiển không cảm biến được phát triển.

Bộ điều khiển kỹ thuật số, hay còn gọi là bộ quan sát, được coi là bộ lọc kỹ thuật số đang được thực hiện Cấu trúc tương ứng sẽ được xác định theo các dạng như trực tiếp, tầng hoặc chuyển vị Tiếp theo, quá trình chuẩn hóa sẽ được tiến hành, bao gồm việc phát triển một thuật toán cho mỗi đơn vị, trong đó các biến sẽ được thay thế bằng các đối tác tương ứng cùng với việc giới thiệu các giá trị cơ sở.

Để xác định giá trị cơ bản của mỗi biến, cần xem xét giá trị danh nghĩa và mức tăng từ cảm biến cùng bảng ADC Quá trình lựa chọn định dạng dữ liệu dấu phảy tĩnh được chia thành hai giai đoạn: đầu tiên là lựa chọn định dạng cho các hệ số dựa trên tính ổn định của vòng kín, và thứ hai là cho các biến, với sự chú ý đến chu kỳ ổn định và tỷ lệ tín hiệu trên tạp âm Một phương pháp trực quan để chọn định dạng dấu phảy tĩnh là mô phỏng thử và sai, cho phép so sánh mô hình dấu phảy tĩnh với mô hình động để duy trì lỗi định lượng tối thiểu Ngoài ra, công cụ dấu phảy tĩnh Matlab/Simulink cũng hỗ trợ trong việc thu thập thông tin dữ liệu sau mỗi mô phỏng, chỉ ra giá trị lớn nhất, nhỏ nhất và tình trạng tràn, từ đó giúp người thiết kế lựa chọn định dạng phù hợp.

2.3.2.4 Tối ưu hóa thuật toán

Việc tối ưu hóa là cần thiết để giảm số lượng thao tác trong giải pháp FPGA, do kích thước kiến trúc phụ thuộc vào độ phức tạp của thuật toán Một thuật toán điều khiển phức tạp, như phép nhân có tràn, yêu cầu sự đơn giản hóa thông minh mà không ảnh hưởng đến hiệu suất Một ví dụ điển hình là thuật toán CORDIC, trong đó các hàm lượng giác, hyperbol, tuyến tính và logarit được thực hiện thông qua các toán tử cơ bản như bộ cộng, phép trừ và bộ dịch.

2.3.2.5 Thời gian rời rạc, mô phỏng dấu phảy tĩnh

Sau khi phát triển thuật toán điều khiển kỹ thuật số và xác định tần suất lấy mẫu cùng định dạng dấu phảy tĩnh của dữ liệu, nhà thiết kế tiến hành xác minh chức năng cuối cùng Quá trình này được thực hiện thông qua việc mô phỏng thuật toán trong miền thời gian rời rạc và dấu phảy tĩnh, sử dụng các công cụ Matlab/Simulink phù hợp.

2.3.3 Phát triển kiến trúc dựa trên FPGA

Khi lựa chọn FPGA để thực hiện thuật toán, nhà thiết kế cần phát triển kiến trúc FPGA tương ứng Để rút ngắn thời gian đưa sản phẩm ra thị trường, một giải pháp là tự động hóa kiến trúc FPGA từ Matlab/Simulink thông qua các hộp công cụ chuyên dụng của nhà sản xuất Tuy nhiên, chi phí và sự phức tạp của thuật toán có thể dẫn đến kiến trúc không tối ưu và không phù hợp với tài nguyên FPGA hiện có Do đó, trong phương pháp thiết kế đề xuất, nhà thiết kế cần tự phát triển và mã hóa kiến trúc FPGA thông qua các bước hỗ trợ cụ thể.

2.3.3.1 Tối ưu hóa kiến trúc

THIẾT KẾ CẤU TRÚC ĐIỀU KHIỂN CHO ĐỘNG CƠ XOAY CHIỀU BA

Đặt vấn đề

Để điều khiển động cơ xoay chiều ba pha, thuật toán điều khiển cần thực hiện ba nhiệm vụ chính: xác nhận dữ liệu vị trí, xử lý chuyển mạch và điều khiển mô-men xoắn/tốc độ động cơ Nghiên cứu này được tiến hành trên nền tảng Vivado 2018.3 bằng ngôn ngữ VHDL Sơ đồ khối chức năng của các bộ điều khiển được thể hiện trong Hình 3.1, trong đó mạch vòng dòng điện được thiết kế trên kit FPGA, còn mạch vòng tốc độ và vị trí được thiết kế trên MCU (DSP/FPGA) khác.

Clarke u sd u sq u s α u s β t u t w i s α i s β i sd i sq

Hình 3.1 Sơ đồ khối của mạch vòng dòng điện

Trong chương 1, hệ truyền động động cơ xoay chiều ba pha đã chỉ ra rằng động cơ KĐB_RLS và động cơ ĐB-KTVC có mạch vòng dòng điện tương đương Vì vậy, chương này sẽ trình bày quá trình thiết kế bộ điều khiển mạch vòng dòng điện dựa trên nền tảng FPGA cho động cơ xoay chiều ba pha nói chung.

Trong thiết kế thuật toán cho FPGA, thời gian đóng vai trò quan trọng nhất Để tối ưu hóa quá trình thiết kế thuật toán điều khiển PI, phương pháp cấu trúc phân cấp và mô đun được áp dụng, như được thể hiện trong Hình 3.2 Toàn bộ thuật toán được chia thành các bộ điều khiển như PI, QEP, Clark, IClark, Park, iPark, và mô-đun LPF, theo Hình 3.1 Thiết kế này không chỉ hỗ trợ việc gỡ lỗi mô-đun tín hiệu mà còn giúp rút ngắn thời gian thiết kế FPGA.

Global Data-path Module Name

Start 1 End 1 Start 2 End 2 Sel Start 3 End 3 en Start n End n

Hình 3.2 Kiến trúc phân cấp module

Thiết kế khối dùng chung cho động cơ xoay chiều ba pha dựa trên FPGA

Mạch vòng điều khiển dòng điện trong hình 3.3 bao gồm bộ điều khiển PI, biến đổi tọa độ SVPWM, đọc encoder và chuyển đổi ADC Tần số lấy mẫu cho điều khiển dòng điện được thiết kế là 100 kHz.

Kiến trúc triển khai bộ điều khiển dòng dựa trên FPGA cho động cơ xoay chiều ba pha được trình bày trong Hình 3.3 Kiến trúc này được phát triển thông qua việc phân vùng mô-đun và chia thuật toán thành bốn mô-đun tái sử dụng: mô-đun chuyển đổi (abc-to-dq), mô-đun PI, mô-đun chuyển đổi (dq-to-abc) và mô-đun PWM Đơn vị điều khiển cục bộ của kiến trúc bộ điều khiển véc-tơ dòng sẽ được kích hoạt bằng tín hiệu “Start”.

Để tối ưu hóa tài nguyên FPGA trong việc triển khai mạch vòng, bài viết trình bày việc sử dụng FSM để thiết kế mạch của bộ điều khiển PI cùng với các phép biến đổi Park, Park -1, Clark, và Clark -1 Tất cả các tính toán phần cứng được phân chia thành 24 trạng thái khác nhau Mạch bên trong của mạch vòng dòng điện thực hiện chức năng của hai bộ điều khiển PI, bảng hàm sin/cos và các phép biến đổi tọa độ cho các phép biến đổi đã nêu Thiết kế mạch vòng dòng điện được mô tả chi tiết trong hình ảnh minh họa.

Sử dụng một bộ cộng, bộ nhân, bộ dịch chuyển trái một bit, bảng tra cứu và 24 bước thao tác trên máy, hệ thống thực hiện tính toán tổng thể với kiểu dữ liệu dài 12 bit theo định dạng Q11 và bổ sung 2’s Các bước S0 - S1 được dành cho bảng tra cứu sin/cos, trong khi các bước S2 – S7 tập trung vào tính toán bộ điều khiển.

Các bước S8 – S12 và S16 – S18 trên trục tọa độ dq thực hiện quá trình biến đổi Park và Clark Đồng thời, các bước S13 - S15 và S20 - S23 thể hiện sự biến đổi của Park.

Hoạt động của mỗi bước trong FPGA diễn ra trong 40 ns với xung nhịp 20 MHz, tổng cộng 24 bước cần thời gian hoạt động là 0,192μs Để ngăn chặn tràn số và giảm thiểu hiện tượng lặp lại, giá trị đầu ra của bộ điều khiển PI được giới hạn trong một phạm vi cụ thể.

Hình 3.4 Thiết kế mạch vòng dòng điện sử dụng phương pháp xử lý song song

Hình 3.5 Trạng thái máy mô tả mạch vòng dòng điện

3.2.1 Thiết kế bộ điều khiển dòng điện PI

Bộ điều khiển PI là một thuật toán phổ biến trong ngành công nghiệp, nổi bật với hiệu quả trong việc điều khiển động cơ Phương trình sai phân của bộ điều khiển PI được thể hiện như sau: \( u(t) = K_p e(t) + K_i \int e(t) dt \).

Để lập trình bộ điều khiển PI trên nền tảng FPGA, cần phải gián đoạn hóa phương trình 3.1, trong đó Kp là hằng số tỉ lệ và Ki là hằng số tích phân Phương trình 3.1 được chia thành hai thành phần để thực hiện quá trình này.

• Thành phần tích phân: I( t ) K= i ⋅∫ e( t )dt

Từ đây ta suy ra được: u( t ) P( t ) I( t )= +

Với thành phần tỉ lệ, ta có phương trình thực hiện trên miền gián đoạn như sau:

Với thành phần tích phân, ta thực hiện gián đoạn hóa bằng phương pháp như sau: k k 1 i i i i n 0 n 0 s s s s

Thay phương trình 3.3 và 3.4 vào phương trình 3.2 ta được: p i s u( k ) I( k 1) K e( k ) K e( k )

Phương trình 3.5 là phương trình của bộ điều khiển PI trên miền gián đoạn để thực hiện lập trình theo ngôn VHDL

Từ phương trình 3.5, chúng ta có thể lập trình bộ điều khiển PI trên FPGA Tuy nhiên, trong quá trình triển khai thực tế, hiện tượng bão hoà tích phân có thể xảy ra Trong giai đoạn quá độ, giá trị e(k) rất lớn dẫn đến thành phần tích lũy I(k-1) cũng trở nên rất lớn, gây ra hiện tượng tăng độ quá điều chỉnh.

Để khắc phục hiện tượng quá điều chỉnh, phương pháp hiệu quả là giới hạn tín hiệu đầu ra của bộ điều khiển ở một ngưỡng nhất định, được gọi là giá trị bão hòa Việc này giúp ngăn chặn tín hiệu đầu ra trong thời gian quá độ vượt quá mức cho phép, tránh tình trạng điện áp tăng vọt có thể gây hỏng hóc cho động cơ Đồng thời, khi đầu ra đạt giá trị bão hòa, chúng ta loại bỏ thành phần tích phân trong bộ điều khiển, khiến nó hoạt động như một bộ điều khiển P Chỉ khi tín hiệu trở lại dưới mức bão hòa, ta mới thêm thành phần tích phân để khắc phục sai lệch tĩnh.

Hình 3.6 miêu tả chi tiết việc thực lập trình mô tả bộ điều khiển PI rời rạc trên nền tảng FPGA

Giá trị SP là giá trị mong muốn của hệ thống, có thể được điều chỉnh trực tuyến trong quá trình động cơ hoạt động để khảo sát phản ứng của hệ thống.

• FB là giá trị phản hồi về của đối tượng

• e_k là thanh ghi để lưu trữ sai lệch tính khi thực hiện phép tính SP – FB

• Cờ saturation để kiểm tra trạng thái bão hòa của bộ điều khiển

- Khi saturation = ‘1’ thì bộ điều khiển đang trong trạng thái bão hoà, ta triệt tiêu thành phần tích phân

- Khi saturation = ‘0’, bộ điều khiển không ở trong trạng thái bão hoà tích phân, hoạt động như một bộ PI thông thường

• Upper_Limit là giới hạn trên cho đầu ra của bộ điều khiển

• Lower_Limit là giới hạn dưới cho đầu ra của bộ điều khiển

Get data SP Get data FB

N e_k ← SP-FB I_k ← Ki*e_k Up_k ← Kp*e_k

Hình 3.6 Lưu đồ thuật toán của bộ điều khiển PI trên nền tảng FPGA

3.2.2 Thiết kế khâu đo dòng điện Để thực hiện đo dòng điện, luận án sử dụng chế độ đo đơn cực của XADC như trình bày trong chương 2, sử dụng cảm biến được tích hợp sẵn trên FPGA để đo dòng trên stator động cơ Vì vậy, ta phải thực hiện tạo module XADC trong phần mềm để sử dụng Kit zybo7010 của hãng Xilinx đã cung cấp sẵn cho chúng ta module XADC trong phần mền Vivado Design Suites, chỉ việc lấy ra và thực hiện cài đặt các chế độ tương ứng để XADC có thể hoạt động được

Chúng tôi sẽ cài đặt XADC để hoạt động ở chế độ đo tuần tự, cho phép một kênh ADC đo cả hai dòng điện stator trên pha a và pha b của động cơ Điều này khả thi nhờ vào tốc độ lấy mẫu của XADC là 1MSPS, nghĩa là mỗi tín hiệu sẽ có tốc độ lấy mẫu 500kSPS khi đo hai tín hiệu Trong ứng dụng điều khiển động cơ, tần số đóng cắt của van bán dẫn thường dao động từ 5 đến 20 kHz, do đó tốc độ lấy mẫu 500kSPS cho dòng điện stator hoàn toàn phù hợp với yêu cầu của luận án Để thực hiện việc đo dòng điện bằng XADC, chúng tôi sẽ chuyển đổi dòng điện pha stator thành điện áp theo một công thức nhất định.

Trong đó, I là giá trị tức thời tại thời điểm đo (A), U là giá trị điện áp được đưa vào XADC

Khi áp dụng công thức 1.1, ta nhận thấy rằng khi −50 ≤ I ≤ 50, điện áp vào XADC sẽ nằm trong khoảng từ 0 đến 1V Với 1 LSB của XADC tương ứng với 0.244uV, ta có thể xác định giới hạn đo cho trường hợp này.

Với động cơ dự kiến điều khiển, dòng điện thường đạt khoảng 10A, do đó, sai số lớn nhất trong phép đo dòng điện này vào khoảng 1% là hoàn toàn chấp nhận được.

Hình 3.7 Khối XADC trong phần mềm Vivado Design Suites

Mô hình thực nghiệm thời gian thực

Việc thực nghiệm phương pháp điều khiển dựa trên FPGA cho điều khiển động cơ xoay chiều ba pha trong thực tế gặp một số vấn đề:

Thông số động cơ như điện trở và điện cảm ước lượng từ nhãn máy có thể sai lệch đáng kể so với thông số thực tế Sự không chính xác này có thể dẫn đến sai sót trong mô hình và ảnh hưởng tiêu cực đến chất lượng điều khiển.

Mạch đo dòng có thể bị nhiễu, đặc biệt là tại các điểm đỉnh của sóng sin, dẫn đến sai lệch trong giá trị dòng đo được và ảnh hưởng đến các dự báo dòng trong tương lai.

Luận án đề xuất áp dụng mô hình thời gian thực HIL đạt độ tin cậy cao theo tiêu chuẩn của hãng Typhoon nhằm kiểm nghiệm thuật toán điều khiển đã phát triển và phương pháp triển khai trên FPGA.

Mô phỏng thời gian thực HIL (Hardware in the loop simulation) là một phương pháp mô phỏng cho phép thử nghiệm các hệ thống trong thời gian thực trước khi triển khai thực tế Phương pháp này giúp tái hiện đặc tính, khả năng và độ tin cậy của các hệ thống như điện tử công suất, hệ thống truyền động điện và hệ thống năng lượng mặt trời HIL cũng cho phép đánh giá các thuật toán điều khiển thông qua thiết bị phần cứng, từ đó giúp tiết kiệm thời gian, không gian và chi phí trong quá trình thử nghiệm.

Trong những năm gần đây, mô phỏng thời gian thực đã trở thành công cụ quan trọng trong nghiên cứu hệ điều khiển truyền động điện Các mô phỏng HIL cho phép xây dựng nhiều kịch bản vận hành, hỗ trợ kiểm tra lỗi và lưu giữ lịch sử lỗi, từ đó hạn chế sự phát sinh lỗi trong thí nghiệm thực tế Ngoài ra, mô phỏng HIL cũng giúp khảo sát các kịch bản với thông số bất định hoặc biến trạng thái trong mô hình toán học động cơ, kiểm chứng những tình huống khó xây dựng với đối tượng thực Nhờ đó, hệ thống HIL có thể đánh giá khả năng hoạt động và độ tin cậy của hệ truyền động động cơ và các bộ điều khiển trước khi tích hợp vào hệ thống thực, giúp giảm chi phí và thời gian nghiên cứu phát triển sản phẩm.

Typhoon HIL 402 là thiết bị tiên tiến cho phép thay thế mạch lực trong hệ thống thực, được ứng dụng rộng rãi trong các lĩnh vực như năng lượng mặt trời, năng lượng gió, bộ biến đổi và điều khiển động cơ Đối với các nghiên cứu yêu cầu xây dựng mô hình thực nghiệm với tiêu chuẩn cao về phần cứng và chi phí lắp đặt, HIL mang lại giải pháp hiệu quả để giải quyết vấn đề này.

Typhoon HIL 402 là một hệ thống giả lập phần cứng, kết hợp với FPGA để thực hiện các thuật toán điều khiển đã được cài đặt trên vi điều khiển Thiết bị này kết nối với FPGA Interface qua các cổng giao tiếp tín hiệu tương tự và số, cho phép mô phỏng các hệ thống mạch lực và phần cứng phục vụ nghiên cứu Với tốc độ trích mẫu cao, hệ thống hoạt động gần như ở chế độ liên tục, mang lại hiệu suất tối ưu cho các ứng dụng nghiên cứu và phát triển Các đặc tính kỹ thuật cơ bản của Typhoon HIL được trình bày chi tiết trong bảng dưới đây.

Bảng 3.6 Đặc tính cơ bản của Typhoon HIL

16 bit resolution, ±10V voltage range ± 24V tolerant protection Digital I/O 32 inputs / 32 outputs Chanel ± 24V tolerant protection External available power supply ±5V analog, ±12V analog

3.3V digital, 5V digital Connect USB 2.0 high speed, Ethernet

Compatibility HIL DSP interface, HIL uGrid DSP interface

3.3.2 Triển khai trên Typhoon HIL

Sau khi hoàn thành lập trình thuật toán FOC trên card FPGA, bước tiếp theo là kiểm chứng thuật toán với bộ Typhoon HIL 402 Thiết bị Typhoon HIL sẽ mô phỏng mạch lực và có các chân vào ra số và tương tự để giao tiếp với FPGA Card FPGA cũng trang bị các chân vào ra số để nhận tín hiệu xung encoder và phát xung tín hiệu PWM vào van giả lập trên Typhoon Sơ đồ kết nối giữa FPGA và Typhoon HIL được thể hiện trong hình 3.24.

Cấu hình mạch lực trên Typhoon HIL được thực hiện thông qua thao tác kéo thả, tương tự như trong môi trường mô phỏng của phần mềm Matlab Simulink Mạch này bao gồm nghịch lưu nguồn áp ba pha và động cơ PMSM với thông số tương đồng với động cơ mô phỏng trên Matlab.

Hình 3.24 Cấu hình mạch lực trên môi trường Typhoon HIL

Sau khi có mô hình động cơ, ta tiến hành cấu hình cho các van điều khiển của khối Three Phase Inverter như hình dưới đây

Hình 3.25 Cấu hình các van điều khiển của mạch van

Bảng 3.7 Thông số kỹ thuật các cổng vào ra của Typhoon 402

Kiểu dữ liệu Tương tự Số

Số lượng chân vào/ ra 16 32 Độ phân giải 16 bit

Tần só trích mẫu 1 MSPS 50 MSPS

Cổng kết nối 96 chân đực DIN 41612 96 chấn đực DIN 41612

Typhoon có khả năng giao tiếp thiết bị ngoại vi với tín hiệu gần thời gian thực nhờ số lượng cổng vào ra lớn và tần số trích mẫu cao Đối với DSP, Typhoon hỗ trợ card DSP Interface cho dòng TSM320F2808, giúp nâng cao khả năng giao tiếp Tuy nhiên, với FPGA, do thiếu card interface giữa Typhoon 402 và kit Zybo-Z7, luận án đã thực hiện ghép nối trực tiếp các cổng vào ra theo tiêu chuẩn mức điện áp của hai thiết bị.

Hình 3.26 Sơ đồ ghép nối HIL- FPGA

Hình 3.27 trình bày cách thức sơ đồ ghép nối Typhoon HIL 402 và kit Zybo

Z7 Để đảm bảo các chuẩn logic điện áp của tín hiệu, một số lưu ý cần thực hiện khi ghép nối:

- Tín hiệu số từ HIL đến FPGA cần bộ đệm để giữ điện áp vào FPGA trong khoảng từ 0- 3.3V

Để đảm bảo rằng tín hiệu điện áp vào ADC đạt ngưỡng cho phép, cần tính toán tỷ lệ tín hiệu tương tự từ HIL đến khâu ADC một cách chính xác.

Sơ đồ kết nối FPGA và Typhoon HIL được trình bày trên hình 3.28 dưới đây

DI1 DI4 DI3 DI6 DI5 DI2 ωe

PWM A_top PWM A_bot PWM B_top PWM B_bot PWM C_top PWM C_bot

Hình 3.27 Sơ đồ nối dây giữa FPGA và Typhoon HIL 402

Thiết bị HIL được trang bị 32 chân đầu vào số (DI), 32 chân đầu ra số (DO) và 32 chân đầu ra tương tự (AO) để thực hiện giao tiếp Card FPGA sử dụng có 4 cặp chân đầu vào tương tự và 32 chân GPIO để kết nối Chúng ta sẽ cấu hình các chân trên từng thiết bị và tiến hành kết nối chúng với nhau.

Hai kênh Encoder a và B sẽ được HIL xuất ra trên DO32 và DO31, sau đó tín hiệu sẽ vào chân GPIO JC2N và JC4N trên card FPGA để xử lý Dòng điện stator Isa và Isb được đưa ra hai chân đầu ra AO1 và AO2, vào chân Analog Input JA4P và JA3P, tương ứng với VAUXP14 và VAUXP7 của XADC, trong khi chân Analog Input cực N sẽ nối đất Typhoon Giá trị chuyển đổi của Isa và Isb sẽ được phát ra dưới dạng tín hiệu CH1_a và CH1_b trên FPGA Sau khi xử lý, các tín hiệu đo (Isa, Isb, Isc, ωe) sẽ chuyển thành tín hiệu số dạng BIT VECTOR, được sử dụng làm phản hồi cho hệ thống FOC Các tín hiệu phản hồi này sẽ được đưa vào khối FOC đã lập trình trước đó, và sau khi tính toán, ta sẽ có hai điện áp usd và usq để đưa vào khâu SVPWM số nhằm phát xung Cuối cùng, xung PWM sẽ được phát ra qua các GPIO và được thiết bị Typhoon HIL nhận để điều khiển các van giả lập.

Hệ thống mô phỏng HIL cho động cơ xoay chiều ba pha trên FPGA sử dụng phần mềm Typhoon HIL để theo dõi các thông số như tốc độ động cơ, mômen và dòng điện stator Kết quả từ việc chạy với thiết bị Typhoon HIL sẽ được trình bày ở phần tiếp theo.

Thiết kế và kết quả thực nghiệm cho động cơ KĐB-RLS

3.4.1 Thiết kế mô hình từ thông

Mô hình từ thông đóng vai trò quan trọng trong thuật toán FOC, đặc biệt trong việc xây dựng mô hình cho động cơ không đồng bộ Trong phương pháp FOC, với điều kiện ψ rq = 0, hệ phương trình từ thông có thể được diễn đạt lại theo cách khác.

 ψ ψ ω ω ψ (3.10) a Ước lượng từ thông rotor

Từ phương trình 3.10, Laplace hai vế ta được: T s r ⋅ ⋅ψ ' rd ( s ) I ( s )= sd −ψ ' rd ( s ) Thực hiện gián đoạn theo phương pháp Euler với

⋅ , T là tần số lấy mẫu Để thuận tiện trong việc biến đổi ta đặt ψ ' rd ( z )=ψ và I ( z ) I sd =

Thực hiện biến đổi z ngược phương trình (3.11) ta được: k k 1 k 1 r r r r r k k 1 k 1 r r

Với I k 1 − là giá trị đo được của tín hiệu I sd tại thời điểm ( ) k 1 T− và ψ k và ψ k 1 − là giá trị ước lượng từ thông tại thời điểm kT và ( k 1 T− )

Dựa vào phương trình 3.12, chúng ta có thể ước lượng từ thông trên nền tảng FPGA Các giá trị tại thời điểm (k 1 T−) được sử dụng là các tín hiệu được trích mẫu từ trước đó.

Get data Isd_k Get data Isq_k Get data ω_k

P1 = Isd_k_1*Rr*T/Lr P2 = Phi_k_1*(Lr – T*Rr)/Lr

Hình 3.29 Lưu đồ thuật toán thực hiện khối mô hình từ thông

82 b Tính toán tốc độ đồng bộ

Biến đổi phương trình 2.14 ta được: sq s ' r rd i

Thực hiện gián đoạn hóa phương trình 3.13 ta được: sq s ' r rd i ( k ) ( k ) ( k )

Từ phương trình 3.14, chúng ta có thể triển khai nó trên nền tảng FPGA Lưu ý rằng tốc độ động cơ ở đây được tính bằng tốc độ điện, tức là tốc độ thực của động cơ nhân với số cặp cực z p Cần tính toán góc tựa từ thông rotor để đảm bảo hiệu suất hoạt động tối ưu.

Góc tựa từ thông rotor chính là tích phân của tốc độ đồng bộ theo công thức s dt

=ω s θ Ta cũng thực hiện gián đoạn hóa bằng phương pháp Euler ta được phương trình: 1 1 s ( 1 ) 1 s

Thực hiện biến đổi z ngược:

Với T là thời gian trích mẫu của hệ thống

3.4.2 Kết quả thực nghiệm Để kiểm tra tính hiệu quả của việc thực hiện thuật toán FOC trên FPGA, ta sẽ thực hiện tính toán tài nguyên sử dụng trên FPGA và thời gian tính toán trong 1 chu kì đóng cắt từ đó có thể đưa ra chi phí tối ưu khi thực hiện thiết kế chíp d Thống kê tài nguyên sử dụng

Thuật toán trên card FPGA được lập trình bằng ngôn ngữ VHDL, sử dụng xung clock 100MHz cho khối XADC và 20MHz cho các khối tính toán khác.

Bảng 3.8 thể hiện chi tiết tài nguyên tiêu thụ khi lập trình

 Thời gian thực hiện tính toán

Khi triển khai thuật toán FOC trên FPGA, thời gian tính toán tại các khâu sẽ tạo ra độ trễ trong quá trình điều khiển Do đó, việc xác định thời gian tính toán là rất quan trọng để tối ưu hóa hiệu suất hệ thống.

Để kiểm soát độ trễ trong quá trình điều khiển và thực hiện điều chỉnh khi cần thiết, việc lập trình là cần thiết Chúng ta tạo ra một tín hiệu gọi là clk_init để tính toán tại mỗi lần trích mẫu dòng điện, dùng làm tín hiệu khởi đầu cho quá trình tính toán Khi khối cuối cùng hoàn tất việc tính toán, tín hiệu done sẽ được xuất ra để thông báo rằng quá trình tính toán đã hoàn tất Hình 3.30 minh họa thời gian tính toán của FPGA.

Bảng 3.8 Thống kê tài nguyên khi lập trình bằng FPGA

Tài nguyên Số lượng sử dụng Tối đa Tỉ lệ

Processing Time Tp=0.28à s Sample Time Tsàs

Hình 3.30 Chu kì thực hiện thuật toán FOC với tần số 100kHz

Tín hiệu clk_init xuất hiện tại thời điểm bắt đầu sóng mang, đánh dấu độ trễ của khâu PWM số Với tần số phát xung là 100kHz, độ trễ này chiếm 1.2% chu kỳ đóng cắt.

Chúng ta có thể giảm thời gian tính toán bằng cách tăng tần số xung clock của hệ thống; tuy nhiên, đối với ứng dụng này, tần số 20MHz là đủ để thực hiện thuật toán Thời gian thực hiện các bước được thể hiện trong hình 3.31.

Hình 3.31 Thời gian thực hiện thuật toán FOC cho động cơ KĐB-RLS

Để kiểm tra tính chính xác của thuật toán FOC trên FPGA, chúng tôi đã thực hiện mô phỏng thời gian thực với thiết bị Typhoon HIL 402, như đã nêu trong phần trước Các thông số về mạch lực, động cơ và từ thông đã được cung cấp trong phần phụ lục.

Với động cơ có 2 cặp cực, tốc độ động cơ luôn bằng một nửa tốc độ đặt Tốc độ đặt của động cơ có thể được điều chỉnh trực tuyến.

TH1: Khi động cơ chạy không tải

 Khi tốc độ đặt là ω sp = 150( rad / s )

Hình 3.32 Dòng điện stator khi ω sp = 150( rad / s )

Hình 3.33 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 150( rad / s )

Tốc độ động cơ sinh ra phù hợp với tốc độ đặt, với mômen động cơ bằng mômen cản Dòng điện stator có dạng sóng sin, biên độ 7.6A và tần số khoảng 30.7 Hz Động cơ hoạt động hiệu quả ở góc phần tư thứ nhất, phù hợp với lượng đặt tốc độ.

 Khi tốc độ đặt là ω sp = 95( rad / s )

Hình 3.34 Dòng điện stator khi ω sp = 95( rad / s )

Hình 3.35 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 95( rad / s )

TH2: Tải không đổi 30Nm e Khi tốc độ đặt là ω = sp 190 (rad / s)

Hình 3.36 Dòng điện stator khi ω = sp 190 (rad / s)

Hình 3.37 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 190( rad / s )

Động cơ hoạt động hiệu quả với tốc độ sinh ra phù hợp với tốc độ đặt, và mômen động cơ sinh ra tương đương với mômen cản Dòng điện stator có dạng sóng sin với biên độ 11.2A và tần số khoảng 31.30 Hz, cho thấy sự phù hợp với tốc độ đặt Động cơ đang hoạt động ở góc phần tư thứ nhất.

87 f Khi tốc độ đặt là ω sp = 150( rad / s )

Hình 3.38 Dòng điện stator khi ω = sp 150 (rad / s)

Hình 3.39 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 150( rad / s )

Động cơ hoạt động hiệu quả khi tốc độ sinh ra phù hợp với tốc độ đặt, với mômen động cơ bằng mômen cản Dòng điện stator có dạng sóng hình sin, biên độ đạt 11.1A và tần số khoảng 25 Hz, cho thấy sự phù hợp với tốc độ đặt Động cơ hoạt động ở góc phần tư thứ nhất khi tốc độ đặt là ω sp = 30 (rad/s).

Hình 3.40 Dòng điện stator khi ω = sp 30 (rad / s)

Hình 3.41 Tốc độ động cơ và mômen động cơ sinh ra khi ω sp = 30( rad / s )

Động cơ hoạt động với tốc độ phù hợp với tốc độ đặt, mômen sinh ra bằng mômen cản Dòng điện stator có dạng hình sin với biên độ 11.0A và tần số khoảng 5.9 Hz, cho thấy sự tương thích với tốc độ đặt Động cơ đang làm việc trong góc phần tư thứ nhất.

TH3: Tải không đổi - 30Nm

 Khi tốc độ đặt là ω sp = 190( rad / s )

Hình 3.42 Dòng điện stator khi ω sp = 190( rad / s )

Thiết kế và kết quả thực nghiệm cho động cơ đồng bộ kích thích vĩnh cửu

Để kiểm chứng kết quả nghiên cứu, ta thực hiện việc điều khiển động cơ ĐB- KTVC trên FPGA và Typhoon HIL với các thông số sau:

Tốc độ đặt thay đổi tuỳ trường hợp

Stator Current (A) data1 data2 data3

Thời gian tính toán, tài nguyên sử dụng trên FPGA

Bảng 3.9 Tài nguyên sử dụng trên FPGA

Hình 3.47 Tài nguyên sử dụng trên FPGA

Hình 3.48 Chu kì thực hiện thuật toán FOC với tần số 100kHz

Hình 3.49 Thời gian thực hiện thuật toán FOC cho động cơ ĐB-KTVC trên FPGA

TH1: Tải không đổi -15Nm

 Khi tốc độ đặt là ω sp = 628( rad / s )

Hình 3.50 Đáp ứng dòng điện stator khi tốc độ đặt là ω sp = 628( rad / s )

Hình 3.51 Đáp ứng tốc độ và mômen khi tốc độ đặt là ω sp = 628( rad / s )

Động cơ hoạt động với tốc độ phù hợp với tốc độ đặt, mômen sinh ra bằng mômen cản Dòng điện stator có dạng sóng sin với biên độ 14.8A và tần số khoảng 100 Hz, cho thấy sự tương thích với tốc độ đặt Hiện tại, động cơ đang làm việc ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 300( rad / s )

Hình 3.52 Đáp ứng dòng điện stator khi tốc độ đặt là ω sp = 300( rad / s )

Hình 3.53 Đáp ứng tốc độ và mômen khi tốc độ đặt ω sp = 300( rad / s )

Động cơ hoạt động với tốc độ sinh ra phù hợp với tốc độ đặt, mômen động cơ tạo ra bằng mômen cản Dòng điện stator có dạng hình sin với biên độ 15A và tần số khoảng 50 Hz, phù hợp với tốc độ đã đặt Hiện tại, động cơ đang làm việc ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 30( rad / s )

Hình 3.54 Đáp ứng tốc độ và mômen khi tốc độ đặt ω sp = 30( rad / s )

Động cơ hoạt động với tốc độ phù hợp với tốc độ đặt, mômen sinh ra bằng mômen cản Dòng điện stator có dạng hình sin với biên độ 15A và tần số khoảng 4.5 Hz, phù hợp với lượng tốc độ đặt Hiện tại, động cơ làm việc ở góc phần tư thứ nhất.

TH2: Tải không đổi 15Nm

 Khi tốc độ đặt là ω sp = 30( rad / s )

Hình 3.55 Đáp ứng dòng điện stator, tốc độ và mômen khi tốc độ đặt là sp 30( rad / s ) ω = Mômen tải 15Nm

Động cơ hoạt động với tốc độ sinh ra phù hợp với tốc độ đặt, mômen sinh ra bằng mômen cản Dòng điện stator có dạng hình sin với biên độ 15A và tần số khoảng 92 Hz, cho thấy sự tương thích với tốc độ đặt Hiện tại, động cơ đang làm việc ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 280( rad / s )

Hình 3.56 Đáp ứng tốc độ và mômen khi tốc độ đặt là ω sp = 280( rad / s ) và

Hình 3.57 Đáp ứng dòng điện stator khi tốc độ đặt là ω sp = 280( rad / s ) và

Động cơ hoạt động với tốc độ sinh ra phù hợp với tốc độ đặt, mômen động cơ đạt bằng mômen cản Dòng điện stator có dạng sóng sin với biên độ 14.8A và tần số khoảng 45 Hz, phù hợp với tốc độ đã đặt Hiện tại, động cơ đang hoạt động ở góc phần tư thứ nhất.

 Khi tốc độ đặt là ω sp = 30( rad / s )

Hình 3.58 Đáp ứng dòng điện stator khi tốc độ đặt là ω sp = 30( rad / s ) Mômen tải

Hình 3.59 Đáp ứng tốc độ và mômen khi tốc độ đặt là ω sp = 30( rad / s ) Mômen tải

Tốc độ động cơ phù hợp với tốc độ đặt, trong khi mômen động cơ sinh ra bằng mômen cản Dòng điện stator có dạng hình sin với biên độ 13.6 A và tần số khoảng 4.7 Hz, cho thấy sự tương thích với tốc độ đặt Động cơ hiện đang hoạt động ở góc phần tư thứ nhất.

Kết luận chương 3

Trong chương này, tác giả mô tả quy trình thiết kế bộ điều khiển mạch vòng điện stator sử dụng FPGA Kết quả mô phỏng thời gian thực HIL cho thấy thuật toán điều khiển dựa trên FPGA đạt độ chính xác cao và thời gian tính toán nhanh, phù hợp với các động cơ có mật độ công suất cao hoạt động ở tần số đóng cắt lớn hơn 100KHz.

ĐIỀU KHIỂN KHÁNG NHIỄU CHO ĐỘNG CƠ ĐỒNG BỘ KÍCH THÍCH VĨNH CỬU 97

Các ảnh hưởng của nhiễu lên động cơ không đồng bộ xoay chiều ba pha

a) Nhiễu do thay đổi các tham số trong mô hình

Trong chương 3, việc thiết kế các bộ điều khiển PI cho cấu trúc điều khiển FOC dựa vào các tham số k p và k i được tính toán từ thông số mô hình như mô men quán tính, điện trở, điện cảm stator và từ thông vĩnh cửu Mặc dù các tham số này được xác định là cố định, nhưng trong quá trình vận hành của động cơ, chúng có thể thay đổi do nhiệt độ tăng hoặc sai sót trong việc nhận dạng tham số, dẫn đến biến động trong điện trở và điện cảm Những thay đổi này khiến cho các tham số của bộ PI không còn phù hợp với mô hình tại một số thời điểm, gây ra suy giảm chất lượng điều khiển.

98 b) Nhiễu do tác động của tải

Hình 4.1 Sơ đồ hàm truyền nhiễu mô men cản tác động vào hệ thống

Theo sơ đồ cấu trúc của mạch vòng điều chỉnh tốc độ truyền động điện, khi lượng đặt không thay đổi, tác động của nhiễu tải biến thiên sẽ dẫn đến sai lệch tốc độ Hàm truyền theo sai lệch biến thiên của tải được xác định như sau:

Trong đó ∆Y là sai lệch đầu ra, F R là bộ điều khiển (PI), Fs 1 là cơ cấu chấp hành, Fs 2 là đối tượng động cơ (tốc độ)

Ta có hàm truyền hệ kín của hệ F k có cấp vô sai là 0 Do đó sai lệch lượng ra

∆ phụ thuộc vào cấp vô sai của 1/ F Fs R 1 và ∆ M c , nếu thiết kế cấp vô sai của

Khi hệ thống có cấp vô sai lớn hơn 1, sai lệch đầu ra ∆Y không bị ảnh hưởng bởi tải Ví dụ, nếu tải có dạng bước nhảy và cấp vô sai là 0, thì bộ điều khiển thiết kế với cấp vô sai là 1 (hệ có 1 khâu tích phân, tức bộ điều khiển PI) sẽ giúp hệ thống bù nhiễu tải hiệu quả.

Việc hạ cấp vô sai của tải có thể thực hiện bằng cách chuyển đổi tải từ dạng dốc t M sang dạng bậc thang, trong đó cấp vô sai của tải được xác định là 0 Tuy nhiên, trong thực tế, tải thường là đại lượng khó đoán hoặc không thể đoán trước, gây khó khăn cho việc hạ cấp vô sai.

Hình 4.2 Nhiễu tải a Nhiễu tác động thực b Nhiễu tác động thông qua khâu hạ bậc c) Nhiễu đo lường

Trong môi trường công nghiệp, nhiễu đo có ảnh hưởng đáng kể đến việc vận hành hệ thống động cơ, chủ yếu do các nguồn như nhiễu điện từ (EMI) và nhiễu tải Nhiễu điện từ là những tín hiệu điện không mong muốn phát sinh từ năng lượng điện trường, gây rối loạn và gián đoạn các đường truyền Điều này dẫn đến cản trở, suy hao tín hiệu điện trong mạch, làm mất hoặc sai lệch thông tin trong các hệ thống.

Trong ngành công nghiệp, các thiết bị điện tử công suất hoạt động với tần số cao, dẫn đến việc phát sinh nhiều sóng điện từ Những sóng này ảnh hưởng đến quá trình đo lường, như đo dòng điện và đo tốc độ, gây ra sai lệch trong giá trị đo và hiện tượng chattering (dao động dập dềnh) Hệ quả là chất lượng điều khiển đầu ra bị giảm sút, ảnh hưởng đến hiệu quả hoạt động của hệ thống.

Các phương pháp kháng nhiễu sử dụng các cấu trúc điều khiển nâng cao

Bộ điều khiển PI không hiệu quả khi đối mặt với nhiễu tác động và mô hình không xác định, do đó cần áp dụng các phương pháp khắc phục và phát triển các cấu trúc điều khiển mạnh mẽ hơn để tăng cường khả năng chống chịu trước những tác nhân này.

Ngày nay, các cấu trúc và thuật toán điều khiển nâng cao như bộ điều khiển mờ PID, bộ điều khiển trượt và bộ quan sát nhiễu đã giúp giải quyết nhiều vấn đề trong điều khiển Bộ điều khiển PID mờ hoạt động như một hệ thống chuyên môn thời gian thực, dựa trên kinh nghiệm và hiểu biết của con người để tính toán các tham số PID, cho phép điều chỉnh linh hoạt với các hệ thống phi tuyến và phức tạp Tuy nhiên, chất lượng điều khiển vẫn phụ thuộc vào mức độ hiểu biết về hệ thống và không có tiêu chí cố định cho việc tính toán các thông số điều khiển.

PID Đối tượng điều khiển

Bộ điều khiển mờ d/dt Kp Ki Kd u(t) y(t)

Cấu trúc điều khiển PID mờ và điều khiển trượt là hai phương pháp điều khiển phi tuyến hiệu quả Điều khiển trượt bao gồm hai thành phần chính: điều khiển tương đương và điều khiển đóng cắt, giúp ổn định hệ thống tại mặt trượt định trước và đẩy trạng thái hệ thống hội tụ về mặt này Bộ điều khiển trượt sử dụng luật thích nghi, mang lại ưu điểm nổi bật về tính ổn định và bền vững, ngay cả trong điều kiện có nhiễu hoặc khi thông số của đối tượng thay đổi theo thời gian.

Bộ điều khiển 101 có thiết kế phức tạp, khiến việc chọn mặt trượt trở nên khó khăn Thêm vào đó, hiện tượng chattering trong thuật toán điều khiển trượt do thành phần hàm dấu sign( )s gây ra, dẫn đến đầu ra của hệ thống dao động trong một khoảng không ổn định.

Luật điều khiển thích nghi

Mặt trượt Đối tượng điều khiển

Hình 4.5 Cấu trúc điều khiển trượt

Cấu trúc điều khiển hỗ trợ bởi bộ kháng nhiễu hoạt động tương tự như bộ điều khiển feedforward, giúp tính toán và ước lượng các thông số nhiễu để bù trước cho bộ điều khiển PI Đây là một trong những cấu trúc điều khiển đơn giản nhất để triển khai, cho phép ước lượng và loại trừ nhiễu ngay lập tức, từ đó nâng cao hiệu suất điều khiển một cách đáng kể.

Hình 4.6 Cấu trúc điều khiển với bộ kháng nhiễu

Hình 4.6 trình bày tổng quan về cấu trúc điều khiển kháng nhiễu, trong đó C(s) là bộ điều khiển PI, G(s) là đối tượng điều khiển, G(s n−1) là mô hình nghịch đảo của đối tượng điều khiển, Q(s) là bộ lọc đầu ra cho mỗi giá trị nhiễu ước lượng Giá trị đặt y_r và đầu ra hệ thống y, cùng với d và d̂ là nhiễu và nhiễu ước lượng, trong khi n đại diện cho nhiễu đo.

Bộ quan sát nhiễu được chia thành hai loại chính: bộ quan sát nhiễu tuyến tính (LDO) và phi tuyến (NDO) Bộ LDO sử dụng hàm truyền để tạo ra bộ lọc bù theo kiểu điều khiển truyền thẳng cho động cơ PMSM, mang lại hiệu suất cao khi mô hình tuyến tính chính xác Tuy nhiên, với các thông số không ổn định như điện trở động cơ thay đổi do nhiệt độ, LDO trở nên kém bền vững Do đó, bộ quan sát phi tuyến (NDO) được phát triển để bù đắp cho các sai lệch do nhiễu tải bên ngoài và tham số không rõ ràng Luận án sẽ phân tích và thiết kế bộ kháng nhiễu phi tuyến dựa trên điều khiển PI cho động cơ xoay chiều ba pha để chứng minh hiệu quả sử dụng của nó.

Thiết kế thuật toán kháng nhiễu phi tuyến cho động cơ đồng bộ kích thích vĩnh cửu

4.3.1 Mô hình hóa động cơ PMSM

Mô hình động học của động cơ PMSM được xây dựng dựa trên hệ trục tọa độ đồng bộ d-q thông qua các phép biến đổi Park và Clark, cho phép mô tả chính xác các đặc tính hoạt động của động cơ.

1 p p sq s L ω sq s p sq s sq s sd q s s s sd s sd sd s sq d s s

3z ψ dω = i - B ω - T +δ dt 2J J J di = - R i - ψ ω + u - ω i +δ 1 dt L L L di = - R i + u + 1 ω i +δ dt L L

Tốc độ điện của rotor (ω s) là đầu ra cần điều khiển, trong khi điện áp stator (u sq và u sd) được coi là tín hiệu đầu vào điều khiển Từ thông chính (ψ p) và hệ số ma sát nhớt (B) đóng vai trò quan trọng trong mô hình Các thông số δ ω, δ q, δ d được xem là những yếu tố không rõ ràng của hệ thống Các thông số của động cơ cần được xác định rõ ràng để tối ưu hóa hiệu suất.

Dựa vào (4.2) mô hình động học chú ý tới sự không rõ ràng của các thông số và được diễn giải như sau: ω 1 sq 2 s ω sq 4 sq 5 s 6 sq s sd q sd 4 sd 6 sd s sq d d = g i - g ω - d di dt

Trong đó d 1 ω , d 1q và d 1d được coi là tổng nhiễu bất định như sau:

( ) ω 1 sq 2 s 3 3 L ω q 4 sq 5 s 6 sq q d 4 sd 6 sd d d = Δg i - Δg ω - g + Δg T +δ d = -Δg i - Δg ω + Δg u +δ d = -Δg i + Δg u +δ

Trong đó (∆g 1, ,∆g 6 )là các mô hình hệ thống không xác định ứng với các thông số từ mô hình ( g 1, ,g 6 )

Giả thiết 4.1 Giả sử rằng các tổng nhiễu bất định bên trên được giới hạn, cụ thể i ( ) i d t 0, i = ω , , q d

Giả thiết 4.2 Giả sử ω , i sd và i sq là đo được và tải T L là không biết và thay đổi chậm theo khoảng thời gian lấy mẫu nhỏ, tức là d t i ( ) 0= , với i = ω, q, d

4.3.2 Thiết kế bộ quan sát nhiễu phi tuyến và đánh giá ổn định a) Thiết kế bộ quan sát nhiễu phi tuyến

Bộ điều khiển kháng nhiễu này sẽ được thiết kế bao gồm tổng nhiễu bất định là các thông số không chắc chắn, các thành phần mô hình động học chưa biết, mômen tải, … Để đơn giản hóa mô hình động học (4.3), tín hiệu điều khiển ( u sd và u sq ) sẽ được định nghĩa như sau:

Trong đó 𝑢𝑢 0𝑞𝑞 và 𝑢𝑢 0𝑑𝑑 được xem là đầu vào điều khiển cho mô hình động học đã được biến đổi sử được sử dụng cho thiết kế bộ điều khiển kháng nhiễu bằng cách thay (4.18) vào (4.3) mô hình để thiết kế cho bộ NDO được viết dưới dạng phương trình trạng thái sau đây: x Ax Bu d  = + + (4.6)

, , sq sd T x =   ω i i   , u =   u u sd sq   T , d =   d d d ω , , sq sd   T ,

Nhiễu trong mô hình động học (4.6) có thể được viết lại như sau: d = −x Ax Bu − (4.7)

Và bộ NDO sẽ được thiết kế như sau theo:

Trong đó z là các biến trạng thái bên trong của NDO, z ∈  3 , d ˆ là nhiễu ước lượng,

( ) p x là vector được thiết kế và L x ( ) là ma trận hệ số khuếch đại được của bộ quan sát nhiễu được giả sử thay đổi chậm theo khoảng thời gian lấy mẫu nhỏ trong động cơ xoay chiều, vì thế đạo hàm bậc nhất của nhiễu tổng hợp được xem như bằng không vì thế sai lệch của nhiễu ược lượng sẽ được tính như sau: d d d  = − ˆ (4.9) Đạo hàm hai vế phương trình (4.9) ta có: d d d   = − ˆ  (4.10) Thay (4.8) vào (4.10) và với giả thiết (4.2) ta có:

( ) ˆ ( )( ) ( ) d L x d L x x d = + − −L x x (4.11) Rút gọn phương trình (4.11) ta có:

Bộ kháng nhiễu có thể bám theo nhiễu là hằng số theo cấp lũy thừa nếu các tham số của L x ( ) được chọn theo [83]-[85], với các tham số này bộ kháng nhiễu sẽ ổn định với mọi x 0 ∈ 3 Tuy nhiên nếu chọn theo [83]-[85] sẽ rất khó để chọn ra ma trận L x ( ) để bù được hoàn toàn nhiễu trong điều khiển động cơ PMSM do vì

Trong thiết kế hệ thống, p x được xây dựng theo phương pháp tuyến tính với các tham số cố định, dẫn đến việc các nhiễu có độ hội tụ chậm hơn, đặc biệt trong các trường hợp tải thay đổi đột ngột Để cải thiện hiệu suất, nếu p x được thiết kế theo kiểu phi tuyến và ma trận khuyếch đại L x được xác định trong không gian ba chiều, thì L x sẽ được chọn là gradient của vector chức năng p x, với L x được biểu diễn dưới dạng đạo hàm ∂p x /∂x.

Trong nghiên cứu này, các thông số hằng m i (với i = 1, 2, , 6) được lựa chọn dựa trên các tiêu chí cụ thể Đối với vùng tốc độ thấp, m 1 và m 2 được điều chỉnh để ước lượng chính xác mômen tải thay đổi Ngược lại, ở tốc độ cao, giá trị của m 1 và m 2 cần được giữ ở mức thấp để đảm bảo độ chính xác trong việc đo lường tốc độ Sự thay đổi của các thông số trong động cơ sẽ ảnh hưởng đến việc lựa chọn các tham số còn lại.

Để đảm bảo hiệu suất tối ưu với tốc độ cao và tải nặng, cần chọn các tham số (m3, , m6) ở mức cao, vì sự thay đổi của chúng sẽ tỷ lệ thuận với tải trọng Đánh giá tính ổn định của phương pháp đề xuất được thực hiện thông qua hàm Lyapunov.

V d d =   (4.15) Khi đó vi phân thời gian theo (4.26) được rút gọn lại như sau:

Sai lệch nhiễu ước lượng hội tụ về không theo quy luật hàm mũ, cho thấy rằng nếu p(x) được chọn như trên, thì bộ kháng nhiễu phi tuyến sẽ ổn định theo quy luật hàm mũ.

Bộ NDO được thiết kế theo cấu trúc (4.8) cần giới hạn đạo hàm bậc nhất của nhiễu bất định bằng không, điều này chỉ áp dụng cho nhiễu có tần số thay đổi thấp hoặc nhiễu hằng số Trong luận án này, tác giả đề xuất sử dụng bộ lọc thông thấp để cải thiện hạn chế của NDO, từ đó nâng cao hiệu suất bộ kháng nhiễu Nhiễu bất định ước lượng sẽ được viết lại như sau:

Bộ lọc thông thấp giúp loại bỏ hoàn toàn nhiễu bất định ở cả tần số cao và thấp, với hệ số khuếch đại cao giúp đáp ứng nhanh hơn nhưng có thể dẫn đến quá điều chỉnh và dao động Hằng số thời gian của bộ lọc đảm bảo rằng nhiễu ở tần số xác định sẽ bị loại bỏ Thông số của bộ lọc thông thấp được thiết lập với k = 0.1 và T = 0.1, cho phép lọc các tần số trên 10Hz.

Cấu trúc điều khiển và mô phỏng

Cấu trúc điều khiển cho động cơ đồng bộ nam châm vĩnh cửu (PMSM) sử dụng bộ điều khiển PI kết hợp với bộ quan sát nhiễu bất định (NDO) như trình bày trong Hình 4.7 Thời gian trích mẫu cho vòng điều khiển tốc độ là 1/(10 kHz), trong khi vòng điều khiển dòng điện có thời gian trích mẫu là 1/(100 kHz).

Hình 4.7 (a) Cấu trúc điều khiển sử dụng bộ kháng nhiễu dựa trên điều khiển PI cho động cơ PMSM (b) Cấu trúc chi tiết bộ kháng nhiễu Nonlinear Disturbance

Kết quả mô phỏng sẽ được thực hiện trên phần mềm Matlab/Simulink bằng mô hình Simscape để đánh giá hiệu quả của hệ thống điều khiển khi cải tiến bộ PI cho vòng dòng điện và vòng tốc độ, thông qua việc kết hợp bộ quan sát nhiễu bất định NDO và bộ lọc thông thấp Hai kịch bản mô phỏng sẽ được áp dụng: kịch bản đầu tiên là nhiễu tải tác động theo dạng bước nhảy, và kịch bản thứ hai là nhiễu tải tác động theo hình Ramp, trong đó cả hai kịch bản đều xuất thông số mô hình bất định Các thông số bất định bao gồm điện cảm stator có thể thay đổi từ +10% đến +60% so với giá trị danh định do sự thay đổi nhiệt độ, và có thể sai lệch từ -10% đến -30% do sự bão hòa từ dòng điện stator Liên kết từ thông cũng có thể biến đổi từ +10% đến -30% của giá trị danh định Về các thông số cơ học, hệ số quán tính của rotor (J) và hệ số ma sát nhớt (B) có thể bị biến dạng đáng kể do nhiễu tải cơ học bên ngoài Trong hai kịch bản mô phỏng, các thông số bất định của PMSM được thiết lập như sau: ∆𝐽𝐽= +80% J; ∆𝐵𝐵= +100%𝐵𝐵; ∆𝐿𝐿𝑠𝑠= -30%𝐿𝐿𝑠𝑠; ∆𝑅𝑅𝑠𝑠= +60%𝑅𝑅𝑠𝑠; và ∆𝜑𝜑𝑓𝑓= -30%𝜑𝜑𝑓𝑓 để kiểm tra ước lượng tham số NDO được đề xuất Tham số của ma trận L x ( )0: m = 1000, m = 1, m = 1000, m = 1, m = 1000, m = 1 1 2 3 4 5 6.

Hình 4.8 So sánh đáp ứng tốc độ thu được khi sử dụng bộ kháng nhiễu NDO và khi không sử dụng NDO

Reference Speed Speed with NDO Speed without NDO

Hình 4.9 Mô-men tải (Load Torque) và mô-men điện từ (Electromagnetic Torque)

Hình 4.10 Đáp ứng khi sử dụng và không sử dụng NDO

(a) Điện áp theo trục d u sd (b) Điện áp theo trục q u sq

Load Torque Electromagnetic Torque with NDO Electromagnetic Torque without NDO

60 q-axis voltage (V) without NDO with NDO

5 d-axis voltage (A) without NDO with NDO

Hình 4.11 Đáp ứng khi sử dụng và không sử dụng NDO

(a) Dòng điện theo trục d i sd (b) Điện áp theo trục q i sq

Hình 4.12 Giá trị thực và giá trị quan sát của nhiễu bất định của vòng tốc độ d ω

0.04 d-axis current (A) without NDO with NDO

8 q-axis current (A) without NDO with NDO

Hình 4.13 Giá trị thực và quan sát của nhiễu bất định vòng dòng điện theo trục d d d

Hình 4.14 Giá trị thực và quan sát của nhiễu bất định vòng dòng điện theo trục q d q

Khi so sánh tốc độ đáp ứng giữa hai trường hợp có và không sử dụng NDO, ta nhận thấy rằng tốc độ đáp ứng đã bám sát giá trị đặt Tại các thời điểm 1 giây và 3 giây, khi tải thay đổi, tốc độ đáp ứng trong trường hợp có NDO không xuất hiện hiện tượng vọt lố như ở trường hợp không sử dụng NDO.

4.9 ta có thể thấy giá trị mômen điện từ đã bám sát theo giá trị mômen tải, có một số thời điểm bị dao động do quá trình tăng tốc của động cơ Đáp ứng điện áp và dòng điện theo trục d và q của động cơ PMSM được trình bày lần lượt như trong Hình 4.10 và 4.11 Từ Hình 4.12-4.14 có thể thấy được giá trị nhiễu quan sát đã bám sát theo giá trị nhiễu thực ở cả vòng điều khiển tốc độ và vòng dòng điện, trong đó nhiễu thực của 2 mạch vòng được định nghĩa như trong phương trình (4.3)

112 b) Tải thay đổi theo hình Ramp

Hình 4.15 So sánh đáp ứng tốc độ khi sử dụng bộ kháng nhiễu NDO

Hình 4.16 Mô-men tải (Load Torque) và mô-men điện từ (Electromagnetic Torque)

Reference Speed Speed with NDO Speed without NDO

Load Torque Electromagnetic Torque with NDO

5 d-axis voltage (A) without NDO with NDO

Hình 4.17 Đáp ứng khi sử dụng và không sử dụng NDO (a) Điện áp theo trục d u sd (b) Điện áp theo trục q u sq

Hình 4.18 Đáp ứng khi sử dụng và không sử dụng NDO (a) Dòng điện theo trục d i sd (b) Điện áp theo trục q i sq

60 q-axis voltage (V) without NDO with NDO

8 q-axis current (A) without NDO with NDO

8 d-axis current (A) without NDO with NDO

Hình 4.19 Giá trị thực và giá trị quan sát của nhiễu bất định vòng tốc độ d ω

Hình 4.20 Giá trị thực và giá trị quan sát của nhiễu bất định vòng dòng theo trục d d 1d

Hình 4.21 Giá trị thực và giá trị quan sát của nhiễu bất định vòng dòng theo trục q d q

Dựa vào các Hình 4.19-4.21, giá trị nhiễu quan sát đã theo sát giá trị thực, cho thấy bộ quan sát nhiễu cải thiện đáp ứng tốc độ, đặc biệt khi tải thay đổi Kết quả trong Hình 4.15 cho thấy tốc độ động cơ bị vọt lố khi tải thay đổi tại 1s và 3s, nhưng với bộ kháng nhiễu, độ quá điều chỉnh giảm và thời gian xác lập nhanh hơn Hình 4.16 cho thấy mô men điện từ bám sát mômen tải Đáp ứng điện áp và dòng điện theo trục d và q của động cơ PMSM dưới tải hình Ramp được trình bày trong Hình 4.17 và 4.18 Các Hình 4.19-4.21 cũng chứng minh bộ quan sát nhiễu hoạt động chính xác ở cả vòng tốc độ và vòng dòng điện, với sai khác gần như bằng không giữa giá trị nhiễu quan sát và giá trị nhiễu thực.

Kết luận chương

Chương này trình bày việc xây dựng thành công bộ kháng nhiễu NDO, nâng cao hiệu suất điều khiển của bộ PID cho động cơ đồng bộ nam châm vĩnh cửu trong các vòng điều khiển tốc độ và dòng điện khi có nhiễu bất định Kết quả mô phỏng cho thấy hệ thống ổn định và bền vững trước các thông số bất định thay đổi theo thời gian và nhiễu tải lớn Cả hai kịch bản mô phỏng đều chứng minh bộ kháng nhiễu hoạt động hiệu quả, cải thiện đáp ứng tốc độ trong trường hợp thay đổi lớn về tải, giảm độ quá điều chỉnh và rút ngắn thời gian xác lập.

KẾT LUẬN VÀ KIẾN NGHỊ

Luận án với đề tài “Nghiên cứu phát triển chip cho hệ điều khiển từ thông rotor động cơ xoay chiều ba pha trên nền tảng FPGA” đã đạt được những kết quả và đóng góp quan trọng, bao gồm việc phát triển công nghệ chip mới, cải tiến hiệu suất điều khiển động cơ, và ứng dụng FPGA trong hệ thống điều khiển.

Nghiên cứu và thiết kế thành công chip điều khiển dòng điện từ thông rotor với cấu trúc linh hoạt cho động cơ xoay chiều ba pha đã đáp ứng đầy đủ các yêu cầu đề ra.

Phát triển quy trình thiết kế chip hiệu quả cho việc điều khiển động cơ xoay chiều ba pha dựa trên FPGA, nhằm giảm thiểu tài nguyên sử dụng, rút ngắn thời gian thực thi và nâng cao hiệu suất điều khiển.

- Đề xuất cấu trúc điều khiển bền vững cho động cơ đồng bộ nam châm vĩnh cửu sử dụng bộ điều khiển kháng nhiễu

Với kết quả mới của luận án, tác giả có đưa ra những kiến nghị như sau:

Thực hiện các thuật toán FOC như tuyến tính hóa chính xác, nguyên lý phẳng và deadbeat dựa trên nền tảng FPGA giúp nâng cao hiệu suất điều khiển cho động cơ xoay chiều ba pha.

- Xây dựng mô hình vật lý thực nghiệm với cấu trúc hoàn chỉnh để đánh giá cấu trúc điều khiển trên nền tảng FPGA

Cần thực hiện các thử nghiệm đánh giá cấu trúc điều khiển trong các kịch bản khác nhau, bao gồm thay đổi mô-men tải và mô-men quán tính.

DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN

Lê Nam Dương và Nguyễn Văn Liễn (2017) đã trình bày giải pháp sử dụng chip chuyên dụng để điều khiển dòng stator cho động cơ xoay chiều ba pha, dựa trên nguyên lý từ thông rotor Nghiên cứu này được giới thiệu tại Hội nghị triển lãm quốc tế lần thứ 4 về Điều khiển và Tự động hóa.

(VCCA – 2017), Tp Hồ Chí Minh 12 -2017

[2] Trần Văn Phương, Bùi Đăng Quang, Lê Nam Dương, Nguyễn Quang Địch

(2019)“ Xây dựng hệ thống thử nghiệm cho hệ truyền động nam châm vĩnh cửu ”,

Hội nghị triển lãm quốc tế lần thứ 5 về Điều khiển và Tự động hóa (VCCA –

[3] Le Nam Duong, Vu Hoang Phuong, Nguyen Văn Lien, Tran Trong Minh, (2021)

“ A Modified Deadbeat Current Controller for Field Oriented Induction Motor Drivers”, The 2021 International Conference on System Science and Engineering (ICSSE), Ho Chi Minh, Viet Nam, pp 241-2458 August 2021

[4] Tung Duong Do, Nam Duong Le, Vu Hoang Phuong, Nguyen Tung Lam

(2022)“Implementation of FOC Algorithm Using FPGA for GaN-based Three

Phase Induction Motor Drive”, Bulletin of Electrical Engineering and

Informatics Vol 11, No 2, April 2022, pp 636~645

[5] Nam Duong Le, Le Quang Linh, Nguyen Tien Huy Cong, Phuong Vu, Tung Lam Nguyen, (2023) “Field-programmable gate array based Field Oriented

Control for PMSM Drive”, TELKOMNIKA Telecommunication Computing

Electronics and Control, Vol 21, No 2, April 2023, pp 448~458

[1] Nguyễn Phùng Quang (2016) “Điều khiển vector truyền động điện xoay chiều ba pha”, Nhà xuất bản Bách Khoa Hà Nội, ISBN:978-604-95-0029-9

[2] Bigyan Basnet (2017), DSP Based Implementation of Field Oriented Control for Induction Motor Drives, International Journal of Innovations in

Engineering and Technology, vol 8, no 2, pp 179–186

[3] Y KIRAN and D.P.S.P SWAMY (2014), Field Oriented Control of a Permanent Magnet Synchronous Motor using a DSP, International Journal of

Advanced Research in Electrical, Electronics and Instrumentation Engineering, vol 03, no 10, pp 12364–12378

[4] A Fratta, G Griffero, and S Nieddu (2004), Comparative analysis among DSP and FPGA-based control capabilities in PWM power converters, IECON

Proceedings (Industrial Electronics Conference), vol 1, pp 257–262

[5] V.K Pavuluri (2014), Field Oriented Control of Induction Motors Based on

DSP Controller, Master thesis, pp 30–49

[6] Z Sulaiman, Marizan & Patakor, Fizatul Aini & Ibrahim (2013), Dsp Based

Implementation of Field Oriented Control of Three-Phase Induction Motor Drives, International Journal of Research in Engineering and Technology, vol

[7] N Agrawal and S Samanta (2018), Development of System-On-Chip Based Digital Control for Power Converter Application, 2018 IEEE International

Conference on Power Electronics, Drives and Energy Systems (PEDES), pp 1–4, IEEE, Dec

[8] I Bahri, M.W Naouar, E Monmasson, et al (2008), Design of an FPGA-based real-time simulator for electrical system, 2008 13th International Power

Electronics and Motion Control Conference, EPE-PEMC 2008, pp 1365–

[9] B Bossoufi, M Karim, A Lagrioui, et al (2014), FPGA-based implementation nonlinear backstepping control of a PMSM drive, International Journal of

Power Electronics and Drive Systems, vol 4, no 1, pp 12–23

[10] Y.C Chang and Y.Y Tzou (2007), Design of a digital servo control IC for permanent magnet synchronous motors with linear hall sensors, PESC Record

- IEEE Annual Power Electronics Specialists Conference, pp 599–605

[11] N Cui, G Yang, Y Liu, et al (2006), Development of an FPGA-based high- performance servo drive system for PMSM, 1st International Symposium on

Systems and Control in Aerospace and Astronautics, vol 2006, pp 881–886

[12] M Curkovic, K Jezernik, and R Horvat (2013), FPGA-Based Predictive Sliding Mode Controller of a Three-Phase Inverter, IEEE Transactions on

Industrial Electronics, vol 60, no 2, pp 637–644

[13] E Duman, H Can, and E Akin (2014), FPGA based hardware-in-the-loop (HIL) simulation of induction machine model, 16th International Power

Electronics and Motion Control Conference and Exposition, PEMC 2014, no

[14] L He, F Wang, J Wang, et al (2020), Zynq Implemented Luenberger Disturbance Observer Based Predictive Control Scheme for PMSM Drives,

IEEE Transactions on Power Electronics, vol 35, no 2, pp 1770–1778, IEEE

In their 2019 study presented at the 58th Annual Conference of the Society of Instrument and Control Engineers of Japan, Hửllthaler, Hagl, and Kennel explored bandwidth enhancements for current control loops utilizing a 100 kHz PWM frequency alongside GaN power semiconductors Their findings, detailed on pages 364 to 370, highlight the significant advancements in control loop performance achievable through these technologies.

[16] L Idkhajine, E Monmasson, and A Maalouf (2010), Extended Kalman filter for AC drive sensorless speed controller - FPGA-based solution or DSP-based solution, IEEE International Symposium on Industrial Electronics, pp 2759–

[17] L Idkhajine, E Monmasson, and A Maalouf (2009), Fully FPGA-based sensorless control for AC drive using an extended Kalman filter, IECON

Proceedings (Industrial Electronics Conference), pp 2925–2930

[18] L Idkhajine, E Monmasson, M.W Naouar, et al (2009), Hardware Implementation of Controller for Synchronous Motor Drive using FPGA, IEEE

Transactions on Industrial Electronics, vol 56, no 10, pp 4006–4017

[19] Y Zhang, B Xia, and H Yang, “Performance evaluation of an improved model predictive control with field oriented control as a benchmark,” IET Electric Power Applications, vol 11, no 5 pp 677–687, 2017

[20] G Herbst, “A simulative study on active disturbance rejection control (ADRC) as a control tool for practitioners,” Electron , vol 2, no 3, pp 246–279, 2013

[21] D E Seborg, T F Edgar, D A Mellichamp, and F J Doyle, Process

Dynamics and Control, JohnWiley & Sons, 2010

[22] A N Tiwari, P Agarwal, and S P Srivastava, “Performance investigation of modified hysteresis current controller with the permanent agnet synchronous

120 motor drive,” IET Electric Power Applications, vol 4, no 2, pp 101–108,

[23] M Marufuzzaman, M B I Reaz, M A M Ali, and L F.Rahman, “Hardware approach of twoway conversion of floating point to fixed point for current dq

PI controller of FOC PMSM drive,” Electronics and Electrical Engineering, vol 7, no 123, pp 79–82, 2012

[24] D Wang, M D Ercegovac, and N Zheng, “Design of highthroughput fixed- point complex reciprocal/square-root unit,” IEEE Transactions on Circuits and Systems II, vol 57, no 8, pp 627–631, 2010

[25] E L Oberstar, Fixed-Point Representation & Fractional Math, Oberstar

[26] N P Quang, V T Ha, and T V Trung, “A New Control Design with Dead- Beat Behavior for Stator Current Vector in Three-Phase AC Drives,” Int J Electr Electron Eng., vol 5, no 4, pp 1–8, 2018

[27] A De Luca and G Ulivi, “Design of an Exact Nonlinear Controller for Induction Motors,” IEEE Trans Automat Contr., vol 34, no 12, pp 1304–

[28] T Ameid, A Menacer, H Talhaoui, I Harzelli, and A Ammar, “Backstepping control for induction motor drive using reduced model in healthy state: Simulation and experimental study,” in 2017 6th International Conference on

Systems and Control, ICSC 2017, 2017, pp 162–167

[29] L Idkhajine, M.W Naouar, E Monmasson, et al (2007), Fully FPGA-based system on chip solution for current control of AC machine, 2007 European

Conference on Power Electronics and Applications, EPE, pp 1–10

[30] L Idkhajine, E Monmasson, M.W Naouar, et al (2009), Fully integrated FPGA-based controller for synchronous motor drive, IEEE Transactions on

Industrial Electronics, vol 56, no 10, pp 4006–4017

[31] J S L G Choi (2021), Modeling and hardware-in-the-loop system realization of electric machine drives — A review, CES Trans Electr Mach Syst, vol 5, no 3, pp 194–201

[32] B.P Jeppesen, A Crosland, and T Chau (2016), An FPGA-based platform for integrated power and motion control, IECON Proceedings (Industrial

[33] B.P Jeppesen, M Rajamani, and K.M Smith (2019), Enhancing functional safety in FPGA‐based motor drives, The Journal of Engineering, vol 2019, no

[34] I.H Kim and Y.I Son (2017), A modular disturbance observer-based cascade controller for robust speed regulation of PMSM, Journal of Electrical

Engineering and Technology, vol 12, no 4, pp 1663–1674

[35] M Kocur, S Kozak, and B Dvorscak (2014), Design and implementation of

FPGA - Digital based PID controller, Proceedings of the 2014 15th

International Carpathian Control Conference, ICCC 2014, pp 233–236

[36] T Kosan, J Talla, and V Blahnik (2017), EFPGA-based real-time HIL simulator of induction motor drive, Proceedings of the 2016 17th International

Conference on Mechatronics - Mechatronika, ME 2016, Czech Technical University in Prague

[37] A Kumar, S Tomar, and K.K Gautam (2022), FPGA based PWM Control for

Three Phase Induction Motor, vol 11, no 3, pp 27–33

[38] Y.S Kung, C.S Chen, K.I Wong, et al (2005), Development of a FPGA-based control IC for PMSM drive with adaptive fuzzy control, IECON Proceedings

(Industrial Electronics Conference), vol 2005, pp 1544–1549

[39] Y.S Kung and M.H Tsai (2007), FPGA-based speed control IC for PMSM drive with adaptive fuzzy control, IEEE Transactions on Power Electronics, vol 22, no 6, pp 2476–2486

[40] Y.S Kung, M.H Tsai, and C.S Chen (2006), FPGA-based servo control IC for PMLSM drives with adaptive fuzzy control, 2006 1st IEEE Conference on

[41] Y.-S Kung, N.P Thanh, and M.-S Wang (2015), Design and simulation of a sensorless permanent magnet synchronous motor drive with microprocessor- based PI controller and dedicated hardware EKF estimator, Applied

Mathematical Modelling, vol 39, no 19, pp 5816–5827

[42] C.K Lai, Y.T Tsao, and C.C Tsai (2017), Modeling, analysis, and realization of permanent magnet synchronous motor current vector control by MATLAB/simulink and FPGA, Machines, vol 5, no 4

[43] T Li and Y Fujimoto (2008), FPGA based current controller for high-speed communication and real-time control system, IECON Proceedings (Industrial

[44] X Liu, H Yu, J Yu, et al (2018), Combined Speed and Current Terminal Sliding Mode Control with Nonlinear Disturbance Observer for PMSM Drive,

IEEE Access, vol 6, no c, pp 29594–29601

[45] Z Luo, Y Li, X Zhang, et al (2018), Vector control implementation in field programmable gate array for 200 kHz GaN‐based motor drive systems, The

Journal of Engineering, vol 2018, no 13, pp 650–653

[46] Z Lyu, M Yang, J Long, et al (2019), Current Loop Bandwidth Extension for AC Servo System Based on GaN-HEMT and FPGA, 2019 10th International

Conference on Power Electronics and ECCE Asia (ICPE 2019 - ECCE Asia), pp 1–6, IEEE, May

[47] V.H.P M C T Quang Bui Dang, Nguyen Dinh Ngoc (2019), Implementation of Frequency-Approach-Based Energy Management for EVs Using Typhoon HIL402, IEEE Veh Power Propuls Conf VPPC, pp 1–6

[48] J Mailloux, S Simard, and R Beguenane (2007), FPGA implementation of Induction Motor Vector Control using Xilinx System Generator, pp 252–257

[49] M Marufuzzaman, M.B.I Reaz, L.F Rahman, et al (2014), High-speed current dq PI controller for vector controlled PMSM drive, The Scientific

[50] M Marufuzzaman, M.B.I Reaz, and M.A.M Ali (2010), FPGA implementation of an intelligent current dq PI controller for FOC PMSM drive,

ICCAIE 2010 - 2010 International Conference on Computer Applications and Industrial Electronics, no December, pp 602–605

[51] D Mohammadi, L Daoud, N Rafla, et al (2016), Zynq-based SoC implementation of an induction machine control algorithm, Midwest

Symposium on Circuits and Systems, vol 0, no October, pp 16–19

[52] E Monmasson, I Bahri, L Idkhajine, et al (2012), Recent advancements in

FPGA-based controllers for AC drives applications, Proceedings of the

International Conference on Optimisation of Electrical and Electronic Equipment, OPTIM, vol 33, no 0, pp 8–15

[53] E Monmasson, L Idkhajine, I Bahri, et al (2010), Design methodology and

FPGA-based controllers for power electronics and drive applications,

Proceedings of the 2010 5th IEEE Conference on Industrial Electronics and Applications, ICIEA 2010, pp 2328–2338

[54] E Monmasson and M.N Cirstea (2007), FPGA design methodology for industrial control systems - A review, IEEE Transactions on Industrial

[55] E Monmasson, L Idkhajine, and M.W Naouar (2011), FPGA-based controllers, IEEE Industrial Electronics Magazine, vol 5, no 1, pp 14–26

[56] E Monmasson, S Member, L Idkhajine, et al (2011), FPGAs in Industrial

Control Applications, Industrial Informatics, IEEE Transactions, vol 7, no 2, pp 224–243

[57] M.W Naouar, E Monmasson, A.A Naassani, et al (2007), FPGA-based current controllers for AC machine drives - A review, IEEE Transactions on

Industrial Electronics, vol 54, no 4, pp 1907–1925

[58] F Nekoei, Y.S Kavian, and A Mahani (2011), Three-phase induction motor drive by FPGA, 2011 19th Iranian Conference on Electrical Engineering, ICEE

In their 2022 study published in IEEE Access, Q.D Nguyen, H.P Nguyen, D.N Vo, and colleagues present a robust sliding mode control approach that integrates a novel super-twisting disturbance observer and a fixed-time state observer for a slotless self-bearing motor system This innovative methodology enhances the performance and stability of the motor system, demonstrating significant advancements in control strategies for engineering applications.

[60] Q Nguyen, H Nguyen, K Nguyen, et al (2022), Robust Sliding Mode Control for Slotless-Self Bearing Motor System, Journal of Electrical Engineering and

[61] C.P Ooi, W.P Hew, N.A Rahim, et al (2009), FPGA-based field-oriented control for induction motor speed drive, IEICE Electronics Express, vol 6, no

[62] M Payak and S.R Kumbhar (2016), FPGA based PWM control of lnduction motor drive and its parameter estimation, Proceedings of the 2015

International Conference on Applied and Theoretical Computing and Communication Technology, iCATccT 2015, pp 631–635

[63] G Peng, Y Chen, Z Xiang, et al (2020), Design and Research of Permanent

Magnet Synchronous Motor Controller and Protection System Based on FPGA, ACM International Conference Proceeding Series, pp 234–238

The study by S.S Perng, C.W Li, and M.C Jiang (2014) presents the design and implementation of an FPGA-based drive system for induction motors, showcasing innovative approaches at the 10th International Conference on Intelligent Information Hiding and Multimedia Signal Processing (IIH-MSP 2014) The findings, detailed in the conference proceedings, highlight advancements in motor control technology, emphasizing the efficiency and effectiveness of FPGA solutions in industrial applications.

[65] S.S Perng, T.F Wu, M.C Jiang, et al (2017), Based on FPGA method to design and implement for induction motors drive system, Journal of Computers

[66] H Qi and C Gong (2011), Design and research of PMSM control system based on FPGA, Advanced Materials Research, vol 291–294, pp 2875–2881

[67] L Rassudov, A Balkovoi, A Anuchin, et al (2016), FPGA implementation of servodrive control system, 2016 57th International Scientific Conference on

Power and Electrical Engineering of Riga Technical University, RTUCON

[68] A.M Romanov, B V Slaschev, and M.A Volkova (2016), A comparison of hardware implementations of FOC controllers for asynchronous motor drive based on FPGA, 2016 2nd International Conference on Industrial Engineering,

Applications and Manufacturing, ICIEAM 2016 - Proceedings, pp 1–5

[69] C.A Sepulveda, J.A Munoz, J.R Espinoza, et al (2013), All-on-chip $dq$- frame based D-STATCOM control implementation in a low-cost FPGA, IEEE

Transactions on Industrial Electronics, vol 60, no 2, pp 659–669

[70] E.C Shin, T.S Park, W.H Oh, et al (2003), A Design Method of PI Controller for an Induction Motor with Parameter Variation, IECON Proceedings

(Industrial Electronics Conference), vol 1, pp 408–413

[71] G Srinivas and D.P.V.R Krishna (2020), FPGA Based Vector Control of Induction Motor, International Journal of Engineering and Advanced

[72] F Stubenrauch, J Wittmann, A Kiermayer, et al (2017), FPGA-based High

Dynamic Servo Drive Control with a 200 kHz Gallium Nitride Inverter Keywords Inverter with sine wave filter, pp 1–10

[73] N Sulaiman, Z.A Obaid, M.H Marhaban, et al (2009), Design and implementation of FPGA-based systems - A review, Australian Journal of Basic and Applied Sciences, vol 3, no 4, pp 3575–3596

[74] G.H.M Tavares, M.L.G Salmento, W.J Paula, et al (2017), Implementation of a high frequency PWM signal in FPGA for GaN power devices switching,

14th Brazilian Power Electronics Conference, COBEP 2017, vol 2018-Janua, pp 1–7

[75] M Tiapkin, A Balkovoi, and E Samygina (2020), Current Controller Design of Precision Servo Drive, 2020 27th International Workshop on Electric

Drives: MPEI Department of Electric Drives 90th Anniversary, IWED 2020 - Proceedings, no 1, pp 0–5, IEEE

[76] A.G Tomas Kosan, Jakub Talla (2018), Design and Verification of FPGA- Based Real-Time HIL Simulator of Induction Motor Drive, vol 644, Springer

[77] M.-F Tsai, C.-S Tseng, and P.-J Cheng (2021), Implementation of an FPGA-

Based Current Control and SVPWM ASIC with Asymmetric Five-Segment Switching Scheme for AC Motor Drives, Energies, vol 14, no 5, p 1462

[78] B Tufekci, B Onal, H Dere, et al (2020), Efficient FPGA Implementation of

Field Oriented Control for 3-Phase Machine Drives, 2020 IEEE East-West

Design and Test Symposium, EWDTS 2020 - Proceedings, pp 1–5

[79] S Wendel, A Dietz, and R Kennel (2018), Area-efficient FPGA implementation of finite control set model predictive current control,

Proceedings - 2017 IEEE Southern Power Electronics Conference, SPEC 2017, vol 2018-Janua, pp 1–6

[80] D Xu, J Tian, H Fan, et al (2020), Research on Servo Drive System of Permanent Magnet Synchronous Motor Based on Zynq, 2020 10th

International Conference on Power and Energy Systems, ICPES 2020, pp 361–

[81] L Yang, Y Luo, M.A Awal, et al (2019), Application of High Performance

FPGA to Boost Bandwidth of SiC Shunt Active Power Filter, 2019 IEEE

Energy Conversion Congress and Exposition, ECCE 2019, pp 6454–6461, IEEE

[82] S Yu, T Zhang, H Zhang, et al (2018), Research on model based design method of permanent magnet synchronous motor servo system based on FPGA,

Journal of Physics: Conference Series, vol 1074, no 1

[83] W.-H Chen, ‘‘Disturbance observer based control for nonlinear systems,’’ IEEE/ASME Trans Mechatronics, vol 9, no 4, pp 706–710, Dec 2004

[84] A T Nguyen, B A Basit, H H Choi and J Jung, "Disturbance Attenuation for Surface-Mounted PMSM Drives Using Nonlinear Disturbance Observ-er- Based Sliding Mode Control," in IEEE Access, vol 8, pp 86345-86356, 2020

[85] V Giap, H S Vu, Q D Nguyen and S -C Huang, "Disturbance and Uncertainty Rejection-Based on Fixed-Time Sliding-Mode Control for the Secure Communication of Chaotic Systems," in IEEE Access, vol 9, pp 133663-133685, 2021

[86] Xilinx on-line documentation Available in www.xilinx.com

[87] J J Rodriguez-Andina, M J Moure, M D Valdes, “Features, design tools, and application domains of FPGAs”, IEEE Transactions On Industrial

Electronics, vol 54, no 4, pp 1810–1823, August 2007

[88] I Grout, “Digital Systems Design with FPGAs and CPLDs”, Elsevier and Newnes, 2008

[89] Wai-Kai Chen, “The VLSI Handbook, second edition”, University of Illinois Chicago USA, CRC Press, 2007

[90] E Monmasson, Y A Chapuis, “Contributions of FPGAs to the control of Electrical systems, a Review”, IEEE Industrial Electronics Society Newsletter, vol 49, no 4, pp 8-15, December 2002.

Phụ lục 1: Thông số động cơ

Bảng PL1 Thông số mạch lực Điện áp Udc: 700 V

Tần số đóng cắt: f sw = 100 kHz

Bảng PL2 Thông số động cơ IM

Bảng PL2 Thông số động cơ PMSM

Phụ lục 2: Chi tiết các bước tính toán tham số động cơ và tham số mô phỏng

 Tính toán bộ điều khiển dòng PI

Với thông số động cơ đã cho ở trên, ta có thể tính hàm truyền của đối tượng dựa theo phương trình (5.5) là sd -3 sd

Chọn tần số phát xung f = 100kHz sw Ta tính toán được thông số của bộ điều khiển dòng điện: T = T = i 1 1

 Tính toán bộ điều khiển tốc độ Điện cảm dọc trục: 𝐿𝐿 𝑠𝑠𝑞𝑞 = 0.0022 H Điện cảm ngang trục: 𝐿𝐿 𝑠𝑠𝑑𝑑 = 0.0022 H Điện trở stator: R s = 0.5 Ω Điện trở rotor: R r = 0.97 Ω

Từ thông 0.1861Wb Điện cảm dọc trục: 𝐿𝐿 𝑠𝑠𝑞𝑞 = 0.0062 H Điện cảm ngang trục: 𝐿𝐿𝑠𝑠𝑑𝑑 = 0.0095 H Điện trở stator: R s = 2.52195 Ω

Thay các giá trị thông số động cơ ta tính được K = 4.0722 Chọn ξ = 0.7 và n 250 ω = , ta tính được các hệ số Kp và Ti là: i

 Tính toán mô hình từ thông

Thay thông số động cơ ta tính được T L R r = r / r =0.19 Chọn T*=0.005

Từ đó, ta tính được thông số bộ điều khiển: Kp = 38 và Ti = 0.019

Phụ lục 3 : Kết quả mô phỏng Để đánh giá hoạt động của bộ điều khiển, mô phỏng được thực hiện với các điều kiện sau:

• t = 0s: Cấp dòng từ hóa cho động cơ

• t = 0.2s: Khởi động động cơ, tăng tốc lên 1500 vòng/phút, đặt tải 1.5N.m

• t = 1s: Đảo chiều quay, tốc độ đặt 200 vòng/phút

• t = 2s: Giảm tốc độ và mômen tải về 0

 Trường hợp động cơ IM

Hình PL.1 Đáp ứng tốc độ và lượng đặt (rad/s)

Hình PL.2 Đáp ứng mômen và lượng đặt (Nm)

Hình PL.3 Đáp ứng từ thông và lượng đặt (Wb)

Hình PL.4 Đáp ứng dòng i sd và lượng đặt (A)

Hình PL.5 Đáp ứng dòng i sq và lượng đặt (A)

Hình PL.6 Đáp ứng dòng i abc (A)

 Trường hợp động cơ PMSM

Hình PL.7 Đáp ứng tốc độ và lượng đặt (rad/s)

Hình PL.8 Đáp ứng mômen và lượng đặt (Nm)

Hình PL.9 Đáp ứng dòng isq và lượng đặt (A)

Hình PL.10 Đáp ứng dòng i sd và lượng đặt (A)

Hình PL.11 Đáp ứng dòng i abc (A)

Phụ lục 4: Kít FPGA Z7 20 và Triển khai các thuật toán bằng ngôn ngữ VHDL trên nền tảng FPGA

FPGA (Field Programmable Gate Array) là công nghệ vi mạch tích hợp khả trình cho phép người dùng lập trình cấu trúc mảng phần tử logic Thuật ngữ "Field Programmable" ám chỉ khả năng tái cấu trúc IC bởi người dùng cuối, giúp kỹ sư dễ dàng hiện thực hóa thiết kế mà không cần phụ thuộc vào quy trình sản xuất phức tạp Điều này đã làm cho FPGA trở thành một công nghệ quan trọng, mang lại sự thay đổi lớn trong lĩnh vực điện tử số hiện đại.

Công nghệ FPGA giải quyết những vấn đề như yêu cầu tính toán phức tạp; phương pháp điều khiển và bộ biến đổi NLĐM đã đặt ra ở các chương 3

FPGA có tốc độ tính toán vượt trội nhờ vào cấu trúc phần cứng cho phép thực hiện các phép tính và quá trình song song, giúp xử lý khối lượng tính toán lớn trong thời gian ngắn.

- Nhờ khả năng tái cấu trúc một cách linh hoạt tùy vào mục đích sử dụng người dùng, FPGA có khả năng cung cấp số lượng lớn kênh PWM

• Một số ưu điểm của kit Zybo Z7-20:

- Bộ nhớ 1G DDR3L 32 bit với tần số 1066MHz, 8 kênh DMA và 4 cổng Slave AXI3 hiệu suất cao

- Kết nối các ngoại vi băng thông cao: Ethernet 1G, USB 2.0, SDIO

- Kết nối với các ngoại vi băng thông thấp: SPI, UART, CAN I2C

- Có thể lập trình qua cổng JTAG, flash Quad- SPI 16MB và thẻ micro SD

- Bộ xử lý lõi kép Cortex- A9 tần số hoạt động 667 MHz

- Nhân FPGA Artix- 7 logic khả trình

• Các thông số kĩ thuật của nhân FPGA Artix-7:

- ADC on- chip với tần số trích mẫu 1 MSPS on- chip

- 53 200 khối Look-up Table( LUTs)

- 4 xung nhịp clock khi hoạt động

PL 4.2 Bodule mô phỏng RTL

Cấu trúc vi điều khiển trong thiết kế chương trình điều khiển vào FPGA được phân chia thành các khối nhỏ, mỗi khối đảm nhiệm một chức năng hoặc thực hiện một phép toán cụ thể Những khối chức năng này sẽ được lập trình thành mạch phần cứng hoặc các RTL.

Module sử dụng ngôn ngữ VHDL có thiết kế và chức năng tương tự như khối MATLAB-Function trong MATLAB-Simulink Bài viết sẽ minh họa RTL-Module trong Vivado, giúp người đọc hiểu rõ hơn về cách triển khai và ứng dụng của VHDL trong thiết kế mạch số.

Mỗi RTL – Module đảm nhiệm một chức năng riêng biệt và hoạt động theo kiến trúc đường ống, với cấu trúc chung bao gồm các thành phần cơ bản.

- Clk: xung nhịp clock hoạt động cho RTL – Module

- Reset: khi reset = 0 thì các giá trị tính toán của RTL – Module sẽ đưa về khởi tạo