Đang tải... (xem toàn văn)
MỤC LỤC MỤC LỤC 1 BẢNG VIẾT TẮT 3 DANH SÁCH BẢNG 4 DANH SÁCH HÌNH 5 TÓM TẮT LUẬN VĂN 6 MỞ ĐẦU 7 CHƢƠNG 1 MỘT SỐ PHƢƠNG PHÁP TẤN CÔNG VÀ BẢO VỆ THIẾT KẾ FPGA 9 Một số phƣơng pháp tấn công 9 Nhân bản, d[.]
MỤC LỤC MỤC LỤC BẢNG VIẾT TẮT .3 DANH SÁCH BẢNG DANH SÁCH HÌNH TÓM TẮT LUẬN VĂN MỞ ĐẦU CHƢƠNG MỘT SỐ PHƢƠNG PHÁP TẤN CÔNG VÀ BẢO VỆ THIẾT KẾ FPGA 1.1 Một số phƣơng pháp công 1.1.1 Nhân bản, dán nhãn sai sản xuất vượt số lượng 1.1.2 Kỹ thuật đảo ngược 10 1.1.3 Kỹ thuật công đọc lại .11 1.2 Một số phƣơng pháp ả 12 1.2.1 Mã hóa bitstream 13 1.2.2 ác thực bitstr 16 1.2.3 Sử dụng IC xác thực 17 1.3 Ket uận chƣơng 18 CHƢƠNG GIẢI PHÁP BẢO VỆ THIẾT KẾ FPGA BẰNG IC XÁC THỰC 19 2.1 ự ch n th nh phần 19 2.2 Thiet ke giải pháp 20 2.3 Thiet ke cần bảo v Bộ đem 8-bit 22 2.4 Thiet ke i ác thực 22 2.4.1 Bộ tạo số ngẫu nhiên .22 2.4.2 huật toán SH 23 2.4.3 Cấu trúc tin sử dụng đe xác thực 24 2.4.4 Giao thức 1-wire 25 2.4.5 ưu đ thuật toán chư ng tr nh ch nh 26 2.5 Ket .26 2.6 Ket uận 27 CHƢƠNG GIẢI PHÁP MÃ HÓA THIẾT KẾ FPGA 28 3.1 Giải pháp thực hi n 28 3.2 Thuật toán GOST 28147-89 28 3.2.1 Ký hiệu 28 3.2.2 Phép biến đổi Sbox 30 3.2.3 Các biến đổi 30 3.2.4 Thuật tốn lược đ khóa 31 3.2.5 Thuật toán ã hó c 31 3.3 Xây dựng phần mềm mã hóa 32 3.4 Thiet ke giải mã 33 3.5 Thiet ke lõi mật mã GOST 28147-89 .34 3.6 Mô thử nghi m 35 3.7 Ket luận 37 KẾT LUẬN 38 TÀI LIỆU THAM KHẢO 39 BẢNG VIẾT TẮT K hi u ngh Tieng Anh ngh Tieng Vi t AE Authenticated Encryption Mã hóa chứng thực AES Advanced Encryption Standard Chuẩn mã hóa tiên tiến ASIC Application Specific Integrated Circuit Mạch tích hợp chuyên dụng AXI Advanced eXtensible Interface Giao tiếp mở rộng tiên tiến BRAM Block Random Access Memory CMAC Cipher-based MAC Khối nhớ truy cập ngẫu nhiên Mã xác thực dựa mã hóa CPLD Complex Programmable Logic Device Linh kiện logic lập trình CRC Cyclic Redundancy Check mã kiem tra dư thừa tuần hoàn EEPROM Electrically Erasable Programmable Read-Only Memory Bộ nhớ đọc có the xóa điện FIPS Federal Information Processing Standards Tiêu chuẩn xử lý thông tin liên bang FPGA Field Programmable Gate Array Mảng cổng lập trình HDL Hardware Description Language Ngơn ngữ mơ tả phần cứng IC Integrated Circuit Mạch tích hợp ICAP Internal Configuration Access Port Cổng cấu hình IO Input Output Cổng vào LFSR Linear Feedback Shift Register LUT Look-Up Table Thanh ghi dịch phản hoi tuyến tính Bảng tra MAC Message Authentication Code Mã tin xác thực PCB Printed Circuit Board Bảng mạch in RAM Random Access Memory Bộ nhớ truy cập ngẫu nhiên RNG Random Number Generator Bộ tạo số ngẫu nhiên DANH SÁCH BẢNG ảng 2- Các h m sử dụng thuật toán S -1 25 ảng 2-2 hối liệu sử dụng đe t nh giá trị C 26 Bảng 2-3: Thông số tài nguyên sử dụng sau tổng hợp 29 DANH SÁCH HÌNH Hình 1.1: Quy trình từ HDL đến bitstream .10 Hình 1.2: ết hợp q trình mã hố xác thực bitstr am 16 Hình 1.3: Mơ hình phương thức sử dụng IC xác thực [10] .18 Hình 2.1: Thiết kế lõi xác thực ứng dụng .20 Hình 2.2 Quá trình hoạt động c a lõi xác thực 21 Hình 2.3: Thiết kế đếm 8bit 22 Hình 2.4: Thiết kế tạo số ngẫu nhiên 22 Hình : iản đo sóng c a giao thức 1-Wire .25 Hình : Lưu đo thuật tốn luong đieu khien 26 Hình 3.3 Phần mem mã hóa tệp cấu hình FPGA .33 Hình 3.4 Giải thuật thực phần mem 33 Hình 3.5 Cấu trúc giải mã tệp cấu hình 34 Hình 3.6 Giải thuật thực Microblaze 34 Hình 3.7 Cấu trúc lõi mật mã GOST 28147-89 35 Hình 3.8 Đóng gói IP c a lõi mật mã GOST 28147-89 sử dụng Xilinx Vivado 35 Hình 3.9 Mơ thử nghiệm lõi mật mã GOST 28147-89 36 Hình 3.10 Thử nghiệm sau nạp thiết kế cộng 37 TÓM TẮT LUẬN VĂN Luận văn mô tả số phương pháp cơng nhằm chép phân tích trái phép thiết kế FPGA (Field-Programmable Gate Array) phương pháp bảo vệ tích cực nhằm bảo vệ thiết kế FPGA Hai giải pháp mã hóa bitstream giải pháp sử dụng vi mạch xác thực lựa chọn đe thực nghiệm Giải pháp sử dụng vi mạch xác thực hướng đến cho vi mạch FPGA giá thấp khơng có khả tái cấu hình động, khơng có tính bảo vệ nhà sản xuất FPGA Giải pháp xây dựng dựa vi xử lý mem Picoblaze vi mạch xác thực DS28E01 Vi xử lý Picoblaze tiến hành q trình xác thực với DS28E01, từ định cho phép thiết kế cần bảo vệ phép hoạt động Kết thực nghiệm giải pháp thiết kế đáp ứng yêu cầu đặt ra: chiếm tài nguyên linh kiện FPGA, sử dụng chân linh kiện, giao thức đơn giản giá thành mua linh kiện rẻ Giải pháp thứ hai mã hóa bitstream, thiết kế FPGA tổng hợp, ánh xạ thiết kế vào tài nguyên FPGA, sau tạo tệp liệu cấu hình mã hóa phần mem máy tính Sau truyen xuống bo mạch, giải mã lõi thuật tốn GOST 28147-89 cấu hình vào vùng tài nguyên FPGA định trước Đe thực giải pháp, giải mã bitstr am FPGA xây dựng dựa vi xử lý mem Microblaze lõi IP GOST 28147-89 Thực nghiệm cho thấy, giải pháp đe xuất đáp ứng mục tiêu bảo vệ thiết kế FPGA mà không sử dụng giải pháp bảo vệ nhà sản xuất vi mạch FPGA Lý lựa chQn đề tài MỞ ĐẦU FPGA linh kiện bán dẫn đa dụng, có the lập trình tái lập trình được, thường sử dụng đe mơ tả hàm logic người thiết kế Từ năm 2000, nhà sản xuất FPGA đưa thêm khối chức năng, trước ngoại vi bên ngoài, vào FPGA Hiện nay, linh kiện FPGA có the chứa xử lý nhúng, khối xử lý tín hiệu số, thu truyen liệu gigabit, khối quản lý xung đong ho chuyen đổi tương tự số (ADC)… Các thành phần sẵn có khả tái lập trình làm cho FPGA có the sánh ngang với vi mạch tích hợp chuyên dụng (ASIC: Application Specific Integrated Circuit) so sánh ve hiệu năng, chi phí thời gian phát trien Phần lớn FPGA hệ đeu sản xuất dựa công nghệ đe cạnh tranh so với ASIC ve hiệu suất, điện chi phí Tính cấu hình lại, khả có the thực chức khả tính tốn song song làm cho FPGA có ưu vượt trội so với vi xử lý Sự phát trien khả không gian ứng dụng FPGA tạo nên hai vấn đe ve bảo mật Thứ thiết kế FPGA ngày tiêu tốn nhieu nguon lực đầu tư, cần phải bảo vệ Thứ hai, tăng nhanh sử dụng FPGA ứng dụng yêu cầu tính bảo mật, tính bảo mật thiết kế FPGA quan tâm lĩnh vực quân đội, đieu khien-tự động, công nghiệp tiêu dùng, nghiên cứu cộng đong, lĩnh vực có yêu cầu quan điem bảo mật riêng Đe giải vấn đe bảo mật, hãng sản xuất FPGA tích hợp giải pháp bảo mật vào thiết bị họ Tuy nhiên, việc thực giải pháp thường trien khai dòng sản phẩm đắt tien có the ton lỗ hổng làm lộ khóa Do đó, luận văn vào nghiên cứu biện pháp công bảo vệ thiết kế cho FPGA dựa công nghệ SRAM từ thử nghiệm giải pháp cho phép thay biện pháp bảo vệ nhà sản xuất FPGA Một thuận lợi học viên đe tài luận văn phần nhiệm vụ nghiên cứu học viên quan cơng tác Do đó, học viên có đieu kiện tiếp xúc, khai thác trang thiết bị sẵn có đơn vị Mục tiêu đề tài - Nghiên cứu, tìm hieu phương pháp cơng bảo vệ thiết kế FPGA -Thực nghiệm trien khai hai giải pháp bảo vệ thiết kế FPGA giải pháp sử dụng cho thiết bị giá thấp sử dụng vi mạch xác thực giải pháp sử dụng thuật tốn mật mã đe mã hóa bitstream thiết kế FPGA Giải pháp sử dụng vi mạch xác thực cần nhỏ gọn chiếm tài nguyên linh kiện FPGA, giao tiếp với vi mạch xác thực cần sử dụng chân linh kiện Giải pháp mã hóa bitstream trien khai dựa hệ nhúng với vi xử lý Microblaze, giải mã thuật toán GOST 28147-89 mơ hình hóa mức truyen ghi RTL Phƣơng pháp nghiên cứu Đe thực mục tiêu trên, phương pháp nghiên cứu sử dụng gom: - Phương pháp nghiên cứu lý thuyết: Nghiên cứu tìm hieu phương pháp công bảo vệ thiết kế FPGA, thuật toán hàm băm SHA-1, mã khối GOST 28147-89, kỹ thuật lập trình cho hệ vi xử lý, kỹ thuật mơ hình hóa chức phần cứng mức RTL ngôn ngữ mô tả phần cứng Verilog từ nghiên cứu trien khai giải pháp bảo vệ thiết kế FPGA - Phương pháp thiết kế: Phát trien xây dựng giải pháp dựa hệ vi xử lý lõi IP mức RTL Tổng hợp phần cứng với công nghệ FPGA; - Phương pháp mô kiểm chứng: Mô thiết kế lõi IP mật mã phần mem ISE Simulator Vivado Simulator nhằm kiem tra chức đánh giá hiệu lõi mật mã - Phương pháp kiểm thực: Kiem nghiệm thiết kế bo mạch phát trien Ket cấu luận văn Cấu trúc luận văn bố cục thành chương: Chương đe cập đến số phương pháp công bảo vệ thiết kế FPGA Chương đe cập đến giải pháp bảo vệ thiết kế FPGA thông qua vi mạch xác thực Giải pháp mã hóa thiết kế FPGA trình bày Chương Cuối số kết luận hướng phát trien Chƣơng MỘT SỐ PHƢƠNG PHÁP TẤN CÔNG VÀ BẢO VỆ THIẾT KẾ FPGA 1.1 Một số phƣơng pháp công 1.1.1 Nhân bản, dán nhãn sai sản xuất vƣợt số lƣợng FPGA chip đa năng, có nghĩa liệu cấu hình (bitstream) cung cấp cho thiết bị có the sử dụng cấu hình cho linh kiện FPGA họ có kích thước tương đong Như vậy, kẻ cơng có the việc ghi lại bitstream chúng truyen tải đến FPGA sử dụng hệ thống sản phẩm khác, việc làm nhái rẻ nhieu so với gốc Việc nhân không yêu cầu nhieu tài nguyên so với việc phân tích logic khơng u cầu kỹ sư cao cấp Đieu có the coi lỗ hổng bảo mật FPGA SRAM Kẻ công, người không cần hieu chi tiết ve thiết kế, có the coi thiết kế hộp đen cần đầu tư vào việc chép bảng mạch mà FPGA gắn đó, nên tiết kiệm khoản chi phí phát trien Nhà thiết kế phát trien hệ thống thường có hai mối lo ngại liên quan đến nhân Thứ nhất, hệ thống nhái gây tổn hại ve doanh thu sau đầu tư lớn cho trình nghiên cứu phát trien sản phẩm Thứ hai, sản phẩm nhái ln có chất lượng nhieu so với sản phẩm gốc, nên hệ thống giả giống hệ thống gốc, làm danh tiếng tăng chi phí hỗ trợ khách hàng Do vậy, phương pháp hiệu đe chống lại kẻ cơng tăng giá thành cho việc công nhân thành công, với phương pháp này, lợi nhuận thu từ việc nhân thiết kế tiến đến không Ngành công nghiệp điện tử đối mặt với việc làm giả phần cứng nhieu thập kỷ qua, hầu hết đến từ khu vực Châu Á Bên cạnh việc chép trộm thiết kế, sản xuất vượt định mức mối quan tâm lớn cho nhieu công ty Khi sản phẩm sản xuất bên thứ ba, trình sản xuất, lắp ráp kiem tra phần cứng trước đưa đến người tiêu dùng thực bên thứ ba, sản phẩm có the sản xuất nhieu số lượng đặt hàng bán vượt mà chịu chi phí phát trien Thậm chí, mẫu thiết kế có the bị bán cho đối thủ cạnh tranh (PCB layout, bitstream) Đe tránh đieu này, công ty sản xuất phải đủ đieu kiện sở vật chất, đáng tin cậy cần “giám sát” họ, đieu khó có the thực nhieu quốc gia không khả thi cho nhieu công ty nhỏ Dán nhãn sai FPGA vấn đe lớn nhà sản xuất FPGA phát trien hệ thống Sửa đổi xóa đánh dấu gói IC đieu bình thường nhà thiết kế hệ thống làm nhieu năm, đe khiến cho kỹ thuật đảo ngược hệ thống thêm khó khăn Tuy nhiên, FPGA khơng mua thơng qua nhà phân phối ủy quyen, người dùng khó có the chắn thành phần bên đóng gói theo bao bì Nếu thiết bị hoàn toàn khác nhau, thành viên họ FPGA nhỏ hơn, đieu đơn giản đe kiem tra, sau mua Mức tốc độ (speed grade) thiết bị cho phép xác định tần số tối đa mà thiết bị có the hỗ trợ, nhiên thơng số khó có the đo kiem, nên FPGA có mức tốc độ thấp có the ghi nhãn sai mức cao bán với giá cao so với giá trị thật hơng có cách cho người mua người bán thực biết đóng gói bên chip, ngồi việc cấu hình chúng quan sát kết Đối với cơng ty thương mại, phương thức an tồn mua thiết bị từ nhà cung cấp từ nhà phân phối mua mạng, nhiên số người cần số lượng nhỏ với giá rẻ, có nguy phải đối diện với gian dối 1.1.2 Kỹ thuật đảo ngƣợc Có the định nghĩa kỹ thuật đảo ngược (reverse engineering) bitstream thực biến đổi thông tin bitstream thành mô tả chức thiết kế ban đầu kỹ thuật đảo ngược trình xử lý biến đổi bitstream quay trở lại ngôn ngữ mô tả phần cứng (Hardware decription language – HDL) netlist HDL Netlist Tổng hợp thiết kế Placelist Ánh xạ định tuyến Bitstream Lập mã Hình 1.1: Quy trình từ HDL đen bitstream Từ liệu đảo ngược có the xác định liệu quan trọng từ bitstream, khóa, nội dung BRAM/LUT trạng thái cell nhớ, mà không cần khôi phục đầy đủ chức ỹ thuật đảo ngược hợp pháp nhieu nước với số hạn chế đe thực tương tác phát hành vi xâm phạm sáng chế quyen khác Đảo ngược toàn bitstream biết tồn thiết kế liệu có the sử dụng đe sản xuất bitstream hoàn toàn khác so với ban đầu, khó chứng minh hành vi xâm phạm quyen Ngoài ra, liệu bí mật ẩn bitstream bị phát kẻ công 10