Chương 6 Vòng khóa pha và phương pháp giải phương trình vi phân 145 Chương 6 VÒNG KHÓA PHA VÀ PHƯƠNG PHÁP GIẢI PHƯƠNG TRÌNH VI PHÂN 6 1 Mở đầu Dù vẫn còn sớm trong nghiên cứu mô phỏng nhưng ta có công[.]
Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 145 Chương VỊNG KHĨA PHA VÀ PHƯƠNG PHÁP GIẢI PHƯƠNG TRÌNH VI PHÂN 6.1 Mở đầu Dù cịn sớm nghiên cứu mơ ta có cơng cụ cần thiết để: sử dụng hiệu mô phỏng, giám sát việc thiết kế đặc tính hoạt động số hệ thống quan trọng Mặc dù tồn nhiều hệ thống lựa chọn cho vấn đề này, trọng tâm chương vịng khố pha PLL, có vài lý cho lựa chọn Trước hết, PLL khối tảng nhiều phân hệ hệ thống truyền thông đại PLL dùng rộng rãi trong: tổng hợp tần số, chia tần số, nhân tần số, để đồng sóng mang ký hiệu máy thu quán Do tính phi tuyến PLL nên khó phân tích thiết kế theo phương pháp truyền thống (khơng dựa vào mơ phỏng) mơ giải pháp sử dụng rộng rãi để thiết kế phân tích Cần lưu ý rằng, kiến thức phương pháp tích phân số cung cấp khái niệm cần thiết để triển khai mô hiệu cho PLL cho nhiều hệ thống quan tâm khác Một lý khác để sử dụng PLL mô PLL chứa đường hồi tiếp Ta thấy hệ thống chứa đường hồi tiếp phải mô cẩn thận, đặc biệt tần số lấy mẫu muốn giảm thiểu lỗi mô Như đề cập chương 4, việc phân tích dựa mơ hình hệ thống thơng thấp tương đương với mơ hình hệ thống băng thơng tương ứng, tất nhiên mơ hình thơng thấp phải triển khai xác Ngồi ra, thời gian thực mơ mơ hình mơ rút từ mơ hình phân tích thơng thấp nhanh nhiều Cuối cùng, tất mô trình bày chương mơ tất định đề cập chương Mặc dù trọng tâm chương minh hoạ số kỹ thuật mô sử dụng PLL phục vụ nghiên cứu hoạt động truyền thông lý thuyết trình bày đủ để hiểu "kiểm tra tính đắn" kết mơ Chương bắt đầu việc mô tả PLL Sử dụng vòng bậc làm ví dụ minh họa, ta làm vịng đạt khóa pha, sau mở rộng nghiên cứu cho vịng bậc hai Dùng mơ để minh hoạ tượng trượt tuần hoàn xác định thời gian cần thiết để đạt khoá pha Mô thực cách triển khai mô hình mơ rời rạc theo thời gian cho PLL Phần cuối chương ra, khơng có cơng cụ để nghiên cứu PLL mà cịn có công cụ mô cần thiết để nghiên cứu hệ thống định nghĩa dạng phương trình vi phân Phương trình vi phân, hệ thống tương ứng phi tuyến thay đổi theo Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 146 thời gian (vừa phi tuyến vừa thay đổi theo thời gian) Vì kết thúc chương này, ta có công cụ cần thiết để mô nhiều hệ thống phức tạp khác Lưu ý rằng: Nghiên cứu chi tiết PLL ứng dụng việc đồng sóng mang định thời ký hiệu cho Phụ lục 6B 6.2 Khái niệm vịng khố pha Mơ hình PLL minh hoạ hình 6.1, tín hiệu vào giả định là: xvµo (t) Ac cos 2 fct (t) (6.1) Và tín hiệu đầu dao động điều khiển điện áp (VCO) giả định có dạng: xvco (t) Av sin 2 fct (t) (6.2) Vai trò PLL đồng pha VCO với pha tín hiệu vào cho lỗi pha t t nhỏ Ta làm rõ, cách thực vấn đề phần sau xvµo (t) Bộ tách pha ed (t) Bộ khuếch đại vòng Bộ lọc vòng evco (t) ®é lỵi = Bộ dao động điều khiển điện áp (VCO) xvco (t) Hình 6.1: Sơ đồ khối vịng khóa pha PLL PLL thường hoạt động hai chế độ, bắt bám Trong chế độ bắt, PLL thử để đồng tần số pha tín hiệu VCO với tín hiệu vào Khi này, lỗi pha lớn, rõ ràng hoạt động PLL phi tuyến cần phải phân tích mơ hình phi tuyến Phân tích mơ hình phi tuyến khó thường cần đến mô Tuy nhiên chế độ bám, lỗi pha thường nhỏ khoảng thời gian dài, phân tích sử dụng mơ hình tuyến tính đơn giản thường cho kết thoả đáng mà không cần đến mô Ta làm rõ, tham số vòng tiêu chuẩn định nghĩa theo mơ hình tuyến tính, cần phải quan tâm mơ hình tuyến tính phi tuyến Trọng tâm mô triển khai chương tính cách phi tuyến hệ thống 6.2.1 Các mơ hình vịng khóa pha Bước 1: Mơ hình hóa tách pha Các đặc điểm tách pha phần lớn xác định đặc điểm hoạt động PLL Tồn nhiều loại tách pha, việc chọn mơ hình tách pha phụ thuộc vào ứng dụng Mơ hình tách pha thơng dụng tách pha hình sin (là tách pha mà đầu tỷ lệ với sin lỗi pha) Bộ tách pha hình sin gồm nhân lọc thông thấp Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 147 minh họa hình 6.2 Chức lọc thông thấp loại bỏ hài thứ cấp tần số sóng mang đầu nhân Ta thấy rằng, ứng dụng thực tế lọc thơng thấp khơng cần thiết Ac cos f ct (t ) Bộ lọc thông thấp Ac Av sin (t ) (t ) Av sin f ct (t ) Hình 6.2: Mơ hình tách pha hình sin Với mơ hình tách pha hình 6.2, đầu tách pha là: ed (t) Ac Av sin t (t) (6.3) Trong (t) (t) lỗi pha Phần sau ký hiệu lỗi pha (t) , tốt biểu diễn theo pha đầu vào (t) pha đầu VCO (t) Vì ta muốn pha VCO ước tính pha đầu vào hoạt động PLL phải điều khiển lỗi pha Lỗi pha trạng thái ổn định khác phụ thuộc vào đặc điểm tín hiệu vào lọc vịng Lưu ý đầu vào PLL đầu VCO vuông pha (t ) (t ) Điều cần thiết đầu tách pha hàm lẻ lỗi pha Dễ dàng thấy hàm cos sử dụng (6.1) (6.2) với đối số khơng thay đổi đầu tách pha tỷ lệ nghịch với cos[ (t ) (t )] (là hàm chẵn lỗi pha) Tất nhiên điều tạo tình không mong muốn phân biệt lỗi pha âm với lỗi pha dương Sau nhân với độ lợi khuếch đại vòng , đầu tách pha ed(t) lọc lọc vịng có hàm truyền đạt F(s) đáp ứng xung kim đơn vị f(t) Vì đầu vào VCO cho bởi: evco (t) .e ( ) f (t- ).d d (6.4) Chỉ tích chập đáp ứng xung kim lọc vòng với đầu vào lọc vòng Với tách pha hình sin thì: evco (t) Ac Av sin ( ) ( ) f (t- ) d Bước 2: Thiết lập quan hệ độ lệch pha VCO (t) với đầu vào VCO (6.5) Chương 6: Vòng khóa pha phương pháp giải phương trình vi phân 148 Theo định nghĩa, độ lệch tần đầu VCO tỷ lệ nghịch với tín hiệu đầu vào VCO cho: d K d evco (t) dt (6.6) Trong Kd số VCO có đơn vị Hz/v Giải phương trình để tìm t ta được: (t) K d t e vco ( )d (6.7) Thay evco(t) từ (6.5) vào (6.7) ta được: t (t) G sin ( ) ( ) f ( - )d d (6.8) Trong độ lợi vịng G định nghĩa là: G K d Ac Av (6.9) Phương trình tích phân phi tuyến (6.8) thiết lập quan hệ độ lệch pha đầu vào (t ) với độ lệch pha (t ) VCO Cần lưu ý rằng, đáp ứng xung kim lọc vòng f(t) Khi triển khai mô hệ thống, nên cẩn thận kết hợp tham số ta làm (6.9) Kết hợp số hạng bước hợp lý mục đích mơ xác định đặc tính vào/ra hệ thống đặc tính tồn hệ thống, thời gian cần thiết để PLL đạt khoá pha Mặt khác, mục đích mơ để kiểm tra xuất dạng sóng đầu vào/đầu khối chức hệ thống, tham số định nghĩa cho G khơng nhóm lại với Nếu chúng nhóm lại với nhau, dạng sóng có mặt điểm khác hệ thống khơng thể lấy tỉ lệ xác chí khơng thể nhận dạng 6.2.2 Mơ hình pha phi tuyến Từ biểu thức (6.8) thấy rõ quan hệ (t) (t) không phụ thuộc vào tần số sóng mang fc tần số sóng mang khơng xét mơ hình mơ Theo đó, ta tìm kiếm mơ hình thiết lập quan hệ (t) (t) mà khơng cần phải xét tần số sóng mang Mơ hình cho hình 6.3 mơ hình pha phi tuyến PLL Đây mơ hình pha phi tuyến hai lý do: (i) mơ hình phi tuyến (vì tính phi tuyến hình sin); (ii) mơ hình pha (vì thiết lập quan hệ độ lệch pha đầu vào độ lệch pha VCO thiết lập quan hệ tín hiệu đầu VCO đầu vào vịng thực tế biểu diễn (6.1) (6.2)) Cần lưu ý rằng, đưa vào mơ hình minh hoạ hình 6.1 tín hiệu thơng băng thực tế, khi đưa vào mơ hình pha phi tuyến cho hình 6.3 độ Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 149 lệch pha tín hiệu băng thơng đầu vào Nếu độ lệch pha tín hiệu đầu vào (t) , tần số sóng mang biên độ tín hiệu biết, (6.1) xác định hồn toàn Tương tự, độ lệch pha (t) VCO, tần số sóng mang biên độ biết trước, đầu VCO biểu diễn (6.2) xác định hồn tồn Vì vậy, mơ hình pha phi tuyến biểu diễn quan hệ pha đầu vào pha đầu VCO đại lượng quan trọng Trong mơ phỏng, mơ hình pha phi tuyến phải chịu số bị chia bổ sung Vì độ lệch pha đầu VCO đầu vào vịng tín hiệu thông thấp, nên chúng lấy mẫu tốc độ lấy mẫu thấp nhiều so tín hiệu thông băng biểu diễn (6.1) (6.2) t sin ed (t ) Bộ lọc vòng F(s) Độ lợi vòng G - t Mơ hình tuyến tính Mơ hình thơng thấp VCO (bộ dao động điều khiển điện áp) evco t Hình 6.3: Mơ hình pha PLL phi tuyến (mơ hình tuyến tính thể đường nét đứt) Tại đây, dùng lọc thông thấp để khử hài thứ cấp (do nhân mơ hình tách pha gây ra) Bộ lọc phần mơ hình khái niệm, đề cập, khơng cần xuất thiết bị vật lý Dễ dàng thấy rằng, lọc loại bỏ Phương trình (6.7) cho thấy mơ hình VCO tích phân Vì tích phân lọc thơng thấp có độ lợi vơ hạn f = độ lợi đơn vị f / (2 ) Hz, nên VCO ngăn chặn hài thứ cấp tần số sóng mang truyền lan quanh vòng xuất đầu VCO Ví dụ 6.1: Xét kỹ thuật tổng qt để mơ hình hóa tách pha Mặc dù tách pha hình sin giả định suốt chương này, dễ dàng để mơ hình hóa tách pha có đặc tính Kỹ thuật tổng qt để biểu diễn hàm liên hệ đầu tách pha với đầu vào tách pha chuỗi Fouriers: N ed t ck sin k (t) (6.10) k 1 Trong ck biểu diễn hệ số Fourier đặc tính tách pha, (t) (t) (t) lỗi pha Có thể mơ hình hóa đặc tính tách pha cho trước với độ xác cần thiết cách thay đổi giá trị N khai triển chuỗi Cần lưu ý đến thành phần làm cho ed(t) hàm lẻ lỗi pha Ví dụ: tách pha hình sin định nghĩa hình 6.2 biểu diễn bởi: Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 1 Ac Av , k ck ,N 1 ,nÕu kh¸c 150 (6.11) Mã chương trình Matlab cho tách pha mơ tả (6.10) viết dễ dàng dạng véc tơ Véc tơ B định nghĩa là: B 1 N Và véc tơ hệ số Fourier là: C c1 c2 c3 cN Giả sử pdin pdout đầu vào/ra mô hình tách pha tương ứng, đầu tách pha viết là: pdout sin B * pdin * C ' Trong C’ chuyển vị C Vì B C hồn tồn xác định mơ hình tách pha, nên chúng cố định ta nên đặt chúng ngồi vịng mơ Cũng thấy rõ rằng, phương pháp tổng quát để mô hệ thống sử dụng kỹ thuật Monte Carlo, cần có thời gian mơ lâu Vì thời gian mô theo kỹ thuật Monte Carlo lâu nên cần có thuật tốn hiệu Vì cơng thức véc tơ dùng tính tốn pdout nhằm tránh hoạt động vòng thường sử dụng để ước lượng tổng 6.2.3 Mơ hình phi tuyến với đầu vào phức Các vịng khố pha thường mơ hình hóa cho đầu vào vịng độ lệch pha t Khi PLL dùng hệ thống, ta thường mong muốn triển khai mơ hình đầu vào j t vịng tín hiệu thơng thấp đường bao phức Ae biểu diễn cho (6.1) Một mơ minh hoạ hình 6.4 cho tách pha hình sin Các tách pha có đặc điểm khác dễ dàng rút Như minh hoạ hình 6.4, tín hiệu đầu vào dạng đường bao phức, trước hết qua giới hạn thơng dải đề cập ví dụ 4.10 chương (ở ta giả sử tham số B ví dụ 4.10 đặt 1) Hoạt động mơ hình tách pha phức sáng tỏ từ biểu thức hình 6.4 Lưu ý rằng, đầu vào nhân biểu diễn dạng số mũ phức đầu lấy phần ảnh đầu nhân cho ta sin t t Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân xˆ t A.e j t a b Bộ giới hạn thông dải e j t e j t t Im (.) 151 sin t t e j t Exp j (t ) Bộ tách pha phức Mơ hình thơng thấp VCO evco t Hình 6.4: Mơ hình tách pha thơng thấp phức 6.2.4 Mơ hình tuyến tính hàm truyền đạt vịng Nếu lỗi pha nhỏ cho lấy xấp xỉ tuyến tính sau: sin t t t t (6.12) Thì phương trình vịng (6.8) trở thành: t t G ( ) ( ) f d d (6.13) Kết dẫn đến mơ hình pha tuyến tính PLL, giống với mơ hình pha phi tuyến ngoại trừ tính phi tuyến hình sin loại bỏ (đường nét đứt hình 6.3) Lấy biến đổi Laplace (6.13), thừa nhận phép tích phân miền thời gian tương đương với phép chia cho s miền tần số phép chập vòng miền thời gian tương đương với phép nhân miền tần số, theo ta được: s G.( s) ( s) F s s (6.14) Vì vậy, hàm truyền đạt H(s) liên hệ pha VCO với pha đầu vào cho bởi: H s s s G.F s s G.F s (6.15) Cần phải lưu ý rằng, hàm truyền đạt (6.15) dựa giả định tuyến tính, dạng tổng qt khơng cịn Nói cách xác, khơng tồn hàm truyền đạt cho hệ thống phi tuyến Mặc dù mô thường dùng để nghiên cứu tính cách phi tuyến PLL, mơ hình tuyến tính hữu hiệu vài mục đích lẽ: Thứ nhất, tham số vịng ln định nghĩa theo mơ hình tuyến tính Thứ hai, dễ dàng phân tích giải tích dựa mơ hình tuyến tính thường giúp kiểm tra tính đắn kết mơ Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 152 Thứ ba, thường dùng mơ hình tuyến tính để nghiên cứu tính cách bám tín hiệu bám thay đổi tốc độ thấp độ rộng băng thơng vịng 6.3 Vịng bậc bậc hai Vì tính bắt bám PLL phụ thuộc nhiều vào bậc vòng, nên ta xét hai lựa chọn cho hàm truyền đạt lọc vòng Bậc thực PLL số điểm cực hàm truyền đạt H(s) cho biểu thức (6.15) Theo đó, bậc thực PLL lớn số điểm cực F(s) Tại ta xét ngắn gọn PLL bậc (khơng có lọc vịng) PLL bậc hai (có lọc vịng bậc nhất) Dù PLL bậc khơng có đặc tính hoạt động mong muốn, ta sử dụng PLL bậc để minh hoạ chế vịng đạt khố pha 6.3.1 PLL bậc Đối với PLL bậc F(s) = cho: f t t (6.16) Thay vào (6.8) ta được: t G t sin . d d (6.17) Lấy tích phân theo biến dùng tính chất dịch hàm xung kim (delta) ta được: t G sin d t (6.18) Lấy vi phân theo t nhận phương trình vi phân: d G sin t t dt (6.19) Viết (6.19) theo lỗi pha t t t cho ta phương trình vi phân liên hệ lỗi pha pha đầu vào Phương trình là: d d G.sin t dt dt (6.20) Tại ta xác định lỗi pha bước nhảy tần số đầu vào Để nghiên cứu đáp ứng PLL bậc bước nhảy tần số f Hz thời điểm t0 ta đặt: d f u t t0 dt (6.21) Sao cho (6.20) với t > t0 trở thành: d f G sin t dt Cho ta quan hệ lỗi tần số lỗi pha t >t0 (6.22) Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 153 Phương trình (6.22) minh hoạ hình 6.5 gọi phương trình mặt phẳng pha (gọi đơn giản mặt phẳng pha) mơ tả tính cách động hệ thống Mặt phẳng pha có số tính chất quan trọng, hiểu biết chúng hiểu sâu sắc cách điều kiện để vòng đạt khoá Lưu ý rằng, thời điểm quan hệ lỗi pha lỗi tần số phải thoả mãn (6.22) Những điểm phụ thuộc thời gian coi điểm hoạt động Trong mặt phẳng pha nửa trên, điểm hoạt động di chuyển từ trái sang phải mặt phẳng pha nửa dưới, điểm hoạt động di chuyển từ phải sang trái Điều dễ dàng thấy Trước hết ta đặt: d dt t (6.23) Trong t biểu thị cho gia tăng nhỏ lỗi pha thời gian Rõ ràng t > với t thời gian ln tăng Theo đó, d > mặt phẳng pha nửa d mặt phẳng pha nửa Vì vậy, lỗi pha tăng (di chuyển từ trái sang phải) mặt phẳng pha nửa lỗi pha giảm (di chuyển từ phải sang trái) mặt phẳng pha nửa Điều minh hoạ mũi tên liền hình 6.5 Điểm hoạt động ổn định (dừng) nằm biên giới hai mặt phẳng pha Tất nhiên, điều chứng tỏ lỗi pha số (tương đương lỗi tần số 0) Điểm hoạt động ổn định, sau dao động nhỏ điểm hoạt động trở vị trí ban đầu Nếu dao động nhỏ dẫn đến điểm hoạt động di chuyển tới vị trí điểm hoạt động ban đầu gọi khơng ổn định Vì vậy, điểm B D hình 6.5 điểm hoạt động ổn định điểm C điểm hoạt động không ổn định Sự di chuyển điểm hoạt động đường nét đứt hình 6.5 d dt 2 f A 2 f - G B C D Hình 6.5: Mặt phẳng pha bậc Từ (6.22) cho thấy, 2 f < G điểm hoạt động trạng thái ổn định điểm ổn định B với giả thiết điểm hoạt động khởi đầu bước nhẩy tần số A Tại điểm lỗi tần số lỗi pha trạng thái ổn định nghiệm phương trình (6.22) với d / dt Điều cho ta lỗi pha trạng thái ổn định là: 2 f ss sin 1 G (6.24) Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 154 Như quan sát cuối mặt phẳng pha, lưu ý 2 f G khơng có lời giải cho (6.22) để lỗi tần số d / dt điểm hoạt động di chuyển sang bên phải t f di chuyển sang trái t f Vì độ lợi vịng G trở thành khoảng khố cho vòng bậc Lưu ý từ (6.15) G độ rộng băng thơng vịng (rad/s) PLL bậc Ví dụ 6.2: Như ví dụ đơn giản, giả sử: (i) f cho 2 f = 31,42; (ii) độ lợi vòng lấy hai giá trị G = 30 G = 40 Kết quả, mặt phẳng pha cho hình 6.6, cho thấy: (i) f 5; G 40 2 f G lỗi tần số giảm đều tới 0; (ii) Khi f 5; G 30 2 f G (6.22) khơng có lời giải để lỗi tần số Đối với trường hợp này, khơng đạt khố pha hệ thống mãi dao động Kết quả, mặt phẳng pha tạo rõ hình 6.7, cho thấy độ lệch tần số đầu vào d / dt độ lệch tần số VCO d / dt G = 30 G = 40 Kết quả, độ lệch tần số đầu vào, độ lệch tần số VCO cho hình 6.7 G = 30 G = 40 Lưu ý rằng, với G = 40 vịng đạt khố pha, G = 30 khơng đạt khố pha độ lệch pha VCO dao động mãi Ta thấy rằng, khoảng khoá PLL bậc độ rộng băng thơng vịng xác định tham số G Với hầu hết ứng dụng, mong muốn khoảng khố lớn băng thơng vịng nhỏ Điều khơng thể thực vịng bậc nhất, PLL bậc thường khơng thực tế Vòng bậc hai hệ thống thực tế cho nhiều ứng dụng nhận thu hút nghiên cứu mô 10 Lỗi tần số (Hz) 31,42 G 30 2f G 31,42 G 40 2f G 0,5 Lỗi pha 1,5 2,5 Hình 6.6: Mặt phẳng pha PLL bậc (G = 30 G = 40) Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 155 Tần số đầu vào vòng Tần số VCO G = 40 Tần số (Hz) Tần số VCO G = 30 -2 -4 -6 0,1 0,2 0,3 0,4 0,5 0,6 Thời gian (giây) 0,7 0,8 0,9 Hình 6.7: Tần số vào tần số VCO G = 30 G = 40 6.3.2 PLL bậc hai PLL bậc có khoảng khố bị giới hạn Ngồi ra, vịng có tham số nhất, nên khả điều chỉnh tham số vòng để thoả mãn tập đặc tính kỹ thuật cho trước bị hạn chế nhiều Các đặc tính hoạt động cải thiện khả thiết kế đạt cách thay đổi lọc vòng cho nhận PLL bậc hai Dạng tổng quát lọc vòng PLL bậc hai là: F s sa s a (6.25) PLL bậc hai hoàn hảo định nghĩa , thể cho lọc vịng chứa tích phân lý tưởng (điểm cực s = 0) Trong ứng dụng điển hình Thay hàm truyền đạt lọc vịng vào (6.15), ta có: H s G s a s G a s G.a (6.26) hàm truyền đạt mơ hình tuyến tính vịng Các hệ thống bậc hai tuyến tính thường tham số hóa theo hệ số tắt dần tần số tự nhiên n hệ thống Mẫu số hàm truyền đạt gọi đa thức đặc trưng, với hệ thống bậc hai biểu diễn dạng chuẩn là: s2 2n s n2 Cân đa thức đặc trưng (6.26) theo dạng chuẩn ta được: s2 G a s Ga s2 2 n s n2 (6.27) Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 156 Trong ứng dụng điển hình, PLL thiết kế hệ số tắt dần tần số tự nhiên cho trước cách định rõ n Các tham số vật lý cần thiết (trong trường hợp G a) xác định cho đạt giá trị thiết kế n Cân thành phần có số mũ s (6.27) ta được: n G a (6.28) n2 Ga (6.29) Giả sử số biết, ta giải phương trình (6.29) để tìm a thay kết vào (6.28), ta có: G2 2 nG n2 (6.30) Tìm G: G n n (6.31) Kết với (6.29) cho ta: a n (6.32) 2 Lưu ý a tham số giá trị thực nên phải nhỏ Các giá trị điển hình nằm lân cận ( hai hồn hảo G 2n , a lựa chọn chung) Lưu ý PLL bậc n 2 6.4 Mơ vịng khóa pha PLL Tại đây, ta giai đoạn mô PLL bậc hai sử dụng kiến thức lý thuyết PLL để kiểm tra đắn kết Tuy nhiên, trước hết ta xét kiến trúc đơn giản cho chương trình mơ tồn diện Sau triển khai mơ hình mơ thực mô Cuối cùng, đề cập ngắn gọn nguồn gây lỗi mô 6.4.1 Kiến trúc mơ Thường hữu ích chia phần mềm mơ thành vài chương trình riêng biệt hình 6.8 gồm phần tử chương trình mô phỏng, định rõ tiền xử lý, phương tiện mô hậu xử lý Ba chương trình thực chức riêng biệt triển khai ngơn ngữ khác Phân chia mô theo cách cho phép dễ dàng triển khai mã chương trình mơ phỏng, dễ hiểu dễ quản lý Nó hiệu đoạn mã thường tái sử dụng ứng dụng khác Điều đặc biệt hậu xử lý Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân Bộ tiền xử lý Phương tiện mô 157 Bộ hậu xử lý Hình 6.8: Kiến trúc mơ Mục đích tiền xử lý định rõ tất tham số cần thiết để định nghĩa hệ thống (các tham số hệ thống) thiết lập tham số nhằm quản lý việc thực mô (các tham số bên trong) Ví dụ tham số hệ thống như: bậc lọc, loại lọc, băng thông, khuếch đại, tỷ lệ mã, tỷ số trải phổ, tần số sóng mang, tốc độ bit SNR Các tham số bên gồm tần số lấy mẫu, thời gian ổn định số mẫu xử lý Ngoài liệu qua hậu xử lý để phân tích, để vẽ, phải lưu giữ mơ phỏng, cần có file liệu xác định hậu xử lý phải Ví dụ, véc tơ mẫu dạng sóng, véc tơ thời điểm mẫu (địa mẫu) sử dụng hậu xử lý để hiệu chỉnh trục thời gian đồ thị tín hiệu Một thơng tin cần thiết định rõ tiền xử lý liệu tạo bên tiền xử lý thường đựơc ghi vào file cho khả dụng phương tiện mô hậu xử lý Trong ví dụ Matlab, liệu tiền xử lý thường viết lên không gian làm việc Matlab Phương tiện mô đọc liệu file (được tạo tiền xử lý) thực mơ Tất nhiên, mục đích mơ tạo liệu để giám sát cách sử dụng hậu xử lý Điều lấy dạng số (SNR, BER, độ lợi mã, ), véc tơ giá trị mẫu để xử lý bổ sung hậu xử lý Thông tin tạo phương tiện mô lưu file, qua hậu xử lý Trong trường hợp Matlab thường chuyển liệu tạo phương tiện mô vào không gian làm việc Matlab Bộ hậu xử lý lấy liệu tạo phương tiện mô phỏng, tạo sản phẩm mô cuối cần thiết Chúng gồm đồ thị dạng sóng, chùm tín hiệu, BER hàm Eb/N0, mật độ phổ công suất, biểu đồ mắt, biểu đồ thống kê Chi tiết hóa hậu xử lý xét chương Bộ hậu xử lý cần có mức tín hiệu thoả đáng để hỗ trợ đồ hoạ Đây lý dùng Matlab cho ứng dụng trình bày Các hậu xử lý hữu hiệu chúng có điều khiển menu, tạo xử lý tín hiệu khác lựa chọn hiển thị Mô chương đơn giản tiền xử lý hậu xử lý, nhằm giải thích vai trị phần tử mơ Bộ tiền xử lý, phương tiện mô hậu xử lý đựơc viết nhiều ngôn ngữ khác Dự án gần tác giả sử dụng Visual Basic cho tiền xử lý, C++ cho phương tiện mô Matlab cho hậu xử lý Matlab thường lựa chọn để triển khai hậu xử lý thư viện đồ hoạ phong phú Matlab 6.4.2 Mô Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 158 Mơ hình mơ dễ hiểu ngoại trừ có lẽ lọc vịng Vì hàm truyền đạt lọc vòng định nghĩa (6.25) hàm quy cách (hàm quy cách hàm bậc đa thức mẫu số lớn bậc đa thức tử số một), thực chia ta được: F s 1 1 a F s a s (6.33) Vì vậy, thực thi hóa F(s) kết hợp hai hàm truyền đạt, hàm thứ số hàm thứ hai F1(s) Rõ ràng: F1 s 1 a s a Y1 s (6.34) X1 s Trong X1 (s) Y1 (s) biến đổi Laplace đầu vào/ra lọc F1 (s) Nhân chéo ta có: sY1 s 1 a X s aY1 s (6.35) Trong miền thời gian là: dy1 a x1 t a y1 t dt (6.36) Theo đó, ta có lọc vịng minh hoạ hình 6.9 x 1 a x1 y1 y y1 a Hình 6.9: Mơ hình lọc vịng Tiếp theo, ta triển khai mã chương trình mơ cho PLL bậc hai, ta triển khai biểu đồ tiến trình tín hiệu cho hệ thống rõ điểm biểu đồ tiến trình, định nghĩa tín hiệu Biều đồ tiến trình tín hiệu minh hoạ hình 6.10 Lưu ý mơ hình lọc vịng tn theo hình 6.9 với: a1 a (6.37) a2 a (6.38) Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 159 Những điểm tín hiệu định nghĩa mã mô biểu diễn chấm đen to biểu đồ tiến trình tín hiệu Lưu ý ta sử dụng tích phân hình thang triển khai chương trước sin phin S1 Mơ hình lọc vịng S3 S6 S2 G - a2 a1 w1b S4 S4a -1 z-1 S5 fs w2b Mơ hình tích phân w1c phivco fs z-1 w2c Mơ hình tích phân Hình 6.10: Biểu đồ thị tiến trình tín hiệu cho PLL bậc hai Mã chương trình mơ trực tiếp tn theo biểu đồ tiến trình tín hiệu Mỗi giá trị mẫu tính tốn vịng mơ chứa thông tin nhận dạng tương ứng với nhận dạng định nghĩa biểu đồ tiến trình tín hiệu Ví dụ, dịng mã: s2 = sin(s1) Định nghĩa tính phi tuyến hình sin biểu diễn cho tách pha, s1 s2 xác định biểu đồ tiến trình tín hiệu Tất dịng mã khác vịng mơ theo cách tương tự Vì mã chương trình Matlab để thực vịng mơ là: % = = = = = = = = = = = = = = = = = = = = = = = = = = = = = % Bắt đầu vịng lặp mơ % = = = = = = = = = = = = = = = = = = = = = = = = = = = = = for i = 1:npts s1 = phin(i) - phivco; % lỗi pha s2 = sin(s1); % Bộ tách pha hình sin s3 = G*s2; s4 = a1*s3; s4a = s4 - a2*s5; % Đầu vào tích phân lọc vịng w1b = s4a + w2b; % Bộ tích phân lọc (bước 1) w2b = s4a + w1b; % Bộ tích phân lọc (bước 2) s5 = w1b/twofs; % Tạo đầu lọc Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 160 s6 = s3 + s5; % Đầu vào tích phân VCO w1c = s6 + w2c; % Bộ tích phân VCO (bước 1) w2c = s6 + w1c; % Bộ tích phân VCO (bước 2) phivco = w1c/twofs; % Tạo đầu VCO end Hằng số twofs gấp hai lần tần số lấy mẫu, cần đến tích phân hình thang tính tốn bên ngồi vịng mơ Mã chương trình mơ đầy đủ cho PLL bậc hai cho NVD6_PLLsim.m Phụ lục 6A Lưu ý rằng, mã cho Phụ lục 6A khác chút với mã cho véc tơ triển khai cho pha đầu vào, lỗi pha tần số VCO Những véc tơ yêu cầu hậu xử lý để vẽ dạng sóng Mã Matlab cho tiền xử lý file NVD6_PLLpre.m hậu xử lý cho file NVD6_PLLpost.m với chương trình kèm theo có Phụ lục 6A Bộ hậu xử lý thiết kế theo kiểu điều khiển menu Các hậu xử lý điều khiển menu thường nằm gói mơ 6.4.3 Kết mô Giả sử độ lệch tần số đầu vào PLL bước nhảy đơn vị thời điểm t0 Vì vậy: d f u t t0 dt (6.39) bước nhảy đơn vÞ Với tham số PLL đây: Bước nhảy tần số, f = 40 Hz Tần số vòng tự nhiên, n / 2 = 10 Hz Độ dịch điểm cực tương đối, = 0,1 Hệ số suy giảm vòng, = 1/ Tần số lấy mẫu, fs Tstop = = 5000 Hz 0,8 s (6.40) Sử dụng tiền xử lý để nhập tham số Các lựa chọn menu hậu xử lý NVD6_post.m (Phụ lục 6A) cho phép dễ dàng khảo sát số mục quan tâm Chúng gồm tần số đầu vào tần số VCO, lỗi tần số mặt phẳng pha Ở ta minh hoạ hai đồ thị tạo hậu xử lý Mặt phẳng pha minh hoạ nửa hình 6.11 Tần số đầu vào (bước nhảy đơn vị 40 Hz t0 = 0,08) tần số VCO (dạng sóng dao động) minh hoạ nửa hình 6.11 Cần lưu ý rằng, ta xét mơ hình thơng thấp Vì tần số đầu vào tần số VCO thực độ lệch tần đầu vào độ lệch tần VCO so với tần số sóng mang chuẩn hóa fc Từ mặt phẳng pha, trượt chu kỳ lỗi trạng thái ổn định lớn 10 Từ hình 6.11 cho thấy bước nhẩy tần số đầu vào 40 Hz Tuy nhiên, tần số VCO dao động qua chu kỳ sau đạt khố pha chu kỳ thứ Đặc điểm gọi "trượt tuần hoàn" đặc trưng đồng phi tuyến thay đổi tần số đầu vào vượt q tần số tự nhiên Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 161 Hình 6.11: Các kết mô 6.4.4 Nguồn lỗi mơ Có số nguồn lỗi xuất mô Những nguồn lỗi đề cập chương do: (i) việc ánh xạ thiết bị vật lý sang mơ hình phân tích; (ii) ánh xạ mơ hình phân tích sang mơ hình mơ Dưới ta đề cập ngắn gọn Mơ hình giải tích Khi triển khai mơ hình phân tích cho thiết bị ta thực số giả định Một cách điển hình, xấp xỉ bao gồm việc ý tưởng hóa thành phần vịng khơng hợp lệ muốn có mơ thiết bị vật lý với độ xác cao Để kết mơ với độ xác cao cần phải đo kiểm để xác định mơ hình thành phần đủ xác Những hạn chế khác đưa tín hiệu vào vịng mà khơng tính mơ hình phân tích Mơ hình mơ Tồn số nguồn lỗi quan trọng thuộc q trình ánh xạ từ mơ hình giải tích sang mơ hình mơ Ví dụ, hệ thống vật lý xử lý tín hiệu liên tục theo thời gian mơ xử lý mẫu tín hiệu Tất nhiên, lấy mẫu dẫn đến xuất lỗi, cần tính đến lỗi lượng tử Ngoài lọc tương tự phần cứng (hoặc mơ hình giải tích) phải lọc số mơ hình mơ Biết rằng, lọc số khơng có đáp ứng biên độ pha lọc tương tự Các lỗi chồng phổ phải xét đến Một nguồn lỗi quan trọng xuất tất hệ thống có hồi tiếp Ví dụ, đầu tách pha PLL tương tự (phần cứng) định nghĩa là: ed (t ) sin t t Mơ hình rời rạc theo thời gian cho đầu là: (6.41) Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân ed nT sin nT nT 162 (6.42) Trong nT đầu vào "hiện thời" PLL Tuy nhiên, sẵn độ lệch pha đầu nT VCO cần phải có ed nT để tính tốn "Sự bế tắc" tính tốn tính phụ thuộc lẫn ed nT nT xử lý cách sử dụng giá trị tính tốn độ lệch pha trước n 1 T VCO để tính ed nT Nói cách khác, mơ hình định nghĩa (6.42) thay bằng: ed nT sin nT n 1 T (6.43) Theo đó, gây trễ mẫu vịng hồi tiếp (khơng có mơ hình vật lý mơ hình phân tích) Nếu kích thước bước mơ nhỏ (tần số lấy mẫu cao) trễ mẫu khơng ảnh hưởng đến tính xác mơ phỏng, khơng bỏ qua kích thước bước mô thực tế (tần số lấy mẫu thực tế không đủ lớn) Ảnh hưởng trễ mẫu quy vào dịch pha tuyến tính (trễ thời gian khơng đổi) hàm truyền đạt vòng hở Điều làm giảm độ dự trữ pha hệ thống kích thước bước mơ đủ lớn đẩy hệ thống vào trạng thái bất ổn định Nếu mô để có mức xác cho trước, mơ hình mơ phải dựa mơ hình giải tích có mức độ xác Nếu thiết bị vật lý mơ hình tỏ thay đổi đáng kể mơ hình mô cần phải dựa vào liệu đo (được kiểm định từ dụng cụ hiệu chuẩn xác) Các khuếch đại phi tuyến thường rơi vào loại này, thiết bị chứa thành phần lão hóa Ví dụ khác mơ hình cho kênh đa đường Ở ta đề cập vài nguồn lỗi, chúng quan trọng, mơ hình giải tích bắt giữ phần đặc tính (hy vọng đặc tính quan trọng nhất) thiết bị vật lý chấp nhận mắc lỗi phụ chuyển mơ hình giải tích sang mơ hình mơ phỏng, mức độ gây lỗi phụ thuộc vào mơ hình (giải tích) hệ thống phương pháp luận mơ Người dùng mô phải nhận nguồn lỗi đảm bảo lỗi tích lũy đủ nhỏ 6.5 Dùng mơ để giải phương trình vi phân Khi máy tính số chưa dùng phổ biến, máy tính tương tự cho ta cơng cụ để giải phương trình vi phân Máy tính tương tự chứng tỏ hữu hiệu phương trình thay đổi theo thời gian phi tuyến khơng tồn kỹ thuật tìm nghiệm giải tích tổng qt Vì kỹ thuật máy tính tương tự áp dụng cho hệ thống phi tuyến thay đổi theo thời gian hai, nên máy tính tương tự sử dụng rộng rãi Trong "nghiệm máy tính tương tự" khơng có dạng phương trình (là dạng tiêu chuẩn để biểu diễn nghiệm cho phương trình vi phân) cho phép dễ dàng vẽ dạng sóng xuất thời điểm khác hệ thống Dẫn đến dễ dàng nghiên cứu tham số cho phép hiểu biết sâu sắc đặc tính hoạt động hệ thống phức tạp việc sử dụng máy Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 163 tính tương tự Khơng lấy làm ngạc nhiên máy tính tương tự triển khai thành cơng cụ mơ mạnh mẽ Tuy máy tính tương tự cơng cụ hữu ích việc sử dụng khơng đơn đơn giản Thành phần máy tính tương tự khuếch đại thuật tốn Đặc biệt, khuếch đại thuật tốn sử dụng suốt ngày, phải chịu trôi điểm làm việc Vì thường xun phải hiệu chuẩn Ngồi việc thực nhân chia khó khăn Các máy tính tương tự xử lý tín hiệu có băng thơng hạn chế dẫn đến thường xuyên phải lấy tỉ lệ tần số thời gian Khi máy tính số trở nên phổ cập với tính thân thiện sử dụng máy tính tương tự khơng dùng Tuy nhiên, nhiều phương pháp luận triển khai cho máy tính tương tự lại có khả ứng dụng để mơ sử dụng máy tính số Vì kiến thức triển khai cho máy tính tương tự mang lại tập hợp kỹ thuật mơ quan trọng có khả ứng dụng cho máy tính số Ví dụ, chương trình mơ đầu tiên, CSMP (chương trình mơ hình hóa hệ thống liên tục) triển khai IBM dịng máy tính hệ 360, mơ máy tính số máy tính tương tự Khi máy tính cá nhân phát triển thành cơng cụ hữu ích cho nhà khoa học kỹ sư phiên dựa PC khác CSMP phát triển vài số chúng sử dụng Một chương trình mơ hướng vào hệ thống truyền thông, TOPSIM dựa CSMP Sơ đồ mô Bước để giải phương trình vi phân sử dụng kỹ thuật máy tính tương tự để triển khai sơ đồ mơ máy tính tương tự Q trình dễ hiểu Ví dụ đơn giản, giả sử hệ thống định nghĩa phương trình sau: d2y dy a by x t dt dt a b nhận giá trị số Giải phương trình vi phân cho d2y dy x t a by dt dt (6.44) d2y được: dt (6.45) Lấy tích phân d2y/ dt2 để dy/dt lấy tích phân dy/dt để y(t) Sau đại lượng nhân, thao tác số phù hợp hàm để tạo số hạng cần thiết nhằm biểu diễn số hạng khác (6.45) Kết hợp chúng lại tạo phương trình vi phân phù hợp sơ đồ mơ máy tính tương tự cho phương trình vi phân cho hình 6.12 Trong hình 6.12 triển khai cho (6.45), phương trình tuyến tính đơn giản với hệ số khơng đổi có khả giải cách sử dụng nhiều phương pháp khác hay kỹ thuật máy tính tương tự khả ứng dụng vào hệ thống phi tuyến thay đổi theo thời gian với bậc Ví dụ hệ thống vừa phi tuyến vừa thay đổi theo thời gian, giả sử hệ thống định nghĩa phương trình vi phân sau: Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 164 d3y d2y dy a t y t b t y t c t y t x t dt dt dt x(t) d2y dt S (6.46) dy dt y -a -b Hình 6.12: Sơ đồ mơ cho hệ thống tuyến tính bất biến theo thời gian bậc hai Giải tìm d3y/dt3 được: d3y d2 y dy x t a t y t b t y t c t y t dt dt dt (6.47) Từ có sơ đồ mơ cho hình 6.13 Các hệ số thay đổi theo thời gian a(t), b(t) c(t) định rõ phương trình phù hợp file liệu đo tập hợp từ thực nghiệm x(t) d3y dt d2y dt dy dt y y2 - a(t) - b(t) - c(t) Các hàm thay đổi theo thời gian c tạo từ Hỡnh 6.13: Sơ đồ mô cho hệ thống bậc ba phi tuyến thay đổi theo thời gian Nhắc lại PLL Tại ta xét mô PLL sử dụng giải pháp phương trình vi phân Trước hết rút phương trình vi phân Từ hình 6.3 ta có: Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân Evco s G.F s Ed s 165 (6.48) Vì VCO mơ hình PLL minh hoạ hình 6.3 biểu diễn tích phân, nên ta có: s Evco s s (6.49) Thay (6.48) vào (6.49) sử dụng (6.25) cho lọc vòng tạo ra: s G s sa Ed s s a (6.50) Đơn giản hóa tốn cách cho vòng bậc hai "lý tưởng" , dẫn đến: s2 s s.G.Ed s G.a.Ed s (6.51) Vì nhân với s tương đương với vi phân miền thời gian nên ta có phương trình vi phân: d 2 d G ed t G.a.ed t dt dt (6.52) Theo định nghĩa: ed t sin t (6.53) d 2 d 2 d 2 dt dt dt (6.54) Phương trình (6.52) viết là: d 2 d d 2 G sin t G a sin t dt dt dt (6.55) Trong t lỗi pha PLL t độ lệch pha tín hiệu đầu vào Trước triển khai sơ đồ mơ máy tính tương tự, ta viết phương trình dạng: d 2 d d 2 G cos t G a sin t dt dt dt (6.56) Sơ đồ mô cho hệ thống minh hoạ hình 6.14 Ta mong muốn khảo sát hệ thống theo thay đổi bước nhảy độ lệch tần số đầu vào t = t0 Vì vậy, ta đặt: d 2 f u t t0 dt Dẫn đến: (6.57) Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 166 d 2 2 f t t0 dt (6.58) Vì đầu vào hình 6.14 xung kim Ta thường mong muốn đặt đầu vào điểm sơ đồ mô cho dễ dàng mơ Ví dụ, đầu vào hình 6.14 xung kim Lấy tích phân xung kim chuyển sang phải tích phân minh họa hình 6.15 cho phép ta sử dụng hàm bước nhảy định nghĩa (6.57) "đầu vào tương đương" Những biến đổi đơn giản kiểu thường làm mô đơn giản đáng kể d 2 dt d 2 dt d dt cos -G sin - Ga Hình 6.14: Sơ đồ mơ cho PLL bậc hai hồn hảo dựa phương trình vi phân d dt d2 dt d dt cos -G sin - Ga Hình 6.15: Sơ đồ mơ có bước tần số làm đầu vào Ví dụ 6.3: Mơ hệ thống vừa có tính phi tuyến vừa có tính thay đổi theo thời gian Giả sử hệ thống định nghĩa phương trình vi phân d2y dy y t y t e t 2 dt dt t 20 (6.59) thành phần phi tuyÕn d2y dy y t e t 2 dt dt t 20 (6.60) Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 167 dy phương trình định nghĩa hệ thống dt t < 20, hệ thống thay đổi theo thời gian dạng phương trình vi phân phụ thuộc thời gian Hệ thống đặc trưng hóa hai phương trình vi phân riêng biệt thực cách chuyển mạch vị trí t = 20 giây minh họa hình 6.16 Ở vị trí A hệ thống phi tuyến (6.59), vị trí B hệ thống tuyến tính (6.60) Mặt phẳng pha minh hoạ mong đợi là: đáp ứng hệ thống phi tuyến hoàn toàn khác với đáp ứng hệ thống tuyến tính Như ta biết, giải phương trình vi phân phi tuyến nhiệm vụ vơ khó khăn ta chuyển sang mơ Chương trình Matlab thực thi hệ thống ví dụ cho file NVD6_nltvde.m Phụ lục 6A Lưu ý nét giống hệ thống PLL bậc hai Vì hai hệ thống bậc hai nên hai hệ thống phải có tích phân điểm khác chúng phương trình đầu chỗ nối tổng (vị trí làm kín vịng mơ phỏng) Hệ thống phi tuyến số hạng y t 4.e t d2y dt -3 dy dt B t = 20 A y (t ) abs -9 Hình 6.16: Minh họa hệ thống phi tuyến thay đổi theo thời gian Thực chạy chương trình mơ NVD6_nltvde.m Phụ lục 6A, kết mặt phẳng pha minh hoạ hình 6.17 Lưu ý quỹ đạo pha hai trường hợp bắt đầu kết thúc gốc tọa độ (0,0) Điểm mà chuyển mạch lật trạng thái t = 20s thị cách xấp xỉ mũi tên (xem hình 6.17) Ta thấy mặt phẳng pha dần tới vòng tròn giới hạn hội tụ quỹ đạo pha tới vòng khép kín Hệ thống A hoạt động chế độ chu kỳ-hữu hạn dao động Tần số dao động dạng sóng y(t), đạo hàm xác định cách vẽ dạng sóng miền thời gian Dao động liên tục miễn chuyển mạch vị trí A Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 168 Hình 6.17: Mặt phẳng pha mơ ví dụ 6.3 Chuyển mạch sang vị trí B, dẫn đến hệ thống tuyến tính Tại thời điểm chuyển sang vị trí B (t = 20 giây) đầu vào khơng đáng kể (chính xác 4.e t t 20 4.e10 ) đáp ứng hệ thống xấp xỉ kín thuộc loại hệ thống bậc hai khơng kích thích, với điều kiện đầu cho giá trị y(t) dy thời điểm chuyển mạch chuyển từ vị trí A sang vị trí B dt Trong tồn chương ta sử dụng quy tắc tích phân số hình thang để thực xấp xỉ tích phân Thực vấn đề đơn giản, đề cập chương trước, thấy rõ quy tắc hình thang xác tần số lấy mẫu đủ lớn Các quy tắc tích phân khác chủ đề nghiên cứu sau trình bày nghiên cứu hệ thống phi tuyến tổng quát (xem chương 12) ... Cho ta quan hệ lỗi tần số lỗi pha t >t0 (6. 22) Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 153 Phương trình (6. 22) minh hoạ hình 6. 5 gọi phương trình mặt phẳng pha (gọi đơn... phương pháp giải phương trình vi phân 167 dy phương trình định nghĩa hệ thống dt t < 20, hệ thống thay đổi theo thời gian dạng phương trình vi phân phụ thuộc thời gian Hệ thống đặc trưng hóa hai phương. .. đầu lọc Chương 6: Vịng khóa pha phương pháp giải phương trình vi phân 160 s6 = s3 + s5; % Đầu vào tích phân VCO w1c = s6 + w2c; % Bộ tích phân VCO (bước 1) w2c = s6 + w1c; % Bộ tích phân VCO