Đang tải... (xem toàn văn)
Mạch khuếch đại công suất với cấu trúc đơn giản, hiệu suất cao cho ứng dụng 5G băng tần 6 GHz Trần Thị Thu Hương∗, Lương Duy Mạnh∗ ∗ Khoa Vô tuyến điện tử Đại học Kỹ thuật Lê Quý Đôn Email huongttt 10[.]
Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) Mạch khuếch đại công suất với cấu trúc đơn giản, hiệu suất cao cho ứng dụng 5G băng tần GHz Trần Thị Thu Hương∗ , Lương Duy Mạnh∗ ∗ Khoa Vô tuyến điện tử Đại học Kỹ thuật Lê Quý Đôn Email: huongttt_10385@mta.edu.vn Tóm tắt—Bài báo trình bày thiết kế mạch khuếch đại công suất băng tần GHz, hướng đến ứng dụng cho thông tin 5G tương lai So với phương pháp truyền thống, mạch thiết kế với cấu trúc đơn giản, tập trung tối ưu tham số mạch tần số nhằm đảm bảo hiệu suất đủ cao vừa đạt kích thước tương đối nhỏ gọn với chi phí thấp Kết đồng mô mạch cấp độ trường điện từ mạch nguyên lý cho thấy, mạch cho công suất W, hệ số khuếch đại công suất 12 dB với hiệu suất 62.0% tần số GHz 55% băng thông 200 MHz từ 5.88 GHz tới 6.08 GHz Từ khóa—5G, PAE, mạch phối hợp trở kháng I GIỚI THIỆU Truyền thông hệ thứ (5G: 5th Generation) năm 2019 triển khai rộng rãi với hàng loạt nghiên cứu lý thuyết ứng dụng Hệ thống 5G có nhiều cải tiến vượt bậc so với hệ thống 4G tốc độ truyền liệu, số lượng người dùng thời gian giữ chậm truy nhập Cụ thể, tốc độ truyền liệu cực đại cao gấp 20 lần, số lượng người dùng cực đại đơn vị diện tích lớn 10 lần thời gian giữ chậm truy nhập giảm 10 lần [1] Dải tần cho ứng dụng 5G gồm băng tần sub-6 GHz dải sóng mm Hệ thống thông tin 5G ứng dụng công nghệ đa đầu vào-đa đầu (mMIMO: massive Multiple InputMultiple Output), máy phát sử dụng nhiều anten anten kết nối tới khuếch đại công suất riêng [2] Một thành phần quan trọng hệ thống thông tin 5G khuếch đại công suất (PA: Power Amplifier) khuếch đại cơng suất (KĐCS) có giá thành cao nhất, tiêu thụ lượng nhiều so với mạch khác hệ thống, ngồi có vai trị định đến tiêu quan trọng tuyến phát như: công suất phát, độ tuyến tính lượng tiêu thụ Có hai xu hướng thiết kế khuếch đại công suất hiệu suất cao ISBN 978-604-80-7468-5 78 độ tuyến tính lớn Tùy thuộc vào ứng dụng cụ thể để lựa chọn phương pháp thiết kế phù hợp, nhiên phải đảm bảo tiêu lại giới hạn cho phép Chỉ tiêu hiệu suất khả biến đổi lượng chiều thành lượng tín hiệu xoay chiều có ích đầu Do đó, hiệu suất tiêu quan trọng ứng dụng yêu cầu tiết kiệm lượng Đây tiêu thiết yếu nâng cao tuổi thọ thiết bị, đặc biệt thiết bị cho ứng dụng động có giá thành cao Các chế độ công tác KĐCS liên quan đến hiệu suất bao gồm chế độ công tác truyền thống phân loại theo góc cắt A, AB, B, C chế độ transistor hoạt động chuyển mạch (switch) gồm chế độ D, E, F Các KĐCS chế độ chuyển mạch có khả đạt hiệu suất cao so với chế độ truyền thống, nhiên cần áp dụng kỹ thuật đặc biệt gia cơng điện áp dịng điện đầu transistor nhằm giảm khu vực chồng lấn điện áp dịng điện, giúp giảm cơng suất tổn hao transistor phương pháp xử lý hài bậc cao [2] Nhược điểm mạch khuếch đại công suất chế độ chuyển mạch kích thước độ phức tạp tương đối cao, đặc biệt xử lý hài sử dụng stub ngắn/hở mạch làm tổn hao mạch tăng lên giới hạn dải tần làm việc mạch Chất lượng KĐCS phụ thuộc không vào phương pháp thiết kế mà phụ thuộc vào chất lượng phần tử mạch, đặc biệt công nghệ phần tử tích cực hay transistor Transistor GaN HEMT có điện áp đánh thủng độ linh động điện tử cao, cho phép hoạt động điện áp cao, dải tần hoạt động lớn đạt hiệu suất cao [3] Phương pháp chế tạo đóng gói GaN HEMT làm cho giá thành sản phẩm thấp [4] Một số nghiên cứu trước thiết kế tầng khuếch đại công suất đơn sử dụng phương pháp xử lý hài để tăng hiệu suất, nhiên kích thước mạch tương đối lớn Nhóm tác giả J Enomoto, R Ishikawa, K Honjo [5] Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) SRC1 Vdc=Vg V Mҥch ÿӏnh thiên R1 R=50 Ohm Mҥch PHTK vào SRC2 Vdc=Vd V Mҥch ÿӏnh thiên Mҥch PHTK R2 R=50 Ohm Hình 1: Sơ đồ khối mạch khuếch đại công suất thiết kế mạch khuếch đại công suất sử dụng kỹ thuật xử lý hài bậc hai có kích thước mạch 64 mm × 50 mm đạt hiệu suất PAE (Power Added Efficiency) cực đại 79% tần số 2.02 GHz Nhóm tác giả K Unal M B Yelten thiết kế mạch khuếch đại công suất đạt hiệu suất 56.5% tần số 3.6 GHz [6] Một nghiên cứu khác tác giả Y Park đồng nghiệp dùng phương pháp điều khiển hài độc lập để thiết kế mạch khuếch đại công suất tần số cao 5.8 GHz đạt hiệu suất PAE cực đại 63.5% [7] Các nghiên cứu [5] [7] đề cập sử dụng kỹ thuật triệt hài dùng stub để đạt hiệu suất cao, dẫn đến kích thước mạch lớn dải thông bị hẹp lại stub tương đương khung cộng hưởng có độ phẩm chất lớn Trong báo này, nhóm tác giả đề xuất thiết kế KĐCS với cấu trúc đơn giản, nhỏ gọn, không sử dụng stub triệt hài Bộ KĐCS sử dụng transistor GaN HEMT Qorvo với chi phí thấp dải tần làm việc rộng Các mạch phối hợp trở kháng (PHTK) thiết kế dạng lọc thông thấp với đường truyền trở kháng nhảy bậc vật liệu RO4350B Rogers [8], [9] Mục tiêu thiết kế hướng đến kích thước nhỏ gọn, hiệu suất cao mà đảm bảo tiêu kỹ thuật dải tần công tác băng tần GHz Phần lại báo tổ chức sau Phần II mô tả phương pháp thiết kế cụ thể cho phần mạch Phần III minh họa phân tích, đánh giá kết mơ mạch Kết luận báo trình bày phần IV II PHƯƠNG PHÁP THIẾT KẾ Sơ đồ khối mạch KĐCS đơn mơ tả Hình Mạch gồm thành phần chính: phần tử tích cực GaN HEMT Qorvo mã hiệu TGF2977-SM, mạch phối hợp trở kháng (PHTK) vào/ra mạch định thiên Thông thường, để cải thiện hiệu suất, kỹ thuật triệt hài thường sử dụng yêu cầu phải có thêm số phần tử stub để tạo điều kiện trở ISBN 978-604-80-7468-5 79 kháng hài bậc cao, điều làm cho kích thước mạch tăng lên dải thông bị thu hẹp lại đáng kể Để đơn giản hóa phương pháp thiết kế giảm kích thước mạch, mạch phối hợp trở kháng vào/ra báo thực nhiệm vụ phối hợp trở kháng tần số bản, điều kiện trở kháng hài bậc cao thỏa mãn nhờ điều chỉnh đặc tuyến tần số mạch PHTK Tần số hoạt động chọn GHz, nhằm phục vụ cho ứng dụng 5G băng tần sub6 GHz Phần tử khuếch đại transistor TGF2977-SM hãng Qorvo, có kích thước đóng gói mm × mm Transistor loại GaN SiC HEMT có mức công suất W điểm nén dB dải tần làm việc từ DC tới 12 GHz Phương pháp thiết kế mạch phối hợp trở kháng vào/ra sử dụng lọc thông thấp dạng Chebyshev thực đường truyền nhảy bậc Việc loại bỏ stub mạch PHTK giúp giảm tổn hao cải thiện dải thông cho mạch Mạch KĐCS thiết kế phần mềm Keysight ADS phiên 2019 hãng Keysight Vật liệu điện môi sử dụng RO4350B Rogers với số điện môi εr = 3.48 hệ số tổn hao tanδ = 0.0037 tần số 10 GHz A Mạch phối hợp trở kháng vào Mạch phối hợp trở kháng vào thiết kế sử dụng phương pháp mạch lọc thông thấp dạng Chebyshev có sơ đồ Hình Bộ lọc thơng thấp có nhiệm vụ biến đổi trở kháng 50 Ω thành trở kháng nguồn ZS Theo datasheet transistor nhà sản xuất cung cấp trở kháng nguồn cho hiệu suất tối ưu tần số GHz ZS = 6.601 − j ∗ 22.501 Ω Sơ đồ nguyên lý mạch phối hợp trở kháng vào dùng mạch dải mơ tả Hình Mạch gồm ba đường truyền siêu cao tần mắc nối tiếp có độ rộng khác nhau, tương ứng với trở kháng đặc tính khác Kích thước mạch tính toán từ mạch phần tử tập trung lý tưởng, sau điều chỉnh tối ưu cấp độ nguyên lý cấp độ trường điện từ (EM) để đạt tiêu phối hợp mong muốn Hình minh họa đặc tính phối hợp mạch phối hợp trở kháng vào theo tần số Kết mô cho thấy, mạch đạt hệ số phản xạ S11 cực tiểu −26.535 dB hệ số truyền S21 đạt −0.261 dB tần số GHz Các tiêu đạt mạch PHTK vào tốt phản ánh độ xác quy trình thiết kế B Mạch phối hợp trở kháng Thiết kế mạch phối hợp trở kháng tương tự mạch vào, thay trở kháng nguồn ZS trở kháng tải ZL = 7.652 + j ∗ 16.683 Ω Sau tối ưu kích thước đường truyền, sơ đồ mạch phối hợp trở kháng Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) MTCH LPF (dB) TermG2 Z=ZS* Ohm -10 -5 -20 -10 Hình 2: Sơ đồ khối mạch phối hợp trở kháng vào TL1 W=6 mm L=5.3 mm TermG1 Z=50 Ohm TL2 W=0.4 mm L=1.96 mm TL3 W=2.9 mm L=8.36 mm TermG2 Z=6.601+j*22.501 Ohm -30 dB(S(2,1)) (dB) TermG1 Z=50 Ohm -15 Tҫn sӕ (GHz) Hình 3: Sơ đồ nguyên lý mạch phối hợp trở kháng vào Hình 6: Tham số tín hiệu nhỏ mạch phối hợp trở kháng ra dùng mạch dải Hình Đặc tính phối hợp mạch cho Hình Hệ số phản xạ S11 đạt cực tiểu −29.386 dB hệ số truyền S21 đạt −0.108 dB tần số GHz Các tiêu đạt mạch PHTK tốt phản ánh độ xác quy trình thiết kế C Mạch định thiên Mạch định thiên có nhiệm vụ cấp nguồn chiều cho mạch, đồng thời cách ly mặt xoay chiều với mạch Trong báo này, mạch định thiên sử dụng đường truyền lý tưởng có chiều dài λ/4 tần số GHz, vừa có tác dụng cấp nguồn cho cực G cực D vừa có tác dụng ngăn cách ảnh hưởng tín hiệu cao tần tới nguồn chiều Tụ lọc nguồn có trở kháng nhỏ tần số GHz để ngắn mạch tín hiệu cao tần Tụ lấy từ thư viện Murata phiên 2206e Sau đó, đường định C PartNumber=GRM1555C1H1R9BA01 TL3 W=0.25 mm L=1.8 mm Curve2 W=0.25 mm Angle=90 Radius=0.5 mm Curve1 W=0.25 mm Angle=90 Radius=0.5 mm TL2 W=0.25 mm L=2.07 mm TL1 W=0.25 mm L=2.6 mm TermG1 Z=50 Ohm Hình 7: Sơ đồ nguyên lý mạch định thiên -10 -5 -20 -10 -30 thiên biến đổi thành đường truyền mạch dải vật liệu RO4350B Để giảm kích thước mạch đường định thiên uốn thành hình dạng Hình Kích thước đoạn đường truyền mạch định thiên tối ưu cho trở kháng đầu vào lớn tần số GHz Đặc tính tần số mạch định thiên mơ tả Hình Kết mơ trở kháng đầu vào mạch định thiên đạt cực đại GHz có giá trị 10.29 kΩ, lớn nhiều so với trở kháng đặc tính 50 Ω (dB) dB(S(2,1)) (dB) -15 Tҫn sӕ (GHz) Hình 4: Tham số tín hiệu nhỏ mạch phối hợp trở kháng vào TL1 W=2.26 mm L=1.68 mm TermG1 Z=7.652-j*16.683 Ohm TL2 W=4.72 mm L=8.3 mm D Sơ đồ toàn mạch TL3 W=0.4 mm L=2.97 mm Sơ đồ nguyên lý toàn mạch cho Hình Lưu ý sơ đồ này, mạch định thiên ghép với mạch phối hợp trở kháng vào/ra cách tách đoạn đường truyền TL3 mạch phối hợp trở kháng vào (Hình 3) thành TL4 TL5, tách đoạn đường truyền TL2 mạch phối hợp trở kháng (Hình 5) thành TL10 TermG2 Z=50 Ohm Hình 5: Sơ đồ nguyên lý mạch phối hợp trở kháng ISBN 978-604-80-7468-5 80 Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) TrZin_BiasLine/1e3 kháng vào, (k ) 12 ӣ Tfreq, ҫn sӕ GHz (GHz) Mạch Hình 8: Đặc tính tần số mạch định thiên (a) TL11 Kích thước đoạn phân tách tinh chỉnh quanh giá trị ban đầu để cải thiện hiệu suất mạch Các tụ ghép tín hiệu vào/ra dùng loại với tụ thơng RF GHz Đầu vào đầu mạch mắc thêm đoạn đường truyền 50 Ω để kết nối với connector SMA Chỉ tiêu mạch đánh giá thông qua mô EM sau thực đồng mơ (Cosimulation) độ xác cao Sơ đồ đồng mơ cho Hình 10 Kích thước layout mạch (Hình 11) 36.97 mm × 19.44 mm Mạch vào III MƠ PHỎNG VÀ ĐÁNH GIÁ Mạch định thiên cấp nguồn cho transistor làm việc chế độ AB với điện áp nguồn cấp cho cực G, VG = −2.77 V, cực D, VD = 32 V Điện áp, dòng điện, cơng suất tín hiệu vào transistor thành phần tần số Vi , Ii , Pin Điện áp, dịng điện, cơng suất tín hiệu thành phần tần số theo thứ tự Vo , Io , Pout Cơng suất tín hiệu thành phần tần số tính sau Pout (W) = 0.5Re[Vo × Io∗ ] (1) Pout (dBm) = 10log10 (Pout (W ) × 1000) (2) Cơng suất tiêu thụ nguồn chiều tính Pdc (W) = VG0 × IG0 + VD0 × ID0 (3) Trong đó, VG0 IG0 điện áp dòng điện chiều cực G VD0 ID0 theo thứ tự điện áp dòng điện chiều cực D Hệ số khuếch đại công suất mạch tính sau G(dB) = Pout (dBm) − Pin (dBm) (4) Hiệu suất PAE mạch có cơng thức PAE(%) = Pout (W) − Pin (W) × 100 Pdc (W) ISBN 978-604-80-7468-5 (5) 81 (b) Hình 9: Sơ đồ nguyên lý mạch khuếch đại công suất (a) Mạch vào (b) Mạch Để đánh giá tín hiệu lớn, mạch mơ sử dụng phân tích Harmonic Balance nhằm kiểm tra ảnh hưởng hài bậc cao Kết mô mạch cấp độ ngun lý cho Hình 12 Cơng suất đầu vào Pin khảo sát dải từ −10 dBm tới +30 dBm Ở phạm vi mức công suất vào Pin ≤ 18 dBm, hệ số khuếch đại công suất G ≥ 16 dB Khi mức công suất vào lớn cơng suất bị bão hịa, hệ số khuếch đại bị suy giảm Hiệu suất PAE đạt cực đại 68.3% Pin = 23.5 dBm Khi đó, cơng suất Pout = 36.5 dBm hệ số khuếch đại đạt G = 13.0 dB Thực đồng mô EM mạch nguyên lý dải tần từ GHz tới GHz Các tham số tín hiệu lớn gồm cơng suất Pout , hệ số khuếch đại G hiệu suất PAE đạt cực đại lân cận GHz, minh họa Hình 13 Ở mức cơng suất vào Pin 23 dBm 24 dBm hiệu suất PAE đạt cực đại 62%, công suất 36 dBm Khi thực đồng mô ảnh hưởng tương thích trường điện từ đường truyền nên hiệu suất bị giảm khoảng 6% so với mạch 30 60 20 40 ӕ 10 Ӌ 20 (dB) 80 ҩ Mạch H s khu ch Công su t ra, ҥ ÿ Ӄ PAE (%) 40 i, (dBm) Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) 0 -10 (a) 10 Công suҩt vào, 20 30 (dBm) Hình 12: Tham số tín hiệu lớn mạch ngun lý mạch khuếch đại cơng suất (b) Hình 10: Sơ đồ đồng mô mạch khuếch đại công suất (a) Mạch vào (b) Mạch 40 80 30 60 20 40 10 20 PAE (%) Mạch vào Công suҩt ra, (dBm) HӋ sӕ khuӃch ÿҥi, (dB) dBm dBm 5.0 5.5 6.0 6.5 7.0 Tҫn sӕ (GHz) 19.44 mm Hình 13: Tham số tín hiệu lớn mạch đồng mô mạch khuếch đại công suất 36.97 mm Hình 11: Layout mạch khuếch đại cơng suất nguyên lý Trong phạm vi băng thông 200 MHz từ 5.88 GHz tới 6.08 GHz, hiệu suất đạt 55% Bảng I so sánh tham số mạch khuếch đại công suất thiết kế báo với nghiên cứu trước Từ Bảng I, thấy số điểm đáng ý sau Bài báo [5] có hiệu suất PAE cực đại 79% 2.02 GHz kích thước mạch 64 mm × 50 mm, mạch báo có hiệu suất PAE nhỏ tần số làm việc (6 GHz) cao kích thước ISBN 978-604-80-7468-5 82 mạch (36.97 mm × 19.44 mm) nhỏ nhiều Bài báo [6] thiết kế khuếch đại công suất đạt hiệu suất PAE cực đại 56.5% 3.6 GHz, thấp so mạch báo PAE tần số làm việc Bài báo [7] đạt hiệu suất PAE cực đại 63.5% 5.8 GHz, tức có PAE cao 1.5% so với mạch tần số làm việc thấp 200 MHz Như vậy, báo đề xuất mơ hình mạch khuếch đại công suất với phương pháp thiết kế đơn giản để giảm kích thước mạch đồng thời có giá thành thấp mà đảm bảo hiệu suất mức tương đối cao tiêu công suất hệ số KĐCS đảm bảo IV KẾT LUẬN Bài báo trình bày phương pháp thiết kế mạch khuếch đại công suất với cấu trúc đơn giản, chi phí thấp đảm bảo hiệu suất cao băng tần Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) Bảng I: So sánh với công bố trước băng tần sub-6 GHz Bài báo Dải tần (GHz) [5] 1.68−2.12 50 [6] 3.3−3.6 41.3−41.7 [7] 5.8 47.2 10.2 63.5 - Bài báo 5.88 6.0 6.08 36.5 36.4 36.6 12.5 13.4 13.6 55.8 62.0 55.6 36.97 mm × 19.44 mm Pout (dBm) PAE (%) Kích thước mạch (mm) - 70−79 64 mm × 50 mm 16.33−17.4 55.7−56.5 - G (dB) [2] [3] GHz Với tiêu chí thiết kế mạch nhỏ gọn giá thành thấp, báo sử dụng phương pháp thiết kế nhằm tối ưu tham số mạch tần số không sử dụng phương pháp triệt hài dùng stub Các điều kiện hài thực mạch PHTK vào/ra tần số Kết mô mạch nguyên lý mạch đồng mô đạt hiệu suất PAE cực đại tương đối cao 68.3% 62.0% Mức công suất đầu PAE cực đại mạch đồng mô khoảng 36 dBm với hệ số KĐCS 12 dB dải thông 200 MHz Với tiêu đạt được, cấu trúc mạch đề xuất hứa hẹn sử dụng tốt thiết bị hệ thống 5G LỜI CẢM ƠN Nghiên cứu tài trợ phần Cơng ty TNHH GIẢI PHÁP CƠNG NGHỆ ĐIỆN TỬ VIỆT TÀI LIỆU THAM KHẢO [1] K Yamanaka, S Shinjo, Y Komatsuzaki, S Sakata, K Nakatani, and Y Yamaguchi, “Overview and prospects of high power ISBN 978-604-80-7468-5 83 [4] [5] [6] [7] [8] [9] amplifier technology trend for 5G and beyjond 5G base stations,” IEICE Trans Electron., vol E104-C, no 10, pp 526–533, 2021 T Qi and S He, “Power up potential power amplifer technologies for 5G apllications,” IEEE Microwave Magazine, vol 20, no 6, pp 89–101, 2019 Y.-Q Lin and A Patterson, “Design solutions for 5G power amplifers using 0.15µm and 0.25 µm GaN HEMTs,” in Proc 2020 Internaltional Symposium on VLSI Design, Automation and Test (VLSI-DAT), 2020, Conference Proceedings, pp 1–3 S Nakajima, “GaN HEMTs for 5G base station applications,” in Proc 2018 IEEE International Electron Devices Meeting (IEDM), 2018, Conference Proceedings, pp 320–323 J Enomoto, R Ishikawa, and K Honjo, “Second harmonic treatment technique for bandwidth enhancement of GaN HEMT amplifier with harmonic reactive terminations,” IEEE Trans Microwave Theory and Techniques, vol 65, no 12, pp 4947 – 4952, 2017 K Unal and M B Yelten, “GaN-based high-efficiency class AB power amplifier design for sub-6 GHz 5G transmitter systems,” in Proc 2021 International Conference on Electrical and Electronics Engineering (ELECO), 2021, Conference Proceedings, pp 90–93 Y Park, D Minn, S Kim, J Moon, and B Kim, “A highly efficient power amplifer at 5.8 GHz using independent harmonic control,” IEEE Microwave and Wireless Components Letters, vol 27, no 1, pp 76–78, 2016 Z Dai, S He, J Peng, C Huang, W Shi, and J Pang, “A semianalytical matching approach for power amplifier with extended Chebyshev function and real frequency technique,” IEEE Trans Microwave Theory and Techniques, vol 65, no 10, pp 3892– 3902, 2017 Z Zhuang, Y Wu, Q Yang, M Kong, and W Wang, “Broadband power amplifier based on a generalized step-impedance quasiChebyshev lowpass matching approach,” IEEE Trans Plasma Science, vol 48, no 1, pp 311–318, 2020 ... báo [6] thiết kế khuếch đại công suất đạt hiệu suất PAE cực đại 56. 5% 3 .6 GHz, thấp so mạch báo PAE tần số làm việc Bài báo [7] đạt hiệu suất PAE cực đại 63 .5% 5.8 GHz, tức có PAE cao 1.5% so với. .. mạch khuếch đại công suất đạt hiệu suất 56. 5% tần số 3 .6 GHz [6] Một nghiên cứu khác tác giả Y Park đồng nghiệp dùng phương pháp điều khiển hài độc lập để thiết kế mạch khuếch đại công suất tần. .. báo [5] có hiệu suất PAE cực đại 79% 2.02 GHz kích thước mạch 64 mm × 50 mm, mạch báo có hiệu suất PAE nhỏ tần số làm việc (6 GHz) cao kích thước ISBN 978 -60 4-80-7 468 -5 82 mạch ( 36. 97 mm × 19.44