BÁO CÁO BÀI TẬP LỚN ĐỀ TÀI THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ĐẠT ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 2.4 GHZ

ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN – ĐIỆN TỬ BỘ MÔN VIỄN THÔNG _*** _ BÁO CÁO BÀI TẬP LỚN ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ĐẠT ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 2.4 GHZ GVHD: Đặng Ngọc Hạnh NHÓM: SINH VIÊN: Phan Đình Đạt – 1811890 Đỗ Đình Hòa – 1812313 TP HCM, THÁNG 05 NĂM 2022 MỤC LỤC Tính tốn thiết kế .4 1.1 Yêu cầu 1.2 Thông số transitor 1.3 Mơ hình mạch khuếch đại 1.4 Lý thuyết tính tốn Kết luận 15 DANH MỤC HÌNH Hình 1.1 Transistor BFP196W Hình 1.2 Mạch phân cực cho BJT Hình 1.4 Mơ hình mạch khuếc đại Hình 1.5 Mơ ma trận S độ lợi cực đại Hình 1.6 Tham số tính toán Hình 1.7 Đặc tuyến Gamma S Gamma L Hình 1.8 Sơ đồ mạch sau hiệu chỉnh ZS ZL 10 Hình 1.9 Ma trận S thông số sau hiệu chỉnh ZS ZL .10 Hình 1.10 Mô ZS ZL theo Smith_Chart .11 Hình 1.11 Phối hợp trở kháng ZL 12 Hình 1.12 Phối hợp trở kháng ZS 13 Hình 1.13 Sơ đồ mạch phối hợp trở kháng có độ lợi cao .14 Hình 1.14 Ma trận S thông số khác PHTK 14 Hình 1.15 Kết ngõ vào ngõ mạch khuếch đại .15 ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH ĐẠI CÔNG SUẤT ĐẠT ĐỘ LỢI LỚN NHẤT TẠI TẦN SỐ 2.4 GHZ (BFP196W) Tính tốn thiết kế 1.1 u cầu Thiết kế mạch khuếch đại công suất với: - Hoạt động tần số 2.4 GHz - Thiết kế để mạch độ lợi lớn - Các mạch PHTK thiết kế cho tất trường hợp sử dụng phần tử tập trung LC - Đánh giá tính tuyến tính mạch qua thơng số: P_1dB, IIP3 1.2 Thơng số transitor Hình 1.1 Transistor BFP196W - Tìm điểm phân cực tĩnh cho BJT IBB VCE: Hình 1.2 Mạch phân cực cho BJT Tiến hành mơ phỏng : VCE ⇒ 12V step 0.1 , IBB 20 μA ⇒ 100 μA step 10 μA Hình 1.3 Điểm làm việc BJT BFP196W - Điểm m1 là điểm làm việc của BJT BFP196W vùng tuyến tính có: VCE = 3V, IBB = 60 μA và Ic = mA 1.3 Mơ hình mạch khuếch đại Hình 1.4 Mơ hình mạch khuếc đại Hình 1.5 Mô ma trận S độ lợi cực đại - Kết quả mô phỏng: tìm được ma trận S và độ lợi cực đại mà mạch mang lại: 1.4 - Lý thuyết tính tốn Kết quả mơ phỏng cho thấy ma trận S, S Max và tính ổn định của mạch ở tần số 2.4 GHz + Ma trận S: S11= -1.858 , S22 =- 16.607, S21=3.546, S22=-8.743 Độ lợi cực đại max_gain(S) = 9.245 + S21 là tỉ số công suất giữa cổng và bằng 3.546 , chưa đạt giá trị tối đa là 9.635 Nên ta sẽ hiệu chỉnh số linh kiện để mạch đạt độ lợi lớn nhất - Để thiết kế mạch phối hợp trở kháng để công suất lớn độ lợi tổng cộng mạch khuếch đại tính sau: GT = GSG0GL GS, G0, GL định nghĩa hình bên G0 = |𝑆21|2 - GT được tính sau : - Để G Max thì ta cần phối hợp trở kháng sau : - Trong đó: - Ta thiết lập các công thức sau : Hình 1.6 Tham số tính tốn - Ta thu được đặc tuyến Gamma S và Gamma L: Hình 1.7 Đặc tuyến Gamma S Gamma L - Tiếp tục mô phỏng theo Gamma Sn và Gamma L: - Dựa vào ZL ZS tìm từ mơ Smith_Chart ta chỉnh lại thông số mạch: Hình 1.8 Sơ đồ mạch sau hiệu chỉnh ZS ZL - Kết quả thu được sau mô phỏng: Hình 1.9 Ma trận S thơng số sau hiệu chỉnh ZS ZL 10 Hình 1.10 Mơ ZS ZL theo Smith_Chart - Thiết kế mạch phối hợp trở kháng để đưa ZL 50 Ohm mà đội lợi không đổi cách dùng tool Smith_Chart ADS: 11 Hình 1.11 Phối hợp trở kháng ZL 12 Hình 1.12 Phối hợp trở kháng ZS - Sau có được thông số mạch phối hợp trở kháng ta thêm các phần tử cần thiết vào mạch 13 Hình 1.13 Sơ đồ mạch phối hợp trở kháng có độ lợi cao - Kết quả mơ phỏng: Hình 1.14 Ma trận S thông số khác PHTK 14 Hình 1.15 Kết ngõ vào ngõ mạch khuếch đại Ta thấy S21 = 9.244 xấp xỉ đạt cực đại, đạt được yêu cầu Kết luận - Dựa vào trình thiết kế mạch phối hợp trở kháng tần số 2.4 GHz, ta thấy độ lợi tối đa mạch khuếch đại đạt phụ thuộc nhiều vào L C kế giá trị vị trí - Bài tập lớn giúp nhóm nắm rõ bước cách phối hợp trở kháng ngõ vào ngõ ra, cách sử dụng Smith_Chart để thiết kế phối hợp trở kháng - Các tool ADS dùng thiết mạch kế mạch tốt