Bài 4 khuếch đại đa tầng

Bài : Khuếch đại đa tầng BÀI : KHU CH Đ I ĐA T NG (Multistage Amplifier) › M C ĐÍCH THÍ NGHI M Giúp sinh viên thực nghiệm khảo sát : Các đặc tính (độ lợi Av, tổng tr vào/ra,) mạch khuếch đại đa tầng ghép RC (ghép cascading) kiểu CE – CE CE – CC Tìm hiểu nguyên tắc hoạt động mạch khuếch đại vi sai (Differential Amplifier) › THI T B S D NG Bộ thí nghiệm ATS-11 Module thí nghiệm AM-103 Dao động ký, đồng hồ VOM (DVM) dây nối PH N I : C S LÝ THUY T Phần nhằm tóm lược vấn đề lý thuyết thật cần thiết phục vụ cho thí nghiệm câu hỏi chuẩn bị để sinh viên phải đọc kỹ trả lời trước nhà I.1 KHÁI NI M V M CH KHU CH Đ I ĐA T NG Các tầng khuếch đại đơn ghép lại với theo cách để tạo nên mạch khuếch đại đa tầng (Multistage Amplifier) nhằm đạt đến mục tiêu thiết kế cụ thể (chẳng hạn đáp ứng độ lợi, cải thiện đáp tuyến tần số, pha, triệt nhiễu, phối hợp tr kháng, ) Ii1 + Vi - Zi1 Io1 Av1 Ai1 Vo Zo Ii2 Vi Zi2 Io2 Av2 Ai2 Zo Iin Zin Avn Ain Z Hình 4-1 Độ lợi tổng cộng mạch : AvΣ = ± Av1 Av2 ….Avn AiΣ = ± Ai1 Ai2 ….Ain Có cách ghép : - Ghép gián tiếp (tức cách liên lạc AC) : dùng RC, biến áp, Optocouple, - Ghép trực tiếp (tức cách liên lạc DC) : ghép Darlington, ghép chồng (Cascode) Ghép gián ti p : a Ghép RC (Hình 4.2) Dùng tụ C để cách ly mặt DC tầng ghép, điều dễ dàng cho việc tính tốn thiết kế Tuy nhiên, cách ghép thích hợp với dạng tín hiệu có tần số đủ cao, lúc dung kháng XC tụ nhỏ độ tổn hao điện áp tín hiệu tụ thấp Đối với loại tín hiệu có tần số q thấp, biến đổi chậm khơng có tính chu kỳ tín hiệu tổn hao tụ lớn phải dùng tụ ghép có trị số điện dung lớn Hơn nữa, cách ghép gây độ dịch pha mạch khuếch đại bị giới hạn b i tần số cắt thấp fCL qua mắc lọc RC Bài : Mạch ghép đa tầng VCC + VCC Rc1 Rc2 Rb1-2 Rb1-1 T2 C3 Vo + C2 R1 T2 + C1 C1 T1 + T1 Rb2-2 Rb2-1 Vi + Re1 Re2 Ce1 + R3 Ce2 C2 R2 Hình 4-3: Mạch ghép biến áp Hình 4-2: Mạch ghép RC b Ghép biến áp (Hình 4.3) Giống cách ghép RC, cách ghép dùng biến áp để cách ly mặt DC tầng, dễ phối hợp tr kháng cải thiện đáp ứng tần số cao Cách ghép thư ng dùng tầng khuếch đại cao tần, trung tần khuếch đại công suất cung cấp tải Hạn chế cách ghép kích thước trọng lượng cồng kềnh Ghép trực ti p : Một giải pháp dễ dàng hữu ích ghép trực tiếp DC Với cách ghép biến động điểm làm việc tĩnh Q tầng có liên hệ với (hiện tượng trơi mức DC), vấn đề đặt điểm làm việc tĩnh Q phải chọn cho phù hợp với nhiều tầng, tức cách xếp hình thức ghép cơng việc quan trọng xuất nhiều đòi hỏi trái ngược mà nhà thiết kế cần phải thỏa mãn BJT-Si thư ng dùng ICBO nhỏ, ổn định tiên đốn thơng số, độ lợi dịng lớn dịng collector nhỏ Tuy nhiên BJT-Si có điểm bất lợi : β nhạy với nhiệt độ, Với BJT loại, có 32 = cách xếp sau : cách ghép Cascode : CC-CB, CB-CC, CE-CB, CB-CE, CC-CE, CE-CC cách ghép Darlington : CE-CE, CB-CB, CC-CC a Ghép Cascode : + VCC + VCC + VCC R1 R1 R2 R1 T2 vo vo T2 T1 vi R2 vo T1 vi R1 R1 Ghép CE-CC T2 R1 T1 vi Ghép CC-CB Ghép CE-CB + VCC + VCC + VCC R2 R2 T1 T1 vi T2 R1 Ghép CC-CE R1 R1 vo T1 T2 vi vo T2 vi vo R3 Ghép CB-CE Hình 4-4 R2 Ghép CB-CC Bài : Khuếch đại đa tầng b Ghép Darlington : T1 vo vi vi vo T2 T1 vo T2 T1 vi T2 CE-CE CC-CC CB-CB Hình 4-5 I.2 PHÂN TÍCH M CH KHU CH Đ I ĐA T NG GHÉP RC KIỂU CECE Hình 4-6a sơ đồ mạch khuếch đại đa tầng ghép RC kiểu CE-CE VCC = 12V Rc1 1K Rb1-2 100K 10K C5 β1 =250 + T1 22MF Rb2-2 + 4K7 Re1 470 Zi B1 Vi ib1 Rb1-1//Rb2-1 C1 C2 4,7MF 27K Re2 Vo1 Rc1 Zi2 + 120 C6 0,1MF Hình 4-6a hie1 RBB1 Vo 22MF T2 22MF Rb2-1 Vi C7 β2 =250 + C1 Rc2 1K + Rb1-1 ib2 B2 C2 Rb1-2//Rb2-2 hfe2.ib2 hfe1.ib1 E2 Hình 4-6b Mạch tương đương AC ⇒ - Với T2 : VBB1 = VBB1 − V BE RBB1 + (1 + β ) Re1 h fe1 = 25 mV I C1 (mA) I B1 = hie1 VBB2 = ⇒ I B2 hie R b 2−1 VCC R b1−1 + R b 2−1 R b 2− VCC R b1− + R b 2− VBB − V BE = R BB + (1 + β ) Re h fe = 25 mV I C (mA) Rc2 hie2 RBB2 E1 Khảo sát DC : - Với T1 : Vo2 RBB1 = Rb1−1 Rb 2−1 Rb1−1 + Rb 2−1 I E1 ≈ I C1 = βI B1 R BB = Rb1− Rb 2− Rb1− + Rb 2− I E ≈ I C = βI B2 Zo Bài : Mạch ghép đa tầng Khảo sát AC : - Tổng tr ngõ vào tầng T2 : Z in = R BB // hie = Rb1− Rb 2− hie - Độ lợi điện áp Av1 tầng T1 : h fe1 ( Rc1 // R BB // hie ) v v i Av1 = out1 = o1 b1 = − vin1 ib1 vi1 hie1 - Độ lợi điện áp Av2 tầng T2 : ⎛ vout vo ib = = (− h fe RC )⎜⎜ vin ib v i ⎝ hie - Độ lợi điện áp toàn mạch : Avo = Av1 x Av2 Av = Av = Hay: ⎞ ⎟⎟ ⎠ ⎛ RC1 // R BB vout vo ib ib1 = = (− h fe RC )⎜⎜ − h fe1 RC1 // RBB + hie vin ib ib1 vi ⎝ - Tổng tr vào toàn mạch : Zi = Zi1 = RBB1//hie1= Rb1-1 // Rb2-1 //hie1 - Tổng tr toàn mạch : Zo = RC2 I.3 ⎞⎛ ⎞ ⎟⎟ ⎟⎟⎜⎜ ⎠⎝ hie1 ⎠ PHÂN TÍCH M CH KHU CH Đ I ĐA T NG GHÉP RC KIỂU CECC Hình 4-7a sơ đồ mạch khuếch đại đa tầng ghép RC kiểu CE-CC VCC = 12V Rc1 1K Rb1-1 Rb1-3 β3=250 27k 10K + C3 C1 T3 β1=250 + T1 22MF 22MF Vo Rb2-3 Rb2-1 Vi + 4K7 Re1 470 C2 4,7MF 47k Re3 1K Hình 4-7a Zi Vi B1 ib1 Rb1-1//Rb2-1 RBB1 C1 Vo1 Rc1 hie1 hfe1 ib1 ib3 hie3 Zi3 B3 Rb1-3//Rb2-3 Vo2 Re3.hfe3 RBB3 E1 Zo Hình 4-7b: Mạch tương đương tín hiệu nhỏ Giải tích tương tự khảo sát mạch Khảo sát DC : - Với T1 : hie1 = 25 mV - Với T3 : hie3 = 25 mV mục I.2, ta dễ dàng tìm kết sau : h fe1 I C1 (mA) h fe I C (mA) Bài : Khuếch đại đa tầng Khảo sát AC : - Tổng tr ngõ vào tầng T3 : Z in = R BB [hie3 + Re3 h fe ] [ - Độ lợi điện áp Av1 tầng T1 : ] h fe1 ( Rc1 Z in ) ⎡ ⎤ vout1 vo1 ib1 = − h fe1 [ Rc1 RBB //( hie + Re3 h fe3 )] ⎢ ⎥ = − = vin1 ib1 vi1 hie1 ⎣ hie1 ⎦ - Độ lợi điện áp Av2 tầng T2 mắc theo kiểu CC : Av = - Độ lợi điện áp toàn mạch : Avo = Av1 x Av3 Av1 = - Tổng tr vào toàn mạch : - Tổng tr toàn mạch : Zi = Zi1 = RBB1//hie1= Rb1-1 // Rb2-1 //hie1 ⎛ h + ( RC1 // RBB ) ⎞ ⎟ Z o = Re3 // ⎜ ie3 ⎜ ⎟ h fe ⎝ ⎠ Bài : Mạch ghép đa tầng PH N II : TI N TRÌNH THÍ NGHI M Sau hiểu kỹ vấn đề lý thuyết nhắc lại nhấn mạnh PH N I, phần bao gồm trình tự bước phải tiến hành phịng thí nghiệm II.1 KHU CH Đ I GHÉP ĐA T NG RC (M ch A4-1) Mạch thí nghiệm : (Hình 4-1) Cấp nguồn +12V nguồn DC POWER SUPPLY cho mạch A4-1 II.1.1 Khảo sát DC t ng t ng đ n : 100 100uF 10K 27K 1K 100K IN 22uF J4 J2 T1 1K C7 T3 J3 330p 22uF J1 T2 22uF 22uF J5 4K7 470 4u7 27K 1K A 27K 120 0.1 T1:T3 - C1815 Hình 4-1: Mạch khuếch đại ghép đa tầng (Mạch A4-1) (Chú ý: Khi có tín hiệu nhiễu cao tần, tụ C6 để tạo mạch phản hồi âm khử nhiễu) T ng T1 : Xác định điểm làm việc tĩnh Q1 (ICQ1, VCEQ1) transistor T1 : Đo điện áp điểm A : VA = Đo điện áp VCEQ1 = ⇒ I CQ1 = Vậy : VA − VCEQ1 R3 + R4 = Q1 (ICQ1, VCEQ1) = T ng T2 : Xác định điểm làm việc tĩnh Q2 (ICQ2, VCEQ2) transistor T2 : Đo điện áp VCEQ2 = ⇒ I CQ = Vậy : VA − VCEQ1 R10 + R11 = Q2 (ICQ2, VCEQ2) = T ng T3 : Xác định điểm làm việc tĩnh Q3 (ICQ3, VCEQ3) transistor T3 : Đo điện áp VCEQ3 = VA − VCEQ ⇒ I CQ = = R7 Vậy : Q3 (ICQ3, VCEQ3) = Bài : Khuếch đại đa tầng II.1.2 Khảo sát AC t ng t ng đ n: Vẫn cấp nguồn +12V cho mạch A4-1 II.1.2.A Khảo sát AC t ng T1 : Xác định độ lợi điện áp Av1 độ lệch pha ΔΦ1 tầng T1 : ♦ Khảo sát riêng tầng T1 hình 4-2 ♦ Dùng tín hiệu AC từ máy phát sóng (FUNCTION GENERATOR) để đưa đến ngõ vào IN tầng T1 chỉnh máy phát để có: Sóng Sin, f= 10Khz Điều chỉnh biên độ máy phát tín hiệu đưa vào ngõ vào IN cho biên độ tín hiệu ngõ OUT T1 không bị méo dạng 10K Function Generator ATS-11N OUT 1K C1815 22uF Osciloscope In 4K7 470 Ext 4u7 Hình 4-2: Mạch khuếch đại dùng tầng T1 (Mạch A4-1) ♦ Dùng dao động ký để quan sát tín hiệu ghi nhận điện áp ngõ vào VIN ngõ VOUT (tại cực C T1) ghi kết qủa vào bảng Thông số c n đo VOUT Độ l i n áp Av1= Độ l ch pha ΔΦ Tr số n áp vào VIN (p-p) = VOUT(p-p) VIN(p-p) Xác định tổng trở vào tầng T1 : (Hình 4-3) Bước 1: Giữ nguyên biên độ tín hiệu vào VIN1 , Bước 2: Mắc biến tr VR 10K (trên thiết bị ATS) với ngõ vào IN T1 hình 43 Bước 3: Chỉnh biến tr VR biên độ tín hiệu VIN = 0,5 VIN1 Bước 4: Tắt nguồn, dùng VOM (DVM) đo giá trị VR Đây giá trị tổng tr vào Zin1 = …………… 10K Bài : Mạch ghép đa tầng 1K 10K Function Generator ATS-11N VR OUT C1815 22uF Osciloscope In 4K7 470 Ext 4u7 Hình 4-3: Cách xác định tổng trở vào Zi T1 Xác định tổng trở tầng T1 : : (Hình 4-4) Bước 1: Giữ nguyên biên độ tín hiệu vào VIN1 Đo VOUT1 = ……… Bước 2: Mắc biến tr VR10K (trên thiết bị ATS) với ngõ OUT T1 hình 4- Bước 2: Chỉnh VR biên độ tín hiệu VOUT = 0,5 VOUT1 Bước 3: Tắt nguồn, dùng VOM (DVM) đo giá trị VR Đây giá trị tổng tr Zout1 = ……… 10K Function Generator ATS-11N OUT 1K C1815 22uF Osciloscope 10K 4K7 470 VR In 4u7 Hình 4-4: Cách xác định tổng trở Zo T1 So sánh giá trị đo với kết qủa tính phần Câu hỏi chuẩn b nhà (Ph n I) Báo Cáo Thí Nghi m Ghi nhận xét vào bảng A4-1 Ext Bài : Khuếch đại đa tầng Bảng A4-1 Thơng số Đo đ c thực nghi m Tính tốn lý thuy t Av1 ΔΦ1 Zin1 Zout1 Nhận xét II.1.2.B Khảo sát AC t ng T2 : Vẫn cấp nguồn +12 V cho mạch A4-1 ♦ Ngắn mạch J2 để khảo sát tầng T2 hình 4-5 100K 22uF OUT IN 1K J2 22uF Funct i on Gener at or ATS- 1N Osci l oscope C1815 27K 120 In Ext 0.1 Hình 4-5 Mach khu ch đ i dùng t ng T2 (M ch A4-1) ♦ Tương tự đo thông số Av2, ΔΦ2, Zin2, Zout2 ghi kết qủa vào bảng A4-2 ♦ So sánh giá trị đo với kết qủa tính phần Câu hỏi chuẩn b nhà (Ph n I) Báo Cáo Thí Nghi m Ghi nhận xét vào bảng A4-2 Bảng A4-2 Thơng số Av2 ΔΦ2 Zin2 Zout2 Nhận xét Tính tốn lý thuy t Đo đ c thực nghi m Bài : Mạch ghép đa tầng II.1.2.C Khảo sát AC t ng T3 : Vẫn cấp nguồn +12 V cho mạch A4-1 ♦ Nối tín hiệu AC từ máy phát vào tụ C3 để khảo sát riêng tầng T3 ♦ Tương tự đo thông số Av3, ΔΦ3, Zin3, Zout3 ghi kết qủa vào bảng A4-3 ♦ So sánh giá trị đo với kết qủa tính phần Câu hỏi chuẩn b nhà (Ph n I) Báo Cáo Thí Nghi m Ghi nhận xét vào bảng A4-3 Bảng A4-3 Thông số Đo đ c thực nghi m Tính tốn lý thuy t Av3 ΔΦ3 Zin3 Zout3 Nhận xét ♦ Dựa vào k t qủa đo : bảng A4-1, 2, tính Av (Av tính) ghép liên tầng - T1&T2 : Av1,2 (tính) = Av1.Av2 ………………………………… - T1&T3&T2 : Av1,3,2 (tính) = Av1.Av3 Av2 = ………………………………… = II.1.3 Khảo sát m ch khu ch đ i ghép t ng RC (dùng transistor T1 & T2) : ♦ Vẫn cấp nguồn +12 V cho mạch A3-1 (Hình 4-6) ♦ Ngắn mạch J1, J4 để ghép tầng khuếch đại T1 & T2 mạch C5-R8//R9 100 100uF 10K 27K 1K 100K J4 IN 22uF J2 T1 J1 1K C7 T3 J3 330p 22uF T2 22uF 22uF J5 4K7 470 4u7 47K 1K 27K 120 0.1 T1:T3 - C1815 Hình 4- 6: Mach khu ch đ i đa tâng ghép RC dùng T1 & T2 ♦ Đưa tín hiệu AC từ máy phát sóng để đưa đến ngõ vào IN mạch khuếch đại Chỉnh máy phát tín hiệu : Sóng Sine, f= 10 Khz, điều chỉnh biên độ máy phát tín hiệu ngõ vào IN cho biên độ tín hiệu ngõ OUT T2 không bị méo Ghi nhận độ lợi Av1,2 độ lệch pha ΔΦΣ1,2 ngõ vào ngõ ghi kết qủa vào bảng A4-4 Đo tổng tr ngõ vào mạch liên tầng T1& T2 : Zin1,2 = ………………… Đo tổng tr ngõ mạch liên tầng T1& T2 : Zout1,2 = ………………… Bảng A4-4 Bài : Khuếch đại đa tầng Thông số c n đo VOUT Độ l i n áp Av1,2 = Độ l ch pha ΔΦΣ1,2 Tr số n áp vào VIN (p-p) = VOUT(p-p) VIN(p-p) Tổng tr vào tồn m ch Zín1,2 Tổng tr vào toàn m ch Zout1,2 ♦ So sánh hệ số khuếch đại Av (tính) ghép liên tầng T1,T2 với kết qủa Av đo thực nghiệm Giải thích ♦ Tính h số m t mát nối liên t ng: ΔAv (CR) [%] = [Av (tính) –Av (đo)].100/ Av(tính) = II.1.4 Khảo sát m ch khu ch đ i ghép t ng T1,T2 qua t ng lặp Emitter T3 (T1,T3& T2) : ♦ Vẫn cấp nguồn +12 V cho mạch A3-1, (Hình 4-7) ♦ Ngắn mạch J1, J3, J5 để ghép tầng khuếch đại T1, T2 qua tầng lặp T3 100 100uF 10K 27K 1K 100K J4 IN 22uF J2 C7 T3 T1 J1 1K J3 330p 22uF T2 22uF 22uF J5 4K7 470 4u7 27K 1K 27K 120 0.1 T1:T3 - C1815 Hình 4-7 : Bộ khuếch đại với lặp lại emitter ghép tầng ♦ Đưa tín hiệu AC từ máy phát tín hiệu để đưa đến ngõ vào IN mạch khuếch đại Chỉnh máy phát tín hiệu : Sóng Sine, f= 10 Khz, điều chỉnh biên độ máy phát tín hiệu ngõ vào IN cho biên độ tín hiệu ngõ OUT T2 không bị méo Ghi nhận độ lợi Av độ lệch pha ngõ vào ngõ ghi kết qủa vào bảng A4-5 Đo tổng tr ngõ vào mạch liên tầng T1, T3 & T2 : Zin,1,3,2 = ………………… Đo tổng tr ngõ mạch liên tầng T1, T3 & T2 : Zout1,3,2 = ………………… Bài : Mạch ghép đa tầng Thông số c n đo VOUT Độ l i n áp Av1,3,2 = Độ l ch pha ΔΦΣ1,3,2 Bảng A4-5 Tr số n áp vào VIN (p-p) = VOUT(p-p) VIN(p-p) Tổng tr vào toàn m ch Zin1,3,2 Tổng tr vào toàn m ch Zout1,3,2 ♦ So sánh kết qủa Av1,3,2 (tính) ghép liên tầng T1,T3,T2 với kết qủa Av1,3,2 đo thực nghiệm Giải thích ♦ Tính h số m t mát nối liên t ng: ΔAv (T3) [%] = [Av1,2,3 (tính) –Av (đo)].100/ Av(tính) = ♦ So sánh giá tr h số m t mát h số khu ch đ i hai trư ng h p nối t ng m ch CR t ng lặp l i emitter Giải thích k t ♦ Giải thích vai trị t ng đ m m ch ghép liên t ng II.2 KHU CH Đ I VI SAI (M ch A3-2) II.2.1 S ♦ ♦ ♦ đồ nối dây : (Hình 4-8) Cấp nguồn +12V cho mạch A3-2 Ngắn m ch cực E1 E2 để bỏ qua vai trò biến tr P2 Nối J3, J4 để sử dụng biến tr P1, P4 = 20K chỉnh phân cực cho T1, T2 Bài : Khuếch đại đa tầng R1 R2 10K B R6 2K R5 2K C1 100 OUT 0.1 1K R7 5K1 V P1 20K R10 A J4 P2 100K R3 47K P3 5K P4 20K R9 47K R8 1K5 D 390 T1:T3,T5:T6 -C1815 Hình 4-8: Sơ đồ khuếch đại vi sai II.2.2 Các bước thí nghi m: II.2.2A Sử dụng tải điện trở R4 : ♦ Nối J1 để sử dụng tải R4 Vặn hai biến tr nối đất UB(T1) = UB (T2) = Dùng đồng hồ đo chênh lệch hai collector (C1 C2) cặp transistor vi sai T1 - T2 Ghi giá trị Ura = ……………… Nếu Ura = Uoffset ≠ , giải thích nguyên nhân sao? Xác định chiều Ura, để xem transistor T1 –T2 cấm Vặn từ từ biến tr lối vào Ura= Đo UB0 tương ứng ghi vào bảng A4-6 Ura =0v UB0 (T1) Bảng A4-6 UB0 (T2) Vặn biến tr P1 P4 để tăng dần bước UB (T1) UB (T2) bước, đo giá trị lối vào UB (T1) UB (T2) giá trị Ura tương ứng Xác lập giá trị hệ số khuếch đại vi sai ứng với cặp UB (T1), UB (T1) theo biểu thức : Av = (Ura-Uoffset) / UB (T1) - UB (T2) Bảng A4-7 UB (T1) UB (T2) Ura Av Xác định khoảng UB (T1) UB (T2) mà hệ số Av không đổi Bài : Mạch ghép đa tầng II.2.2B Sử dụng tải nguồn dòng: ♦ Ngắt J1, nối J2 để sử dụng tải nguồn dòng T3 ♦ Lặp lại thí nghiệm (bước 4, 5) ghi vào bảng A4-8 Bảng A4-8 UB (T1) UB (T2) Ura Av ♦ So sánh kết cho trường hợp Giải thích vai trò T3 ... ghi kết qủa vào bảng A4 -4 Đo tổng tr ngõ vào mạch liên tầng T1& T2 : Zin1,2 = ………………… Đo tổng tr ngõ mạch liên tầng T1& T2 : Zout1,2 = ………………… Bảng A4 -4 Bài : Khuếch đại đa tầng Thông số c n đo... mạch A3-1 (Hình 4- 6) ♦ Ngắn mạch J1, J4 để ghép tầng khuếch đại T1 & T2 mạch C5-R8//R9 100 100uF 10K 27K 1K 100K J4 IN 22uF J2 T1 J1 1K C7 T3 J3 330p 22uF T2 22uF 22uF J5 4K7 47 0 4u7 47 K 1K 27K 120... Hình 4- 4 R2 Ghép CB-CC Bài : Khuếch đại đa tầng b Ghép Darlington : T1 vo vi vi vo T2 T1 vo T2 T1 vi T2 CE-CE CC-CC CB-CB Hình 4- 5 I.2 PHÂN TÍCH M CH KHU CH Đ I ĐA T NG GHÉP RC KIỂU CECE Hình 4- 6a