Tai liu lp trinh h thng

Tài liệu Lập trình hệ thống Chương Chương KIẾN TRÚC VÀ HOẠT ĐỘNG CỦA HỆ VI XỬ LÝ / MÁY TÍNH Cấu trúc luận lý Máy tính số (Digital computer) máy giải vấn đề cách thực thị người cung cấp Chuỗi thị gọi chương trình (program) Các mạch điện tử máy tính số thực số giới hạn thị đơn giản cho trước Tập hợp thị gọi tập lệnh máy tính Tất chương trình muốn thực thi phải biến đổi sang tập lệnh trước thi hành Các lệnh là: - Cộng số So sánh với Di chuyển liệu Tập lệnh máy tính tạo thành ngơn ngữ giúp người tác động lên máy tính, ngơn ngữ gọi ngôn ngữ máy (machine language) Tuy nhiên, hầu hết ngôn ngữ máy đơn giản nên để thực yêu cầu đó, người thiết kế phải thực cơng việc phức tạp Đó chuyển yêu cầu thành thị có chứa tập lệnh máy Vấn đề giải cách thiết kế tập lệnh thích hợp cho người tập lệnh cài đặt sẵn máy (built-in) Ngôn ngữ máy gọi ngôn ngữ cấp (L1) ngôn ngữ vừa hình thành gọi ngơn ngữ cấp (L2) Tuy nhiên, thực tế, để thực được, ngôn ngữ L1 L2 không khác nhiều Như vậy, ngôn ngữ L2 không thật giúp ích nhiều cho người thiết kế Do đó, tập lệnh hình thành hướng người nhiều máy tính, tập lệnh tạo thành ngôn ngữ ta gọi ngơn ngữ L3 Ta viết chương trình L3 tồn máy tính sử dụng ngơn ngữ L3 (máy ảo L3) Các chương trình dịch sang ngơn ngữ L2 thực thi chương trình dịch L2 Việc xây dựng tồn chuỗi ngơn ngữ, ngơn ngữ tạo thích hợp ngơn ngữ trước tiếp tục nhận ngơn ngữ thích hợp Sơ đồ máy ảo n cấp biểu diễn sau: Phạm Hùng Kim Khánh Trang Tài liệu Lập trình hệ thống Chương Cấp n Máy ảo Mn dùng ngơn ngữ máy Ln Chương trình Ln dịch thành ngôn ngữ máy cấp thấp Cấp Máy ảo M3 dùng ngôn ngữ máy L3 Chương trình L3 dịch thành ngơn ngữ L2 hay L1 Cấp Máy ảo M2 dùng ngôn ngữ máy L2 Chương trình L2 dịch thành ngơn ngữ máy L1 Cấp Máy tính số M1 dùng ngơn ngữ máy L1 Chương trình L1 thực thi trực tiếp mạch điện tử Hình 1.1 Máy ảo n cấp Một máy tính số có n cấp xem có n-1 máy ảo khác nhau, máy ảo có ngơn ngữ máy riêng Các chương trình viết máy ảo khơng thể thực thi trực tiếp mà phải dịch thành ngôn ngữ máy cấp thấp Chỉ có máy thật dùng ngơn ngữ máy L1 thực thi trực tiếp mạch điện tử Một lập trình viên sử dụng máy ảo cấp n không cần biết tất trình dịch Chương trình máy ảo cấp n thực thi cách dịch thành ngôn ngữ máy cấp thấp ngôn ngữ máy dịch thành ngôn ngữ máy thấp hay dịch trực tiếp thành ngôn ngữ máy L1 thực thi trực tiếp mạch điện tử Phạm Hùng Kim Khánh Trang Tài liệu Lập trình hệ thống Chương Về bản, máy tính gồm có cấp: Cấp Cấp ngơn ngữ hướng vấn đề Dịch (chương trình dịch) Cấp Cấp ngơn ngữ hợp dịch Dịch (hợp dịch) Cấp Cấp hệ điều hành Dịch phần (hệ điều hành) Cấp Cấp máy quy ước Thơng dịch (vi chương trình) Cấp Cấp vi lập trình Vi chương trình (phần cứng) Cấp Cấp logic số Hình 1.2 – Các cấp máy tính số Cấp phần cứng máy tính Các mạch điện tử cấp thực thi chương trình ngơn ngữ máy cấp Trong cấp logic số, đối tượng quan tâm cổng logic Các cổng xây dựng từ nhóm transistor Cấp cấp ngơn ngữ máy thật Cấp có chương trình gọi vi chương trình (microprogram), vi chương trình có nhiệm vụ thông dịch thị cấp Hầu hết lệnh cấp di chuyển liệu từ phần đến phần khác máy hay thực việc số kiểm tra đơn giản Mỗi máy cấp có hay nhiều vi chương trình chạy chúng Mỗi vi chương trình xác định ngơn ngữ cấp Các máy cấp có nhiều điểm chung máy cấp hãng sản xuất khác Các lệnh máy cấp thực thi cách thông dịch vi chương trình mà khơng phải thực thi trực tiếp phần cứng Cấp thứ thường cấp hỗn hợp Hầu hết lệnh ngôn ngữ cấp máy có ngơn ngữ cấp thời có thêm tập lệnh mới, tổ chức Phạm Hùng Kim Khánh Trang Tài liệu Lập trình hệ thống Chương nhớ khác khả chạy hay nhiều chương trình song song Các lệnh thêm vào thực thi trình thơng dịch chạy cấp 2, gọi hệ điều hành Nhiều lệnh cấp thực thi trực tiếp vi chương trình số lệnh khác thơng dịch hệ điều hành (do đó, cấp cấp hỗn hợp) Cấp thật dạng tượng trưng cho ngôn ngữ Cấp cung cấp phương pháp viết chương trình cho cấp 1, 2, dễ dàng Các chương trình viết hợp ngữ dịch sang ngơn ngữ cấp 1, 2, sau thông dịch máy ảo hay thực tương ứng Cấp bao gồm ngôn ngữ thiết kế cho người lập trình nhằm giải vấn đề cụ thể Các ngôn ngữ gọi cấp cao Một số ngôn ngữ cấp cao Basic, C, Cobol, Fortran, Lisp, Prolog, Pascal ngôn ngữ lập trình hướng đối tượng C++, J++, … Các chương trình viết ngơn ngữ thường dịch sang cấp hay trình biên dịch (compiler) Giao tiếp ngoại vi Ta phân biệt tất phương pháp xuất / nhập liệu: - Nhập / xuất cách hỏi trạng thái thiết bị ngoại vi (polling) Nhập / xuất ngắt (interrupt) Nhập / xuất cách truy xuất trực tiếp vào nhớ dùng phần cứng phụ trợ (DMA) 2.1 Nhập / xuất liệu cách hỏi vòng (polling) Ta biết vấn đề điều khiển nhập / xuất liệu đơn giản trường hợp thiết bị ngoại vi lúc làm việc với μP Ta ví dụ hiển thị Led đoạn lúc sẵn sàng hiển thị liệu mà μP gởi liệu Tuy nhiên, thực tế, lúc μP làm việc với thiết bị ngoại vi có tính Ví dụ làm việc với máy in, μP yêu cầu in máy in không sẵn sàng (giả sử hết giấy, kẹt giấy, …) Khi đó, μP phải kiểm tra xem thiết bị mà cần giao tiếp có sẵn sàng hay khơng thiết bị sẵn sàng thực trao đổi liệu Để kiểm tra thiết bị ngoại vi, μP phải sử dụng tín hiệu bắt tay (handshake) xác định thiết bị, xem thiết bị có yêu cầu trao đổi liệu Các tín hiệu lấy từ mạch giao tiếp người thiết kế tạo Giả sử hệ thống có thiết bị ngoại vi, thiết bị có liệu cần truyền đến μP gởi xung để chốt liệu đồng thời tạo tín hiệu sẵn sàng cho thiết bị Khi μP kiểm tra tín hiệu sẵn sàng thiết bị đọc liệu vào từ mạch chốt xố tín hiệu sẵn sàng Trong trường hợp μP muốn gởi liệu thiết bị 2, đọc tín hiệu sẵn sàng thiết bị 2, thiết bị nhận liệu μP gởi liệu mạch chốt thiết bị đọc liệu vào Phạm Hùng Kim Khánh Trang Tài liệu Lập trình hệ thống Chương 2.2 Ngắt xử lý ngắt Trong cách thức thực trao đổi liệu cách hỏi vòng trên, trước tiến hành thực μP phải kiểm tra trạng thái sẵn sàng thiết bị ngoại vi Tuy nhiên thực tế ta cần phải tận dụng khả μP để làm công việc khác mà tốn thời gian kiểm tra thiết bị, có yêu cầu trao đổi liệu tạm dừng cơng việc Cách làm việc gọi ngắt μP, có ngắt xảy ta phải thực gọi chương trình phục vụ ngắt địa xác định μP Các tín hiệu ngắt từ thiết bị ngoại vi đưa vào μP thông qua chân NMI hay INTR 2.2.1 Các loại ngắt ™ Ngắt cứng: yêu cầu ngắt từ chân NMI hay INTR Ngắt cứng NMI ngắt khơng che cịn ngắt cứng INTR che Các lệnh CLI (Clear Interrupt) STI (Set Interrupt) ảnh hưởng đến việc μP có chấp nhận yêu cầu ngắt chân INTR hay khơng u cầu ngắt chân INTR có kiểu ngắt từ 00h ÷ FFh Kiểu ngắt đưa vào bus liệu để μP xác định kiểu ngắt (dùng cho thiết bị ngoại vi khác nhau) 74LS245 VCC 19 DIR G A8 A7 A6 A5 A4 A3 A2 A1 B8 B7 B6 B5 B4 B3 B2 B1 11 12 13 14 15 16 17 18 INT7 INT6 INT5 INT4 8 10 11 12 13 14 15 16 17 18 19 20 VCC GND AD15 AD14 A16/S3 AD13 A17/S4 AD12 A18/S5 AD11 A19/S6 AD10 BHE/S7 AD9 MN/MX AD8 RD AD7 AD6 HOLD (RQ/GT0) AD5 HLDA (RQ/GT1) WR (LOCK) AD4 IO/M (S2) AD3 DT/R (S1) AD2 DEN (S0) AD1 ALE (QS0) AD0 INTA (QS1) NMI INTR TEST CLK READY GND RESET 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 8086 11 12 INT3 INT2 INT1 INT0 Hình 1.3 – Kết nối ngắt đơn giản ™ Ngắt mềm: ngắt thực phần mềm tác động người sử dụng 2.2.2 Đáp ứng μP có yêu cầu ngắt Khi có yêu cầu ngắt đến μP phép ngắt, μP thực công việc sau: - [SP] ← SP – 2, [SP] ← FR (Flag Register): cất ghi cờ vào stack IF ← 0, TF ← 0: không cho thực ngắt khác SP ← SP – 2, [SP] ← CS: cất địa đoạn mã vào stack SP ← SP – 2, [SP] ← IP: cất địa trở sau phục vụ ngắt Phạm Hùng Kim Khánh Trang Tài liệu Lập trình hệ thống - Chương IP ← [Số_hiệu_ngắt*4], CS ← [Số_hiệu_ngắt*4 + 2]: lấy lệnh địa phục vụ ngắt tương ứng Sau kết thúc chương trình phục vụ ngắt (khi gặp lệnh IRET): + IP ← [SP], SP ← SP + + CS ← [SP], SP ← SP + 2: lấy lại địa trước gọi chương trình phục vụ ngắt + FR ← [SP], SP ← SP + 2: lấy lại giá trị ghi cờ 2.2.3 Xử lý ưu tiên ngắt Như ta biết trên, μP thực lệnh, có ngắt xảy μP tạm ngừng chương trình thực thi chương trình phục vụ ngắt Trong thực tế có trường hợp có nhiều yêu cầu ngắt khác lúc, μP phục vụ cho ngắt theo thứ tự ưu tiên với nguyên tắc ngắt có mức ưu tiên cao phục vụ cho ngắt trước Các mức ưu tiên ngắt (từ mức thấp đến mức cao nhất): - Ngắt thực chạy lệnh (INT 1) Ngắt che INTR Ngắt không che NMI Ngắt nội (INT 0: xảy phép chia số 0, ngắt mềm) 2.3 Nhập / xuất liệu DMA (Direct Memory Access) Trong phương thức trao đổi liệu hai phần trình bày việc trao đổi liệu thiết bị ngoại vi hệ thống thường theo trình tự sau: từ ngoại vi đến vi xử lý vào nhớ hay từ nhớ đến vi xử lý ghi ngoại vi Trong thực tế có trường hợp ta cần thực trao đổi liệu ngoại vi nhớ Khi người ta đưa chế truy xuất nhớ trực tiếp (DMA) Để thực vấn đề này, hệ vi xử lý thông thường dùng thêm mạch chuyên dụng để điều khiển trình truy xuất nhớ trực tiếp (DMAC – Direct Memory Access Controller) Có tất chế hoạt động: ¾ Tận dụng thời gian CPU không dùng bus: Ta phải dùng thêm mạch phát chu kỳ xử lý nội CPU tận dụng chu kỳ để thực trao đổi liệu ¾ Treo CPU để trao đổi byte: CPU không bị treo khoảng thời gian dài mà bị treo thời gian ngắn đủ để trao đổi byte liệu nhớ ngoại vi Do đó, cơng việc CPU khơng bị gián đoạn mà bị chậm ¾ Treo CPU khoảng thời gian để trao đổi khối liệu: Trong chế này, CPU bị treo suốt trình trao đổi liệu - CPU ghi từ lệnh từ chế độ làm việc vào DMAC Khi thiết bị ngoại vi có yêu cầu trao đổi liệu, gởi tín hiệu DRQ = (DMA Request) đến DMAC Phạm Hùng Kim Khánh Trang Tài liệu Lập trình hệ thống - - Chương DMAC gởi tín hiệu HRQ (Hold Request) đến chân HOLD CPU để yêu cầu treo CPU Tín hiệu giữ mức cao hết trình trao đổi liệu Sau nhận yêu cầu treo, CPU thực hết chu kỳ bus m?nh treo bus gởi tín hiệu HLDA (Hold Acknowledge) để báo cho DMAC biết sử dụng bus DMAC chuyển liệu từ nhớ đến ngoại vi cách: đưa địa byte bus địa đưa tín hiệu MEMR để đọc byte từ nhớ, DMAC đưa tín hiệu IOW để ghi liệu ngoại vi Sau đó, DMAC giảm số byte cần truyền, cập nhật địa nhớ lặp lại trình hết byte cần truyền μP HOLD HLDA Address bus Data bus DMAC HRQ DRQ I/O DRQ HACK DACK DACK Memory Control bus Hình 1.4 – Giao tiếp DMAC với hệ vi xử lý Hai tín hiệu dùng để yêu cầu treo chấp nhận yêu cầu treo CPU dùng cho chế DMA HOLD HLDA mô tả sau: T4 hay T1 CLK HOLD HLDA Hình 1.5 – Tín hiệu HOLD HLDA Phạm Hùng Kim Khánh Trang Tài liệu Lập trình hệ thống Chương Bus CPU Bus hệ thống (system bus) Registers ALU Memory board I/O board Bus nội (on-chip bus) Đồng xử lý Bus cục (local bus) Hình 1.6 - Các bus hệ thống máy tính Bus đường truyền tín hiệu điện nối thiết bị khác hệ thống máy tính Bus thường có từ 50 đến 100 dây dẫn gắn mainboard, dây có đầu nối đưa ra, đầu xếp cách khoảng quy định để cắm vào I/O board hay board nhớ (bus hệ thống – system bus) Cũng có bus dùng cho mục đích chuyên biệt, thí dụ nối vi xử lý với hay nhiều vi xử lý khác nối với nhớ cục (local bus) Trong vi xử lý có số bus để nối thành phần bên vi xử lý với Người thiết kế chip vi xử lý tuỳ ý lựa chọn loại bus bên nó, cịn với bus liên hệ bên cần phải xác định rõ quy tắc làm việc đặc điểm kỹ thuật điện khí bus để người thiết kế mainboard ghép nối chip vi xử lý với thiết bị khác Nói cách khác, bus phải tuân theo chuẩn Tập quy tắc chuẩn cịn gọi giao thức bus (bus protocol) Thường có nhiều thiết bị nối với bus, số thiết bị tích cực (active) địi hỏi truyền thơng bus, có thiết bị thụ động chờ yêu cầu từ thiết bị khác Các thiết bị tích cực gọi chủ (master) cịn thiết bị thụ động tớ (slave) Ví dụ: Khi CPU lệnh cho điều khiển đĩa đọc/ghi khối liệu CPU master cịn điều khiển đĩa slave Tuy nhiên, điều khiển đĩa lệnh cho nhớ nhận liệu lại giữ vai trò master Phạm Hùng Kim Khánh Trang Tài liệu Lập trình hệ thống Chương 3.1 Bus Driver Bus Receiver Tín hiệu điện máy tính phát thường không đủ để điều khiển bus, bus dài có nhiều thiết bị nối với Chính mà hầu hết bus master nối với bus thông qua chip gọi bus driver, khuếch đại tín hiệu số Tương tự vậy, hầu hết slave nối với bus thông qua bus receiver Đối với thiết bị đóng vai trị master, đóng vai trị slave, người ta sử dụng chip kết hợp gọi transceiver Các chip đóng vai trị ghép nối thiết bị trạng thái, cho phép trạng thái thứ – hở mạch (thả nổi) Giống vi xử lý, bus có đường địa chỉ, đường số liệu đường điều khiển Tuy nhiên, khơng thiết có ánh xạ – tín hiệu chân vi xử lý đường dây bus Thí dụ: số chíp vi xử lý có chân ra, truyền tín hiệu báo chíp vi xử lý thực thao tác MEMR , MEMW , IOR , IOW hay thao tác khác Một bus điển hình thường có đường Các vấn đề quan trọng liên quan đến thiết kế bus là: xung clock bus (sự phân chia thời gian, hay gọi bus blocking), chế phân xử bus (bus arbitration), xử lý ngắt xử lý lỗi Các bus chia theo giao thức truyền thông thành hai loại riêng biệt bus đồng bus không đồng phụ thuộc vào việc sử dụng clock bus 3.2 Bus đồng (Synchronous bus) Mỗi chu kỳ bus bắt đầu việc xuất địa nhớ I/O port (chu kỳ xung nhịp T1) Bus điều khiển có tín hiệu tác động mức thấp MEMR , MEMW , IOR IOW Các chuỗi kiện xảy chu kỳ bus đọc nhớ: T1: μP xuất địa nhớ 20 bit Các đường liệu không hoạt động đường điều khiển bị cấm T2: Đường điều khiển MEMR xuống mức thấp Đơn vị nhớ ghi nhận chu kỳ bus trình đọc nhớ đặt byte hay word có địa lên data bus T3: μP đặt cấu hình để đường data bus nhập Trạng thái chủ yếu để nhớ có thời gian tìm kiếm byte hay word liệu T4: μP đợi liệu data bus Do đó, thực chốt data bus giải phóng đường điều khiển đọc nhớ Quá trình kết thúc chu kỳ bus Phạm Hùng Kim Khánh Trang Tài liệu Lập trình hệ thống T1 Chương T2 T3 T4 Clk Address bus Địa Đọc nhớ hay I/O IOR hay MEMR Data bus Dữ liệu vào Address bus Địa Ghi nhớ hay I/O IOW hay MEMW Dữ liệu Data bus Hình 1.7 – Định chu kỳ bus đồng Trong chu kỳ bus, μP thực đọc I/O, ghi I/O, đọc nhớ hay ghi nhớ Các đường address bus control bus dùng để xác định địa nhớ hay I/O hướng truyền liệu data bus Chú ý μP điều khiển tất trình nên nhớ bắt buộc phải cung cấp liệu vào lúc MEMR lên mức cao trạng thái T4 Nếu không, μP đọc liệu ngẫu nhiên không mong muốn data bus Để giải vấn đề này, ta dùng thêm trạng thái chờ (wait state) ™ Truyền theo khối: Ngoài chu kỳ đọc/ghi, số bus truyền liệu đồng hỗ trợ truyền liệu theo khối Khi bắt đầu thao tác đọc khối, bus master báo cho slave biết số byte cần truyền đi, thí dụ truyền số chu kỳ T1, sau truyền byte, slave đưa chu kỳ byte đủ số byte thông báo Như vậy, đọc liệu theo khối, n byte liệu cần n+2 chu kỳ clock 3n chu kỳ Một cách khác truyền liệu nhanh giảm chu kỳ Tuy nhiên, giảm chu kỳ bus dẫn đến khó khăn mặt kỹ thuật, tín hiệu truyền đường khác khơng phải ln có tốc độ, dẫn đến hiệu ứng bus skew Điều quan trọng thời Phạm Hùng Kim Khánh Trang 10 Tài liệu Lập trình hệ thống Chương S2 S1 S0 Tạo tín hiệu 0 INTA 0 IORC IOWC , AIOWC 1 Không 0 MRDC 1 MRDC 1 MWTC , AMWC 1 Không MRDC (Memory Read Command): điều khiển đọc nhớ MWTC (Memory Write Command): điều khiển ghi nhớ AMWC (Advanced MWTC),: giống MWTC hoạt động sớm chút dùng cho nhớ chậm đáp ứng kịp tốc độ CPU IOWC (I/O Write Command): điều khiển ghi ngoại vi AIOWC (Advanced IOWC),: giống IOWC hoạt động sớm chút dùng cho ngoại vi chậm đáp ứng kịp tốc độ CPU IORC (I/O Read Command): điều khiển đọc ngoại vi INTA (Interrupt Acknowledge): ngõ thông báo CPU chấp nhận yêu cầu ngắt thiết bị ngoại vi CEN (Command Enable): cho phép đưa tín hiệu DEN tín hiệu điều khiển khác 8288 DEN (Data Enable): điều khiển bus liệu thành bus cục hay bus hệ thống MCE / PDEN (Master Cascade Enable / Peripheral Data Enable): định chế độ làm việc cho mạch điều khiển ngắt PIC 8259 để làm việc chế độ master Phạm Hùng Kim Khánh Trang 18 Tài liệu Lập trình hệ thống Chương 4.4 Chip điều khiển ngắt ưu tiên PIC 8259A (Priority Interrupt Controller) 18 19 20 21 22 23 24 25 27 26 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 A0 INTA RD WR CS D0 D1 D2 D3 D4 D5 D6 D7 CAS0 CAS1 CAS2 SP/EN INT 11 10 12 13 15 16 17 8259A Hình 1.15 – Sơ đồ chân 8259A Trong trường hợp nhiều yêu cầu ngắt cần phải phục vụ, ta thường dùng vi mạch 8259A để giải vấn đề ưu tiên 8259A giải yêu cầu ngắt với mức ưu tiên khác ™ Các khối chức năng: IRR (thanh ghi yêu cầu ngắt): lưu trữ yêu cầu ngắt ngõ vào ISR (thanh ghi phục vụ ngắt): lưu trữ yêu cầu ngắt phục vụ IMR (thanh ghi mặt nạ ngắt): lưu trữ mặt nạ yêu cầu ngắt ngõ vào Control logic (logic điều khiển): gởi yêu cầu ngắt tới chân INTR CPU có tín hiệu ngắt ngõ vào 8259A nhận trả lời chấp nhận yêu cầu ngắt hay không INTA từ CPU để đưa kiểu ngắt vào CPU Data bus buffer (đệm bus liệu): giao tiếp 8259A với bus liệu CPU Cascade buffer / comparator (đệm nối tầng so sánh): lưu trữ so sánh số hiệu kiểu ngắt trường hợp dùng nhiều mạch 8259A Phạm Hùng Kim Khánh Trang 19 Tài liệu Lập trình hệ thống Chương INTA Data bus buffer A0 CAS2 ISR (Interrupt Service Register) Read / Write Logic CS CAS0 CAS1 Control logic Cascade buffer / comparator PR (Priority Resolver) IRR (Interrupt Request Register) IR0 IR1 IR7 INTERNAL BUS RD WR INT IMR (Interrupt Mask Register) SP / EN Hình 1.16 – Sơ đồ khối PIC 8259A ™ Các tín hiệu điều khiển: CAS0 ÷ (In, Out): ngõ vào chọn mạch 8259A tớ (slave) từ mạch 8259A chủ (master) trường hợp dùng nhiều mạch 8259A để tăng yêu cầu ngắt SP / EN (In, Out) (Slave Program / Enable Buffer): 8259A hoạt động chế độ khơng dùng đệm liệu tín hiệu dùng để xác định mạch 8259A mạch chủ ( SP = 1) hay tớ ( SP = 0) Nếu 8259A hoạt động chế độ có đệm liệu tín hiệu dùng phép giao tiếp 8259A CPU, mạch 8259A master hay slave phải dựa vào từ lệnh khởi động ICW4 INT (Out): tín hiệu yêu cầu ngắt đưa đến CPU (chân INTR) INTA (In): nhận trả lời chấp nhận ngắt hay không từ CPU (chân INTA ) A0: cho phép chọn từ điều khiển 8259A 8259A cho phép xử lý ngắt với mức ưu tiên khác Trong trường hợp hệ thống có số lượng ngắt lớn mắc nhiều 8259A liên tầng Phạm Hùng Kim Khánh Trang 20 Tài liệu Lập trình hệ thống 18 19 20 21 22 23 24 25 12 13 15 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 CAS0 CAS1 CAS2 D0 D1 D2 D3 D4 D5 D6 D7 A0 CS RD WR SP/EN INT INTA 8259A - Slave Chương 11 10 27 16 17 26 18 19 20 21 22 23 24 25 12 13 15 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 D0 D1 D2 D3 D4 D5 D6 D7 A0 CS RD WR SP/EN INT INTA CAS0 CAS1 CAS2 11 10 27 16 17 26 Vcc 8259A - Master 10 11 12 13 14 15 16 17 18 19 20 GND VCC AD14 AD15 AD13 A16/S3 AD12 A17/S4 AD11 A18/S5 AD10 A19/S6 AD9 BHE/S7 AD8 MN/MX AD7 RD AD6 HOLD (RQ/GT0) AD5 HLDA (RQ/GT1) AD4 WR (LOCK) AD3 IO/M (S2) AD2 DT/R (S1) AD1 DEN (S0) AD0 ALE (QS0) NMI INTA (QS1) INTR TEST CLK READY GND RESET 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 8086 Hình 1.17 – 8259A mắc liên tầng 4.5 Chip điều khiển truy nhập nhớ trực tiếp DMAC 8237 (Direct Memory Access Controller) DMAC 8237 thực truyền liệu theo kiểu: kiểu đọc (từ nhớ thiết bị ngoại vi), kiểu ghi (từ thiết bị ngoại vi đến nhớ) kiểu kiểm tra 32 33 34 35 37 38 39 40 12 19 18 17 16 36 13 11 DB0 DB1 DB2 DB3 DB4 DB5 DB6 DB7 A0 A1 A2 A3 A4 A5 A6 A7 DAK0 DAK1 DAK2 DAK3 CLK DRQ0 DRQ1 DRQ2 DRQ3 MEMR MEMW EOP HLDA IOR IOW READY RESET VX CS AEN ASTB HRQ 30 29 28 27 26 23 22 21 25 24 14 15 10 8237 Phạm Hùng Kim Khánh Trang 21 Tài liệu Lập trình hệ thống Chương EOP Decrementor Incrementor RESET Temp word count register Temp address register CS Bus 16 bit READY CLK AEN I/O buffer Output buffer Timing and control Read buffer Base address ADSTB Base word count A0 – A3 A4 – A7 R/W buffer Current address Current word count Command control MEMW MEMR Write buffer IOR DRQ0 – DRQ3 DACK0 – DACK3 Command Priority encoder and rotating prority logic DB0 – DB7 RD I/O buffer Mask HLDA Request HRQ D0 – D1 A8 – A15 IOW Read buffer R/W Mode Status Temp Hình 1.18 – Sơ đồ chân sơ đồ khối DMAC 8237A ™ Khối Timing and Control (định thời điều khiển): Tạo tín hiệu định thời điều khiển cho bus ngồi (external bus) Các tín hiệu đồng với xung clock đưa vào DMAC (tần số xung clock tối đa MHz) ™ Khối Priority encoder and rotating priority logic (mã hóa ưu tiên quay mức ưu tiên): DMAC 8237A có mơ hình ưu tiên: mơ hình ưu tiên cố định (fixed priority) mơ hình ưu tiên quay (rotating priority) Trong mơ hình ưu tiên cố định, kênh có mức ưu tiên cao cịn kênh có mức ưu tiên thấp Cịn mơ hình ưu tiên quay mức ưu tiên khởi động giống mơ hình ưu tiên cố định yêu cầu DMA kênh phục vụ đặt xuống mức ưu tiên thấp ™ Khối Command Control (điều khiển lệnh): Giải mã ghi lệnh (xác định ghi truy xuất loại hoạt động cần thực hiện) Phạm Hùng Kim Khánh Trang 22 Tài liệu Lập trình hệ thống Chương ™ Các ghi: DMAC 8237A có tất 12 loại ghi nội khác nhau: Tên Kích thước (bit) Số lượng Thanh ghi địa sở (Base Address Register) 16 Thanh ghi đếm từ sở (Base Word Count Register) 16 Thanh ghi địa hành (Current Address Register) 16 Thanh ghi đếm từ hành (Current Word Count Register) 16 Thanh ghi địa tạm (Temporary Address Register) 16 Thanh ghi đếm từ tạm (Temporary Word Count Register) 16 Thanh ghi trạng thái (Status Register) Thanh ghi lệnh (Command Register) Thanh ghi tạm (Temporary Register) Thanh ghi chế độ (Mode Register) Thanh ghi mặt nạ (Mask Register) Thanh ghi yêu cầu (Request Register) ™ Chức chân 8237A: CLK (Input): tín hiệu xung clock mạch Tín hiệu thường lấy từ 8284 sau qua cổng đảo CS (Input): thường nối với giải mã địa RESET (Input): khởi động 8237A, nối với ngõ RESET 8284 Khi Reset ghi mặt nạ lập cịn phần sau bị xóa: + Thanh ghi lệnh + Thanh ghi trạng thái + Thanh ghi yêu cầu + Thanh ghi tạm + Flip-flop đầu/cuối (First/Last flip-flop) READY (Input): nối với READY CPU để tạo chu kỳ đợi truy xuất thiết bị ngoại vi hay nhớ chậm HLDA (Hold Acknowledge)(Input): tín hiệu chấp nhận yêu cầu treo từ CPU DRQ0 – DRQ3 (DMA Request)(Input): tín hiệu yêu cầu treo từ thiết bị ngoại vi DB0 – DB7 (Input, Output): nối đến bus địa liệu CPU Phạm Hùng Kim Khánh Trang 23 Tài liệu Lập trình hệ thống Chương IOR , IOW (Input, Output): sử dụng chu kỳ đọc ghi EOP (End Of Process)(Input,Output): bắt buộc DMAC kết thúc trình DMA ngõ vào hay dùng để báo cho kênh biết liệu chuyển xong (Terminal count – TC), thường dùng yêu cầu ngắt để CPU kết thúc trình DMA A0 – A3 (Input, Output): chọn ghi 8237A lập trình hay dùng để chứa bit địa thấp A4 – A7 (Output): chứa bit địa HRQ (Hold Request)(Output): tín hiệu yêu cầu treo đến CPU DACK0 – DACK3 (DMA Acknowledge)(Output): tín hiệu trả lời yêu cầu DMA cho kênh AEN (Output): cho phép lấy địa vùng nhớ cần trao đổi ADSTB (Address Strobe)(Output): chốt bit địa cao A8 – A15 chứa chân DB0 – DB7 MEMR , MEMW (Output): dùng để đọc / ghi nhớ ™ Các ghi nội: Các ghi nội DMAC 8237A truy xuất nhờ bit địa thấp A0 – A3 Bit địa A3 A2 A1 A0 Địa 0 0 0 0 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 X0 X1 X2 X3 X4 X5 X6 X7 X8 X9 XA XB XC XD XE XF 0 0 1 1 0 0 1 1 Phạm Hùng Kim Khánh Chọn chức R/W? Thanh ghi địa nhớ kênh Thanh ghi đếm từ kênh Thanh ghi địa nhớ kênh Thanh ghi đếm từ kênh Thanh ghi địa nhớ kênh Thanh ghi đếm từ kênh Thanh ghi địa nhớ kênh Thanh ghi đếm từ kênh Thanh ghi trạng thái / lệnh Thanh ghi yêu cầu Thanh ghi mặt nạ cho kênh Thanh ghi chế độ Xóa flip-flop đầu/cuối Xóa tồn ghi / đọc ghi tạm Xóa ghi mặt nạ Thanh ghi mặt nạ R/W R/W R/W R/W R/W R/W R/W R/W R/W W W W W W/R W W Trang 24 Tài liệu Lập trình hệ thống Chương Địa ghi nội dùng ghi / đọc địa chỉ: Kênh IOR IOW A3 A2 A1 A0 Thanh ghi 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 Địa sở địa hành Địa hành Bộ đếm sở đếm hành Bộ đếm hành Địa sở địa hành Địa hành Bộ đếm sở đếm hành Bộ đếm hành Địa sở địa hành Địa hành Bộ đếm sở đếm hành Bộ đếm hành Địa sở địa hành Địa hành Bộ đếm sở đếm hành Bộ đếm hành 0 1 0 1 0 1 0 1 Địa ghi trạng thái điều khiển: IOR ` IOW A3 A2 A1 A0 Thanh ghi 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 R/W? W R W R W R W R W R W R W R W R Ghi ghi lệnh Đọc ghi trạng thái Ghi ghi yêu cầu Ghi ghi mặt nạ Ghi ghi chế độ Xóa flip-flop đầu/cuối Xóa tất ghi nội Địa sở địa hành Địa hành Bộ đếm sở đếm hành Bộ đếm hành Mạch 8273A-5 chứa kênh trao đổi liệu DMA với mức ưu tiên lập trình 8237A-5 có tốc độ truyền MBps cho kênh kênh truyền mảng có độ dài 64 KB Để sử dụng mạch DMAC 8237A, ta cần tạo tín hiệu điều khiển sau: Phạm Hùng Kim Khánh Trang 25 Tài liệu Lập trình hệ thống Chương Vcc 11 10 14 13 RD WR AEN 1A 1B 2A 2B 3A 3B 4A 4B 15 1Y 2Y 3Y 4Y IOR IOW MEMR 12 MEMW G A/B IO/ M 74LS257 Hình 1.19 – Tín hiệu điều khiển cho hệ thống làm việc với DMAC 8237A Tín hiệu AEN từ 8237A dùng để cấm tín hiệu điều khiển từ CPU DMAC nắm quyền điều khiển bus 4.6 Chip điều khiển hình CRTC 6845 (Cathode Ray Tube Controller) RST (Reset): khởi động lại 6845 MA0 ÷ MA13 (Memory Address): 14 địa nhớ cho RAM hình DE (Display Enable): cho phép (=1) hay khơng (=0) tín hiệu điều khiển địa vùng lên hình LPSTD (Light Pen Strobe): lưu trữ địa hành RAM hình ghi bút sáng CPU đọc ghi xác định vị trí bút sáng hình CURSOR: vị trí trỏ quét (=1) hay chưa (=0) 33 32 31 30 29 28 27 26 21 23 24 22 25 D0 D1 D2 D3 D4 D5 D6 D7 MA0 MA1 MA2 MA3 MA4 MA5 MA6 MA7 MA8 MA9 MA10 MA11 MA12 MA13 CLK E LPSTD RST RS R/W CS RA0 RA1 RA2 RA3 RA4 CURSOR DE HS VS 10 11 12 13 14 15 16 17 38 37 36 35 34 19 18 39 40 6845 Hình 1.20 – Sơ đồ chân 6845 Phạm Hùng Kim Khánh Trang 26 Tài liệu Lập trình hệ thống Chương VS (Vertical Synchronization): ngõ tín hiệu đồng quét dọc HS (Horizontal Synchronization): ngõ tín hiệu đồng quét ngang RA0 ÷RA4 (Row Address): phân định hàng quét ký tự chế độ văn (32 hàng quét) Trong chế độ đồ họa, chúng kết hợp với MA0 ÷ MA13 tạo địa cho bank RAM hình D0 ÷ D7: đường liệu CS : chọn chip RS (Regigter Select): chọn ghi địa (=0) hay ghi liệu (=1) E: xung âm kích hoạt bus liệu dùng xung clock cho 6845 đọc / ghi liệu vào ghi bên R/ W : đọc / ghi liệu vào ghi CLK: dùng đồng với tín hiệu hình thường tốc độ ký tự hình 4.7 Chip đồng xử lý toán học 8087/80287/80387 (Mathematical co-processor) Các đồng xử lý tốn 80x87 hỗ trợ CPU việc tính tốn biểu thức dùng dấu chấm động cộng, trừ, nhân, chia số dấu chấm động, thức, logarit, … Chúng cho phép xử lý phép toán nhanh nhiều so với CPU Thời gian xử lý 8087 8086 sau (dùng xung clock MHz): Phép toán 8087 [μs] 8086 [μs] Cộng / trừ 10.6 1000 Nhân 11.9 1000 Chia 24.4 2000 Căn bậc hai 22.5 12250 Tang 56.3 8125 Lũy thừa 62.5 10680 Lưu trữ 13.1 750 ™ 8087: 8087 gồm đơn vị điều khiển (CU – Control Unit) dùng để điều khiển bus đơn vị số học (NU – Numerical Unit) để thực phép toán dấu chấm động mạch tính lũy thừa (exponent module) mạch tính phần định trị (mantissa module) Khác với 8086, thay dùng ghi rời rạc ngăn xếp ghi Phạm Hùng Kim Khánh Trang 27 Tài liệu Lập trình hệ thống Chương Đơn vị điều khiển nhận giải mã lệnh, dọc ghi toán hạng, chạy lệnh điều khiển riêng 8087 Do đó, CU đồng với CPU NU thực cơng việc tính tốn CU bao gồm điều khiển bus, đệm liệu hàng lệnh CU - Control Unit NU - Numerical Unit Bộ điều khiển số Từ điều khiển Module lũy thừa Module định trị Từ trạng thái Bus liệu Đệm liệu Từ thẻ Địa trạng thái Thanh ghi Điều khiển bus ngăn xếp Hình 1.21 – Sơ đồ khối 8087 CLK (8284) 16 15 14 13 12 11 10 19 23 25 24 22 31 33 21 34 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 CLK A16/S3 A17/S4 A18/S5 A19/S6 BUSY QS0 QS1 READY RQ/GT0 RQ/GT1 RST S0 S1 S2 INT 39 38 37 36 35 26 27 28 32 16 15 14 13 12 11 10 INT (8259) IRx (8259) 19 18 33 17 22 31 30 21 23 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 CLK A16/S3 A17/S4 A18/S5 A19/S6 INTR MX NMI READY RQ/GT0 RQ/GT1 RST TEST S0 S1 S2 BHE/S7 LOCK QS0 QS1 RD BHE/S7 8087 39 38 37 36 35 26 27 28 34 29 25 24 32 8086 Hình 1.22 – Sơ đồ kết nối 8087 CPU 8086 Phạm Hùng Kim Khánh Trang 28 Tài liệu Lập trình hệ thống Chương Ngăn xếp ghi có tất ghi từ R0 ÷ R7, ghi dài 80 bit bit 79 bit dấu, bit 64 ÷ 78 dùng cho số mũ phần lại phần định trị Dữ liệu truyền ghi thực nhanh 8087 có độ rộng bus liệu 84 bit không cần phải biến đổi định dạng Ngay sau reset PC, đồng xử lý kiểm tra xem có nối với PC hay không đường BHE /S7 8087 điều chỉnh độ dài hàng lệnh cho phù hợp với CPU (nếu dùng 8086 độ dài byte) 8087 có ghi trạng thái ghi từ thẻ (tag word) gồm cặp bit Tag0 ÷ Tag7 để lưu trữ thông tin liên quan đến nội dung ghi R0 ÷ R7 phép thực số tác vụ nhanh Mỗi ghi từ thẻ có bit xác định giá trị khác ghi Ri Tag = 00: xác định Tag = 01: zero Tag = 10: NAN, giá trị bất thường Tag = 11: rỗng ™ 80287: S0 S1 15 16 17 11 S0 S1 CLK PCLK X1 X2 READY RESET 10 13 12 19 S0 S1 18 82288 INTA IORC IOWC M/IO MRDC MWTC CLK 15 14 32 37 ARDY AYEN EFI F/C RES SRDY SYEN 82284 S0 S1 S0 S1 CEN/AEN CENL CMDLY MB READY ALE DEN DT/R MCE 13 12 11 29 31 39 38 34 33 27 28 36 40 35 S0 S1 CLK CLK286 CMD0 CMD1 COD/INTA CKM HLDA NPS1 NPS2 NPRD NPWR PEACK READY RESET 16 17 80287 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 ERROR BUSY PEREQ 23 22 21 20 19 18 17 16 15 14 12 11 26 25 24 36 38 40 42 44 46 48 50 37 39 41 43 45 47 49 51 52 31 54 53 64 57 59 61 63 29 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 CAP CLK BUSY ERROR HOLD INTR NMI PEREQ READY RST A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 BHE COD/INTA HLDA LOCK M/IO PEACK S0 S1 34 33 32 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 66 65 68 67 S0 S1 80286 15 16 17 11 S0 S1 CLK PCLK X1 X2 READY RESET 10 13 12 ARDY AYEN EFI F/C RES SRDY SYEN 82284 Phạm Hùng Kim Khánh Hình 1.23 – Sơ đồ kết nối 80286 80287 Trang 29 Tài liệu Lập trình hệ thống Chương Do 80286 có chế độ mạch bảo vệ nên mạch ghép nối 80286 80287 thiết kế khác 8087 đơn vị điều khiển CU Bộ đồng xử lý không thực truy xuất nhớ trực tiếp Để truy xuất nhớ, 80287 cần đơc vị định địa đơn giản mà cịn phải tăng cường thêm chức quản lý nhớ 80286 Cấu trúc bên 80287 tương tự 8087, có đơn vị bus thay đổi cho phù hợp với 80286 Khác vơi 8087, 80287 hoạt động khơng đồng với CPU nên dùng xung clock riêng ™ 80387: Ưu điểm 80387 so với 80287 thực phép tốn số học nhanh No có bus liệu 32 bit CPU sử dụng công nghệ CMOS nên công suất tiêu thụ thấp Bộ ghi μP 8086/8088 có tất 14 ghi nội Các ghi phân loại sau: - Thanh ghi liệu (data register) Thanh ghi số trỏ (index & pointer register) Thanh ghi đoạn (segment register) Thanh ghi trạng thái điều khiển (status & control register) 5.1 Các ghi liệu Các ghi liệu gồm có ghi 16 bit AX, BX, CX DX nửa cao nửa thấp ghi định địa cách độc lập Các nửa ghi (8 bit) có tên AH AL, BH BL, CH CL, DH DL Các ghi sử dụng phép toán số học logic hay trình chuyển liệu Bảng 2.8: Thanh ghi Sử dụng AX MUL, IMUL (toán hạng nguồn kích thước word) DIV, IDIV (tốn hạng nguồn kích thước word) IN (nhập word) OUT (xuất word) CWD Các phép toán xử lý chuỗi (string) AL MUL, IMUL (tốn hạng nguồn kích thước byte) DIV, IDIV (tốn hạng nguồn kích thước byte) IN (nhập byte) OUT (xuất byte) XLAT AAA, AAD, AAM, AAS (các phép toán ASCII) CBW (đổi sang word) Phạm Hùng Kim Khánh Trang 30 Tài liệu Lập trình hệ thống AH BX CX CL DX Chương DAA, DAS (số thập phân) Các phép toán xử lý chuỗi (string) MUL, IMUL (tốn hạng nguồn kích thước byte) DIV, IDIV (tốn hạng nguồn kích thước byte) CBW (đổi sang word) XLAT LOOP, LOOPE, LOOPNE Các phép toán string với tiếp dầu ngữ REP RCR, RCL, ROR, ROL (quay với số đếm byte) SHR, SAR, SAL (dịch với số đếm byte) MUL, IMUL (tốn hạng nguồn kích thước word) DIV, IDIV (tốn hạng nguồn kích thước word) AX (ACC – Accumulator): ghi tích luỹ BX (Base): ghi sở CX (Count): đếm DX (Data): ghi liệu 5.2 Các ghi số trỏ Bao gồm ghi 16 bit SP, BP, SI DI, thường chứa giá trị offset (độ lệch) cho phần tử định địa phân đoạn (segment) Chúng sử dụng phép toán số học logic Hai ghi trỏ (SP – Stack Pointer BP – Base Pointer) cho phép truy xuất dễ dàng đến phần tử ngăn xếp (stack) hành Các ghi số (SI – Source Index DI – Destination Index) dùng để truy xuất phần tử đoạn liệu doạn thêm (extra segment) Thông thường, ghi trỏ liên hệ đến đoạn stack hành ghi số liên hệ đến doạn liệu hành SI DI dùng phép toán chuỗi 5.3 Các ghi đoạn Bao gồm ghi 16 bit CS (Code segment), DS (Data segment), SS (stack segment) ES (extra segment), dùng để định địa vùng nhớ MB cách chia thành 16 đoạn 64 KB Tất lệnh phải đoạn mã hành, định địa thông qua ghi CS Offset (độ lệch) mã xác định ghi IP Dữ liệu chương trình thường đặt đoạn liệu, định vị thông qua ghi DS Stack định vị thông qua ghi SS Thanh ghi đoạn thêm sử dụng để định địa toán hạng, liệu, nhớ phần tử khác đoạn liệu stack hành 5.4 Các ghi điều khiển trạng thái Thanh ghi trỏ lệnh IP (Instruction Pointer) giống đếm chương trình (Program Counter) Thanh ghi điều khiển BIU quản lý nhằm lưu trữ offset từ bắt đầu đoạn mã đến lệnh thực thi Ta xử lý trực tiếp ghi IP Phạm Hùng Kim Khánh Trang 31 Tài liệu Lập trình hệ thống Chương Thanh ghi cờ (Flag register) hay từ trạng thái 16 bit chứa bit điều khiển (TF, IF DF) bit trạng thái (OF, SF, ZF, AF, PF CF) bit cịn lại mà 8086/8088 khơng sử dụng khơng thể truy xuất 15 X 14 X - 13 X 12 X 11 10 OF DF IF TF SF ZF X AF X PF X CF OF (Overflow - tràn): OF = xác định tràn số học, xảy kết vượt phạm vi biểu diễn DF (Direction- hướng): xác định hướng chuyển string, DF = μP làm việc với string theo thứ tự từ phải sang trái IF (Interrupt - ngắt): cho phép hay cấm interrupt có mặt nạ TF (Trap - bẫy): đặt μP vào chế độ bước, dùng cho chương trình gỡ rối (debugger) SF (Sign - dấu): dùng để kết số học số dương (SF = 0) hay âm (SF = 1) ZF (Zero): = kết phép toán trước AF (Auxiliary – nhớ phụ): dùng số thập phân để nhớ từ nửa byte thấp hay mượn từ nửa byte cao PF (Parity): PF = kết phép tốn có tổng số bit chẵn (dùng để kiểm tra lỗi truyền liệu) CF (Carry): CF = có nhớ hay mượn từ bit cao kết Cờ dùng cho lệnh quay Phạm Hùng Kim Khánh Trang 32 ... Phạm H? ?ng Kim Khánh Chọn chức R/W? Thanh ghi địa nhớ kênh Thanh ghi đếm từ kênh Thanh ghi địa nhớ kênh Thanh ghi đếm từ kênh Thanh ghi địa nhớ kênh Thanh ghi đếm từ kênh Thanh ghi địa nhớ kênh... trình h? ?? thống Chương nhớ khác khả chạy hay nhiều chương trình song song Các lệnh thêm vào thực thi trình thơng dịch chạy cấp 2, gọi h? ?? điều h? ?nh Nhiều lệnh cấp thực thi trực tiếp vi chương trình... đếm h? ?nh Bộ đếm h? ?nh Địa sở địa h? ?nh Địa h? ?nh Bộ đếm sở đếm h? ?nh Bộ đếm h? ?nh Địa sở địa h? ?nh Địa h? ?nh Bộ đếm sở đếm h? ?nh Bộ đếm h? ?nh Địa sở địa h? ?nh Địa h? ?nh Bộ đếm sở đếm h? ?nh Bộ đếm h? ?nh 0