CHƯƠNG 3 CỔNG LOGIC

Cổng logic là tên gọi chung cӫa các mạch điện tử có chӭc năng thực hiện các hàm logic. Cổng logic có thể đѭợc chế tạo bằng các công nghệ khác nhau (Lѭỡng cực, MOS), có thể đѭợc tổ hợp bằng các linh kiện rӡi nhѭng thѭӡng đѭợc chế tạo bӣi công nghệ tích hợp IC (Integrated circuit). Chѭơng này giới thiệu các loại cổng cơ bản, các họ IC số, các tính năng kỹ thuật và sự giao tiếp giữa chúng

Ch ng Cổng logic III - CH NG C NG LOGIC CÁC KHÁI NI M LIÊN QUAN C NG LOGIC C THÔNG S B N K THU T H TTL Cổng Các kiểu ngã H MOS NMOS CMOS GIAO TI P GI A CÁC H IC S TTL thúc CMOS CMOS thúc TTL Cổng logic tên gọi chung c a mạch điện tử có ch c thực hàm logic Cổng logic đ ợc chế tạo công nghệ khác (L ỡng cực, MOS), đ ợc tổ hợp linh kiện r i nh ng th ng đ ợc chế tạo b i cơng nghệ tích hợp IC (Integrated circuit) Ch ơng giới thiệu loại cổng bản, họ IC số, tính kỹ thuật giao tiếp chúng 3.1 CÁC KHÁI NI M LIÊN QUAN 3.1.1 Tín hi u t ng tự tín hi u s Tín hiệu t ơng tự tín hiệu có biên độ biến thiên liên tục theo th i gian Nó th ng t ợng tự nhiên sinh Thí dụ, tín hiệu đặc tr ng cho tiếng nói tổng hợp c a tín hiệu hình sin dải tần số thấp với họa tần khác Tín hiệu số tín hiệu có dạng xung, gián đoạn th i gian biên độ có m c rõ rệt: m c cao m c thấp Tín hiệu số đ ợc phát sinh b i mạch điện thích hợp Để có tín hiệu số ng i ta phải số hóa tín hiệu t ơng tự mạch biến đổi t ơng tự sang số (ADC) 3.1.2 M ch t ng tự m ch s Mạch điện tử xử lý tín hiệu t ơng tự đ ợc gọi mạch t ơng tự mạch xử lý tín hiệu số đ ợc gọi mạch số Một cách tổng quát, mạch số có nhiều u điểm so với mạch t ơng tự: Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - - Dễ thiết kế phân tích Vận hành c a cổng logic dựa tính chất dẫn điện (bảo hòa) ng ng dẫn c a transistor Việc phân tích thiết kế dựa ch c đặc tính kỹ thuật c a IC khối mạch ch không dựa linh kiện r i - Có thể hoạt động theo ch ơng trình lập sẵn nên thuận tiện điều khiển tự động, tính tốn, l u trữ liệu liên kết với máy tính - Ít bị ảnh h ng c a nhiễu t c có khả dung nạp tín hiệu nhiễu với biên độ lớn nhiều so với mạch t ơng tự - Dễ chế tạo thành mạch tích hợp có khả tích hợp với mật độ cao Dựa vào số cổng chip, ng i ta phân loại IC số nh sau: - Số cổng < 10: SSI (Small Scale Integrated), m c độ tích hợp nhỏ - 10 < Số cổng < 100: MSI (Medium Scale Integrated), m c độ tích hợp trung bình - 100 < Số cổng < 1000: LSI (Large Scale Integrated), m c độ tích hợp lớn - 1000 < Số cổng < 10000: VLSI (Very Large Scale Integrated), m c độ tích hợp lớn - Số cổng > 10000: ULSI (Ultra Large Scale Integrated), m c độ tích hợp siêu lớn 3.1.3 Biểu di n tr ng thái Logic Trong hệ thống mạch logic, trạng thái logic đ ợc biểu diễn b i m c điện Với qui ớc logic d ng, điện cao biểu diễn logic 1, điện thấp biểu diễn logic Ng ợc lại ta có qui ớc logic âm Trong thực tế, m c t ơng ng với khoảng điện xác định có khoảng chuyển tiếp m c cao thấp, ta gọi khoảng không xác đ nh Khi điện áp c a tín hiệu rơi vào khoảng này, mạch khơng nhận m c hay Khoảng tùy thuộc vào họ IC sử dụng đ ợc cho bảng thông số kỹ thuật c a linh kiện (H 3.1) giản đồ điện c a m c logic c a số cổng logic thuộc họ TTL (H 3.1) 3.2 C NG LOGIC C B N 3.2.1 C ng NOT - Còn gọi cổng đảo (Inverter), dùng để thực hàm đảo Y= A - Ký hiệu (H 3.2), mũi tên chiều di chuyển c a tín hiệu vịng trịn ký hiệu đảo Trong tr ng hợp nhầm lẫn chiều này, ng i ta bỏ mũi tên (H 3.2) Bảng thật Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 3.2.2 C ng AND - Dùng thực hàm AND hay nhiều biến - Cổng AND có số ngã vào tùy thuộc số biến ngã Ngã c a cổng hàm AND c a biến ngã vào - Ký hiệu cổng AND ngã vào cho biến (H 3.3a) (a) A 0 1 B 1 Y=A.B 0 (H 3.3) Hoặc (b) A x x B Y=A.B A - Nh n xét: - Ngã cổng AND m c cao tất ngã vào lên cao - Khi có ngã vào = 0, ngã = bất chấp ngã vào lại - Khi có ngã vào =1, ngã = AND c a ngã vào lại Vậy với cổng AND ngã vào ta dùng ngã vào làm ngã kiểm soát (H 3.3b), ngã kiểm sốt = 1, c ng mở cho phép tín hiệu logic ngã vào lại qua cổng ngã kiểm sốt = 0, c ng đóng , ngã ln 0, bất chấp ngã vào cịn lại Với cổng AND có nhiều ngã vào hơn, có ngã vào đ ợc đ a lên m c cao ngã AND c a biến ngã vào cịn lại Hình (H 3.4) giản đồ th i gian c a cổng AND hai ngã vào Trên giản đồ, ngã Y lên m c A B m c (H 3.4) 3.2.3 C ng OR - Dùng để thực hàm OR hay nhiều biến - Cổng OR có số ngã vào tùy thuộc số biến ngã - Ký hiệu cổng OR ngã vào Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - (H 3.5) - Bảng thật A 0 1 B 1 Y=A+B 1 Hoặc A x x B Y=A+B A - Nh n xét: - Ngã cổng OR m c thấp ngã vào xuống thấp - Khi có ngã vào =1, ngã = bất chấp ngã vào cịn lại - Khi có ngã vào =0, ngã = OR ngã vào lại Vậy với cổng OR ngã vào ta dùng ngã vào làm ngã kiểm soát, ngã kiểm soát = 0, c ng mở, cho phép tín hiệu logic ngã vào cịn lại qua cổng ngã kiểm soát = 1, c ng đóng, ngã ln Với cổng OR nhiều ngã vào hơn, có ngã vào đ ợc đ a xuống m c thấp ngã OR c a biến ngã vào lại 3.2.4 C ng BUFFER Cịn gọi cổng đệm Tín hiệu số qua cổng BUFFER không đổi trạng thái logic Cổng BUFFER đ ợc dùng với mục đích sau: - Sửa dạng tín hiệu - Đ a điện c a tín hiệu chuẩn c a m c logic - Nâng khả cấp dòng cho mạch - Ký hiệu c a cổng BUFFER (H 3.6) Tuy cổng đệm không làm thay đổi trạng thái logic c a tín hiệu vào cổng nh ng giữ vai trò quan trọng mạch số 3.2.5 C ng NAND - Là kết hợp c a cổng AND cổng NOT, thực hàm Y = A.B ( xét cổng NAND ngã vào, độc giả tự suy tr ng hợp nhiều ngã vào) - Ký hiệu c a cổng NAND (Gồm AND NOT, cổng NOT thu gọn lại vòng tròn) - T ơng tự nh cổng AND, cổng NAND ta dùng ngã vào làm ngã kiểm soát Khi ngã kiểm sốt = 1, cổng m cho phép tín hiệu logic ngã vào lại qua cổng bị đảo, ngã kiểm sốt = 0, cổng đóng, ngã - Khi nối tất ngã vào c a cổng NAND lại với nhau, hoạt động nh cổng đảo Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - (H 3.7) 3.2.6 C ng NOR - Là kết hợp c a cổng OR cổng NOT, thực hàm Y = A + B Ký hiệu c a cổng NOR (Gồm cổng OR NOT, nh ng cổng NOT thu gọn lại vòng tròn) (H 3.8) Các bảng thật giản đồ th i gian c a cổng BUFFER, NAND, NOR, sinh viên tự thực lấy 3.2.7 C ng EX-OR - Dùng để thực hàm EX-OR Y = A ⊕ B = AB + A B - Cổng EX-OR có ngã vào ngã - Ký hiệu (H 3.9a) - Một tính chất quan trọng c a cổng EX-OR: + T ơng đ ơng với cổng đảo có ngã vào nối lên m c cao, (H 3.9b) + T ơng đ ơng với cổng đệm có ngã vào nối xuống m c thấp, (H 3.9c) (a) (b) (H 3.9) (c) 3.2.8 C ng EX-NOR - Là kết hợp c a cổng EX-OR cổng NOT - Cổng EX-NOR có ngã vào ngã - Hàm logic ng với cổng EX-NOR Y = A ⊕ B = A B + A.B - Ký hiệu (H 3.10) - Các tính chất c a cổng EX-NOR giống cổng EX-OR nh ng có ngã đảo lại Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - (H 3.10) 3.2.9 C ng phức AOI (AND-OR-INVERTER) ng dụng kết c a Đại số BOOLE, ng i ta kết nối nhiều cổng khác chip IC để thực hàm logic ph c tạp Cổng AOI kết hợp c a loại cổng AND (A), OR (O) INVERTER (I) Thí dụ để thực hàm logic Y = A.B.C + D.E , ta có cổng ph c sau: (H 3.11) 3.2.10 Bi n đ i qua l i gi a c ng logic Trong ch ơng Hàm Logic thấy tất hàm logic đ ợc thay b i hàm hàm AND (hoặc OR) kết hợp với hàm NOT Các cổng logic có ch c thực hàm logic, nh cần dùng cổng AND (hoặc OR) NOT để thực tất hàm logic Tuy nhiên, cổng NOT tạo từ cổng NAND (hoặc NOR) Nh vậy, tất hàm logic đ ợc thực b i cổng nhất, cổng NAND (hoặc NOR) Hàm ý cho phép biến đổi qua lại cổng với Quan sát Định lý De Morgan rút qui tắc biến đổi qua lại cổng AND, NOT OR , NOT nh sau: Chỉ cần thêm cổng đảo ngã vào ngã biến đổi từ AND sang OR ng ợc lại Dĩ nhiên ngã có đảo đảo Thí d 1: Ba mạch d ới t ơng đ ơng nhau: (H 3.12b) có đ ợc cách đổi AND - OR thêm đảo ngã vào Từ (H 3.12b) đổi sang (H 3.12c) ta bỏ cổng đảo nối từ ngã cổng NOR đến ngã vào cổng AND (a) (b) (c) (H 3.12) Thí d 2: Vẽ mạch t ơng đ ơng c a cổng EX-OR dùng toàn cổng NAND Dùng định lý De-Morgan, biểu th c hàm EX-OR viết lại: Y = AB + AB = AB.AB Và mạch t ơng đ ơng cho (H 3.13) Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - (H 3.13) 3.3 THÔNG S K THU T C A IC S Để sử dụng IC số có hiệu quả, ngồi sơ đồ chân bảng thật c a chúng, ta nên biết qua số thuật ngữ thông số cho biết đặc tính c a IC 3.3.1 Các đ i l ợng n đặc tr ng - VCC: Điện nguồn (power supply): khoảng điện cho phép cấp cho IC để hoạt động tốt Thí dụ với IC số họ TTL, VCC=5±0,5 V , họ CMOS VDD=3-15V (Ng i ta th ng dùng ký hiệu VDD VSS để nguồn mass c a IC họ MOS) - VIH(min): Điện ngã vào m c cao (High level input voltage): Đây điện ngã vào nhỏ đ ợc xem m c - VIL(max): Điện ngã vào m c thấp (Low level input voltage): Điện ngã vào lớn đ ợc xem m c - VOH(min): Điện ngã m c cao (High level output voltage): Điện nhỏ c a ngã m c cao - VOL(max): Điện ngã m c thấp (Low level output voltage): Điện lớn c a ngã m c thấp - IIH: Dòng điện ngã vào m c cao (High level input current): Dòng điện lớn vào ngã vào IC ngã vào m c cao - IIL: Dòng điện ngã vào m c thấp (Low level input current) : Dòng điện khỏi ngã vào IC ngã vào m c thấp - IOH: Dòng điện ngã m c cao (High level output current): Dòng điện lớn ngã cấp cho tải m c cao - IOL: Dòng điện ngã m c thấp (Low level output current): Dòng điện lớn ngã nhận m c thấp - ICCH,ICCL: Dòng điện chạy qua IC ngã lần l ợt m c cao thấp Ngồi cịn số thông số khác đ ợc nêu d ới 3.3.2 Công suất tiêu tán (Power requirement) Mỗi IC hoạt động tiêu thụ công suất từ nguồn cung cấp VCC (hay VDD) Công suất tiêu tán xác định b i điện nguồn dòng điện qua IC Do hoạt động dòng qua IC th ng xuyên thay đổi hai trạng thái cao thấp nên công suất tiêu tán đ ợc tính từ dịng trung bình qua IC cơng suất tính đ ợc cơng suất tiêu tán trung bình Trong PD (avg) = I CC (avg).VCC Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - I CCH + I CCL Đối với cổng logic họ TTL, công suất tiêu tán hàng mW với họ MOS hàng nW I CC (avg) = 3.3.3 Fan-Out: Một cách tổng quát, ngã c a mạch logic đòi hỏi phải cấp dòng cho số ngã vào mạch logic khác Fan Out số ngã vào lớn nối với ngã c a IC loại mà bảo đảm mạch hoạt động bình th ng Nói cách khác Fan Out khả chịu tải c a cổng logic Ta có hai loại Fan-Out ng với trạng thái logic c a ngã ra: I Fan − Out H = OH I IH Fan − Out L = I OL I IL Th ng hai giá trị Fan-Out khác nhau, sử dụng, để an toàn, ta nên dùng trị nhỏ hai trị Fan-Out đ ợc tính theo đơn vị Unit Load UL (tải đơn vị) 3.3.4 Thời tr truyền (Propagation delays) Tín hiệu logic truyền qua cổng ln ln có th i gian trễ Có hai loại th i trễ truyền: Th i trễ truyền từ thấp lên cao tPLH th i trễ truyền từ cao xuống thấp tPHL Hai giá trị th ng khác Sự thay đổi trạng thái đ ợc xác định tín hiệu Thí dụ tín hiệu qua cổng đảo, th i trễ truyền đ ợc xác định nh (H 3.14) Tùy theo họ IC, th i trễ truyền thay đổi tử vài ns đến vài trăm ns Th i trễ truyền lớn tốc độ làm việc c a IC nhỏ (H 3.14) 3.3.5 Tích s cơng suất-v n t c (speed- power product) Để đánh giá chất l ợng IC, ng i ta dùng đại l ợng tích số cơng suất-vận tốc tích số cơng suất tiêu tán th i trễ truyền Thí dụ họ IC có th i trễ truyền 10 ns công suất tiêu tán trung bình 50 mW tích số công suất-vận tốc là: 10 ns x mW =10.10-9x5.10-3 = 50x10-12 watt-sec = 50 picojoules (pj) Trong trình phát triển c a công nghệ chế tạo IC ng i ta ln muốn đạt đ ợc IC có công suất tiêu tán th i trễ truyền nhỏ tốt Nh IC có chất l ợng tốt tích số cơng suất-vận tốc nhỏ Tuy nhiên thực tế hai giá trị thay đổi theo chiều ng ợc với nhau, nên ta khó mà đạt đ ợc giá trị theo ý muốn, dù trình phát triển c a công nghệ chế tạo linh kiện điện tử trị số đ ợc cải thiện Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 3.3.6 Tính mi n nhi u (noise immunity) Các tín hiệu nhiễu nh tia lửa điện, cảm ng từ làm thay đổi trạng thái logic c a tín hiệu ảnh h ng đến kết hoạt động c a mạch Tính miễn nhiễu c a mạch logic tùy thuộc khả dung nạp hiệu nhiễu c a mạch đ ợc xác định b i lề nhiễu Lề nhiễu có đ ợc chênh lệch c a điện giới hạn (còn đ ợc gọi ng ỡng logic) c a m c cao thấp ngã ngã vào c a cổng (H 3.15) (H 3.15) Tín hiệu vào mạch logic đ ợc xem m c có trị >VIH(min) m c VNH làm cho điện ngã vào rơi vào vùng bất định mạch không nhận đ ợc tín hiệu thuộc m c logic T ơng tự cho tr ng hợp ngã m c thấp tín hiệu nhiễu có trị d ơng biên độ >VNL đ a mạch vào trạng thái bất định 3.3.7 Logic cấp dòng logic nh n dòng Một mạch logic th ng gồm nhiều tầng kết nối với Tầng cấp tín hiệu gọi tầng thúc tầng nhận tín hiệu gọi tầng t i Sự trao đổi dòng điện hai tầng thúc tải thể b i logic cấp dòng logic nhận dòng (H 3.16a) cho thấy hoạt động gọi cấp dòng: Khi ngã mạch logic m c cao, cấp dịng IIH cho ngã vào c a mạch logic 2, vai trò nh tải nối mass Ngã cổng nh nguồn dòng cấp cho ngã vào cổng (H 3.16b) cho thấy hoạt động gọi nhận dòng: Khi ngã mạch logic m c thấp, nhận dịng IIL từ ngã vào c a mạch logic xem nh nối với nguồn VCC Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 10 (a) (b) (H 3.16) Th ng dòng nhận c a tầng thúc m c thấp có trị lớn so với dịng cấp c a m c cao, nên ng i ta hay dùng trạng thái cần gánh tải t ơng đối nhỏ, ví dụ cần thúc cho led, ng i ta dùng mạch (H 3.17a) mà khơng thể dùng mạch (H 3.17b) (a) (H 3.17) (b) 3.3.8 Tính Schmitt Trigger Trong phần giới thiệu lề nhiễu, ta thấy khoảng điện nằm ng ỡng logic, khoảng điện ng với transistor làm việc vùng tác động Khoảng cách xác định lề nhiễu có tác dụng làm giảm độ rộng s n xung (t c làm cho đ ng dốc lên dốc xuống c a tín hiệu dốc hơn) qua mạch Lề nhiễu lớn vùng chuyển tiếp c a ngã vào nhỏ, tín hiệu thay đổi trạng thái khoảng th i gian nhỏ nên s n xung dốc Tuy nhiên khoảng s n xung nằm vùng chuyển tiếp nên tín hiệu khơng vng hoàn toàn (H 3.18a) (H 3.18b) minh họa điều (a) (b) (H 3.18) Để cải thiện dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao, ng i ta chế tạo cổng có tính trễ điện (H 3.19a), đ ợc gọi cổng Schmitt Trigger (H 3.19b) mô tả mối quan hệ Vout Vin c a cổng đảo Schmitt Trigger Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 11 (a) (b) (H 3.19) (H 3.20a&b) ký hiệu cổng Schmitt Trigger (a) 3.4 H (b) (H 3.20) TTL Trong trình phát triển c a cơng nghệ chế tạo mạch số ta có họ: RTL (Resistortransistor logic), DCTL (Direct couple-transistor logic), RCTL (Resistor-Capacitor-transistor logic), DTL (Diod-transistor logic), ECL (Emitter- couple logic) v.v Đến bây gi tồn hai họ có nhiều tính kỹ thuật cao nh th i trễ truyền nhỏ, tiêu hao cơng suất ít, họ TTL (transistor-transistor logic) dùng công nghệ chế tạo BJT họ MOS (Công nghệ chế tạo MOS) D ới đây, lần l ợt khảo sát cổng logic c a hai họ TTL MOS 3.4.1 C ng c b n h TTL Lấy cổng NAND ngã vào làm thí dụ để thấy cấu tạo vận hành c a cổng (H 3.21) Khi ngã vào A, B, C xuống m c không T1 dẫn đ a đến T2 ng ng, T3 ng ng, ngã Y lên cao; ngã vào lên cao, T1 ng ng, T2 dẫn, T3 dẫn, ngã Y xuống thấp Đó kết c a cổng NAND Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 12 Tụ CL mạch tụ ký sinh tạo b i kết hợp ngã c a mạch (tầng thúc) với ngã vào c a tầng tải, mạch hoạt động tụ nạp điện qua R4 (lúc T3 ng ng) phóng qua T3 transistor dẫn th i trễ truyền c a mạch định b i R4 CL, R4 nhỏ mạch hoạt động nhanh nh ng cơng suất tiêu thụ lúc lớn, muốn giảm cơng suất phải tăng R4 nh ng nh th i trễ truyền lớn (mạch giao hoán chậm hơn) Để giải khuyết điểm đồng th i thỏa mãn số yêu cầu khác , ng i ta chế tạo cổng logic với kiểu ngã khác 3.4.2 Các kiểu ngã @ Ngã totempole (H 3.22) R4 mạch đ ợc thay b i cụm T4, RC Diod D, RC có trị nhỏ, khơng đáng kể T2 bây gi giữ vai trò mạch đảo pha: T2 dẫn T3 dẫn T4 ng ng, Y xuống thấp, T2 ng ng T3 ng ng T4 dẫn, ngã Y lên cao Tụ CL nạp điện qua T4 T4 dẫn phóng qua T3 (dẫn), th i mạch nhỏ kết th i trễ truyền nhỏ Ngoài T3 & T4 luân phiên ng ng t ơng ng với trạng thái c a ngã nên cơng suất tiêu thụ giảm đáng kể Diod D có tác dụng nâng điện cực B c a T4 lên để bảo đảm T3 dẫn T4 ng ng Mạch có khuyết điểm khơng thể nối chung nhiều ngã c a cổng khác gây h hỏng trạng thái logic c a cổng khác @ Ngã cực thu để hở (H 3.23) Ngã cực thu để h có số lợi điểm sau: - Cho phép kết nối ngã c a nhiều cổng khác nhau, nh ng sử dụng phải mắc điện tr từ ngã lên nguồn Vcc, gọi n trở kéo lên, trị số c a điện tr đ ợc chọn lớn hay nhỏ tùy theo u cầu có lợi mặt cơng suất hay tốc độ làm việc Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 13 Điểm nối chung c a ngã có tác dụng nh cổng AND nên ta gọi điểm AND (H 3.24) - Ng i ta chế tạo IC ngã có cực thu để h cho phép điện tr kéo lên mắc vào nguồn điện cao, dùng cho tải đặc biệt dùng tạo giao tiếp họ TTL với CMOS dùng nguồn cao Thí dụ IC 7406 loại cổng đảo có ngã cực thu để h mắc lên nguồn 24 V (H 3.25) (H 3.24) (H 3.25) @ Ngã ba tr ng thái (H 3.26) (H 3.27) Mạch (H 3.26) cổng đảo có ngã trạng thái, T4 & T5 đ ợc mắc Darlington để cấp dòng lớn cho tải Diod D nối vào ngã vào C để điều khiển Hoạt động c a mạch giải thích nh sau: - Khi C=1, Diod D ng ng dẫn, mạch hoạt động nh cổng đảo - Khi C=0, Diod D dẫn, cực thu T2 bị ghim áp m c thấp nên T3, T4 & T5 ng ng, ngã mạch trạng thái tổng tr cao Ký hiệu c a cổng đảo ngã trạng thái, có ngã điều khiển C tác động m c cao bảng thật cho (H 3.27) Cũng có cổng đảo cổng đệm trạng thái với ngã điều khiển C tác động m c thấp mà SV tự vẽ ký hiệu bảng thật (H 3.28) ng dụng c a cổng đệm có ngã trạng thái: Mạch chọn liệu Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 14 (H 3.28) Vận chuyển: ng với giá trị địa AB , ngã mạch giải mã địa đ ợc tác động (lên cao) cho phép cổng m liệu ngã vào cổng đ ợc truyền ngã Thí dụ AB = 00, Y0 = (Y1=Y2=Y3=0) G1 m , D0 truyền qua G1 đến ngã ra, lúc G2, G3, G4 đóng, có ngã trạng thái Z cao, không ảnh h ng đến hoạt động c a mạch 3.4.3 Đặc tính lo t TTL Các IC số họ TTL đ ợc sản xuất lần vào năm 1964 b i hãng Texas Instrument Corporation c a Mỹ, lấy số hiệu 74XXXX & 54XXXX Sự khác biệt họ 74XXXX 54 XXXX hai điểm: 74: VCC=5 ± 0,5 V khoảng nhiệt độ hoạt động từ 0o C đến 70o C 54: VCC=5 ± 0,25 V khoảng nhiệt độ hoạt động từ -55o C đến 125o C Các tính chất khác hồn tồn giống chúng có số Tr ớc số 74 th ng có thêm ký hiệu để hãng sản xuất Thí dụ SN c a hãng Texas, DM c a National Semiconductor, S c a Signetics Ngồi q trình phát triển, thơng số kỹ thuật (nhất tích số công suất vận tốc) đ ợc cải tiến ta có loạt khác nhau: 74 chuẩn, 74L (Low power), 74 H (High speed), 74S (Schottky), 74LS (Low power Schottky), 74AS (Advance Schottky), 74ALS (Advance Low power Schottky), 74F (Fast, Fair Child) Bảng 3.1 cho thấy số tính chất c a loạt kể trên: Thông s k thu t 74 74L 74H 74S Th i trễ truyền (ns) Cơng suất tiêu tán (mW) Tích số cơng suất vận tốc (pJ) Tần số xung CK max (MHz) Fan Out (cùng loạt) Đi n th VOH(min) VOL (max) VIH (min) VIL (max) 10 90 35 10 33 33 20 23 138 50 10 20 60 125 20 74L S 9,5 19 45 20 74AS 74ALS 74F 1,7 13,6 200 40 1,2 4,8 70 20 18 100 33 2,5 2,7 2,5 2,5 2,4 2,7 0,5 0,4 0,5 0,5 0,5 0,4 2,0 2,0 2,0 2,0 2,0 2,0 0,8 0,8 0,8 0,8 0,8 0,8 Bảng 3.1 - Loạt 74S: Các transistor mạch đ ợc mắc thêm Diod Schottky hai cực CB với mục đích giảm th i gian chuyển trạng thái c a transistor làm giảm th i trễ truyền - Loạt 74AS 74ALS cải tiến c a 74S để làm giảm giá trị tích số Cơng suất - Vận tốc - Loạt 74F: Dùng kỹ thuật đặc biệt làm giảm diện dung ký sinh cải thiện th i trễ truyền c a cổng 2,4 0,4 2,0 0,8 2,4 0,4 2,0 0,7 3.5 HO MOS Gồm IC số dùng công nghệ chế tạo c a transistor MOSFET loại tăng, kênh N kênh P Với transistor kênh N ta có NMOS, transistor kênh P ta có PMOS dùng hai loại transistor kênh P & N ta có CMOS Tính kỹ thuật c a loại NMOS PMOS Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 15 nói giống nhau, trừ nguồn cấp điện có chiều ng ợc với ta xét loại NMOS CMOS Các transistor MOS dùng IC số hoạt động trạng thái: dẫn ng ng - Khi dẫn, tùy theo nồng độ pha c a chất bán dẫn mà transistor có nội tr nhỏ (từ vài chục Ω đến hàng trăm KΩ) t ơng đ ơng với khóa đóng - Khi ng ng, transistor có nội tr lớn (hàng 1010Ω), t ơng đ ơng với khóa h 3.5.1 C ng c b n NMOS (a) (b) (c) (H 3.29) (H 3.29a), (H 3.29b) (H3.29c) cổng NOT, NAND NOR dùng NMOS Bảng 3.2 cho thấy quan hệ điện c a ngã vào , cổng NOT Vin 0V (logic 0) +5V (logic1) T1 RON = 100KΩ RON = 100KΩ T2 ROFF=1010Ω RON = 1KΩ Vout +5V (logic 1) 0,05V (logic 0) Bảng 3.2 Ngoài vận hành c a cổng NAND NOR đ ợc giải thích nh sau: Cổng NAND: - Khi ngã vào nối lên m c cao, T2 T3 dẫn, ngã xuống thấp - Khi có ngã vào nối xuống m c thấp, transistor T2 T3 ng ng, ngã lên cao Đó kết c a cổng NAND ngã vào Cổng NOR: - Khi ngã vào nối xuống m c thấp, T2 T3 ng ng, ngã lên cao - Khi có ngã vào nối lên m c cao, transistor T2 T3 dẫn, ngã xuống thấp Đó kết c a cổng NOR ngã vào 3.5.2 C ng c b n CMOS Họ CMOS sử dụng hai loại transistor kênh N P với mục đích cải thiện tích số cơng suất vận tốc, khả tích hợp thấp loại N P (H 3.30a), (H 3.30b) (H 3.30c) cổng NOT, NAND NOR họ CMOS Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 16 (a) (b) (H 3.30) (c) Bảng 3.3 cho thấy quan hệ điện c a ngã vào , cổng NOT Vin VDD (logic1) 0V (logic0) T1 ROFF=1010Ω RON = 1KΩ T2 RON = 1KΩ ROFF=1010Ω Vout 0V (logic 0) VDD (logic 1) Bảng 3.3 Ngoài vận hành c a cổng NAND NOR đ ợc giải thích nh sau: Cổng NAND: - Khi ngã vào nối lên m c cao, T1 T2 ng ng, T3 T4 dẫn, ngã xuống thấp - Khi có ngã vào nối xuống m c thấp, transistor T3 T4 ng ng, transistor T1 T2 dẫn, ngã lên cao Đó kết c a cổng NAND ngã vào Cổng NOR: - Khi ngã vào nối xuống m c thấp, T1và T2 dẫn, T3 T4 ng ng, ngã lên cao - Khi có ngã vào nối lên m c cao, transistor T3 T4 dẫn, transistor T1 T2 ng ng, ngã xuống thấp Đó kết c a cổng NOR ngã vào 3.5.3 Các c ng CMOS khác Ng i ta sản xuất cổng CMOS với cực Drain để h ngã trạng thái để sử dụng tr ng hợp đặc biệt nh họ TTL Nguyễn Trung Lập K THU T S Ch ng Cổng logic III - 17 (a) (H 3.31) (b) (H 3.31a) cổng NOT có cực D để h , sử dụng phải có điện tr kéo lên (H 3.31b) cổng NOT có ngã trạng thái: - Khi ngã vào Enable =1, T1 T4 dẫn, mạch hoạt động nh cổng đảo, - Khi ngã vào Enable =0, T1 T4 ng ng đ a mạch vào trạng thái Z cao Ngoài lợi dụng tính chất c a transistor MOS có nội tr nhỏ dẫn, ng i ta chế tạo mạch có khả truyền tín hiệu theo chiều, gọi khóa chiều (H 3.32) khóa chiều với A ngã vào điều khiển Khi A = khóa h , A = 1, khóa đóng cho tín hiệu truyền qua theo chiều A X to Y OFF ON Y to X OFF ON (H 3.32) Vận hành: T3 T4 vai trò cổng đảo - Khi A = 0, cực G c a T2 m c thấp nên T2 (kênh N) ng ng, cực G c a T1 (kênh P) m c cao nên T1 ng ng, mạch t ơng đ ơng với khóa h - Khi A =1, cực G c a T2 m c cao nên T2 dẫn, cực G c a T1 m c thấp nên T1 dẫn, mạch t ơng đ ơng với khóa đóng Tín hiệu truyền qua chiều nh T1 (loại P) theo chiều ng ợc lại nh T2 (loại N) Biên độ c a tín hiệu Vi truyền qua khóa phải thỏa điều kiện d./ f(A,B,C) = số biến có giá trị số chẵn e./ f(A,B,C) = có biến = Thiết kế mạch gồm ngã vào D, E ngã P, C thỏa điều kiện sau đây: - Nếu E = D = ⇒ P = 1, C = - Nếu E = D = ⇒ P = 0, C = - Nếu E = D ⇒ P = 1, C = Hàm logic F(A, B, C) thỏa tính chất sau : F(A,B,C) = có biến a- Lập bảng thật cho hàm F b- Vẽ mạch logic tạo hàm F Thiết Kế mạch tạo hàm Y = A B.C + A B.C + A BC cổng NAND ngã vào Hàm F(A,B,C) xác đinh b i bảng thật A 0 0 1 1 B 0 1 0 1 C 1 1 F 0 1 1 a- Dùng đồ Karnaugh rút gọn hàm F b- Vẽ sơ đồ mạch logic thực hàm F c- Vẽ lại mạch dùng cổng NOR hai ngã vào Rút gọn hàm logic : f(A,B,C,D) = Σ(0,1, 2, 4, 5, 8), A = MSB Hàm không xác định với tổ hợp biến (3, 7,10) Dùng số cổng NOR để thực mạch tạo hàm Hàm f(A,B,C) =1 số biến = số chẵn - Viết biểu th c logic c a hàm f(A,B,C) theo tổ hợp biến A,B,C - Dùng cổng EX-OR để thực mạch tạo hàm Một mạch tổ hợp nhận vào số nhị phân A=A3A2A1A0 (A0 LSB) tạo m c cao 0010