Chương 2: KHUẾCH ĐẠI RF

Chương 2: KHUẾCH ĐẠI RF I Lý thuyết chung khuếch đại RF II Thiết kế mạch khuếch đại RF III Quy trình tính tốn, thiết kế khuếch đại RF Thiết kế đơn tầng Kiến thức cần ôn tập lại • • • • • • • • Tính tốn số phức: cơng thức Euler, Cơ Tranzito trường (FET) Mạng nhiều cực siêu cao tần: ma trận tán xạ [S] Lý thuyết đường truyền siêu cao tần Đồ thị Smith: cấu trúc, tính chất quan trọng Phối hợp trở kháng đồ thị Smith Khuếch đại tín hiệu nhỏ, khuếch đại cơng suất Các chế độ hoạt động tầng KĐCS Đặc điểm KĐ tuyến tính RF • Tham số đánh giá độ tuyến tính: – Tuyến tính tần số: điểm nén 1-dB – Tuyến tính tần số: méo xun điều chế bậc (IMD3) • Cơng suất cực đại tính điểm nén 1-dB • Thường phân áp chế độ A, B AB • Chế độ AB thường sử dụng dải siêu cao tần thay chế độ B vì: hệ số KĐCS chế độ B thường thấp dải SCT Chỉ tiêu kỹ thuật Dải tần làm việc Hệ số khuếch đại công suất Trở kháng vào Trở kháng Figure of Merit (FoM) Maximum Available Gain (MAG)/Maximum Stable Gain (MSG) Maximum oscillation frequency (fmax) Cutoff frequency (fT) Figure of Merit (FoM) Figure of Merit (FoM) I Lý thuyết chung khuếch đại RF Định nghĩa hệ số khuếch đại công suất mạng cực • • • • • • • [S]: Ma trận tán xạ mạng cực (2 cổng) ZS, ZL: Trở kháng nguồn trở kháng tải S, L: Hệ số phản xạ nguồn tải in, out: Hệ số phản xạ đầu vào/đầu mạng cực V1+, V1-: Điện áp tới điện áp phản xạ đầu vào V2+, V2-: Điện áp tới điện áp phản xạ đầu Z0: Trở kháng đặc tính mạng cực Ma trận tán xạ [S] Sóng điện áp tới Γ𝐿𝑉 𝑉𝐿− 𝑍𝐿 − 𝑍𝑆 = += 𝑍𝐿 + 𝑍𝑆 𝑉𝐿 Sóng điện áp phản xạ Γ𝐿𝑃 Sóng cơng suất tới 𝑏𝐿− 𝑍𝐿 − 𝑍𝑆∗ = += 𝑎𝐿 𝑍𝐿 + 𝑍𝑆∗ Sóng cơng suất phản xạ Sóng cơng suất: Ma trận tán xạ [S] sử dụng cho sóng điện áp sóng cơng suất Các định nghĩa: • Hệ số khuếch đại công suất: GP = PL/Pin - Operating Power gain – PL: Công suất đưa tải – Pin: Công suất đầu vào mạng cực • Hệ số khuếch đại công suất cực đại: GA = Pavn/Pavs - Maximum Available Gain – Pavn: Công suất cực đại từ mạng cực – Pavs: Công suất cực đại từ nguồn • Hệ số KĐCS danh định: Ga = Pavn/Pin - Available Gain • Hệ số khuếch đại cơng suất truyền đạt: GT = PL/Pavs - Transducer Gain – PL: Công suất đưa tải – Pavs: Công suất cực đại từ nguồn • Nếu đầu vào phối hợp: S = in* L = out* → G = GA = G T 10 III Quy trình tính toán, thiết kế B1: Xây dựng tiêu kỹ thuật: phụ thuộc tiêu hệ thống – – Dải tần làm việc Hệ số KĐCS B2: Lựa chọn linh kiện, sơ đồ mạch điện (EC (SC), BC (GC), CC (DC)) – S paramers B3: Xác định tính ổn định bóng bán dẫn HSKĐ cực đại – – Ổn định khơng điều kiện - MAG Ổn định có điều kiện: MSG - vẽ họ vòng tròn ổn định B4: Xác định tính đơn hướng, song hướng – – – Đánh giá sai số đơn hướng Đơn hướng: vẽ vòng tròn GT Song hướng: vẽ vòng tròn GP mặt phẳng L B5: Vẽ họ vòng tròn hệ số khuếch đại B6: Xác định trở kháng nguồn tải B7: Thiết kế mạch phối hợp trở kháng B8: Tính tốn phần tử phụ: cuộn chặn (mạch phân áp), tụ ghép tầng B9: Chạy mô mạch điện ADS cấp độ B10: Xuất layout mạch in ADS 45 Bài tập ví dụ Thiết kế khuếch đại RF 10 GHz (băng X) đạt hệ số khuếch đại 14 dB dùng bóng bán dẫn GaN HEMT hãng WIN SEMICONDUCTOR, Đài Loan với tham số ma trận tán xạ 10 GHz sau: 46 Lưu ý: Lựa chọn linh kiện: lên mạng tra datasheet tranzito – https://www.mouser.com hoặc: https://www.digikey.com – Các nhà cung cấp phổ biến: CREE, TOSHIBA, MACOM, QORVO, – Chỉ quan tâm tham số tín hiệu nhỏ – Kiểm tra dải tần làm việc – Kiểm tra giá trị IDDS (tại VGS = V) – Kiểm tra chế độ tĩnh → Tra S-paramers → Đánh giá tính ổn định, Gain (Thường cho giá trị VDSQ, IDSQ, nhiệt độ (250C), trở kháng đặc tính) – Từ đặc tuyến → kiểm tra giá trị VGS – Kiểm tra hệ số KĐCS, công suất P1dB – Kiểm tra loại đóng gói: chip trần hay chip đóng gói – Kiểm tra kích thước, layout chân chip – Kiểm tra giá trị giới hạn của: IDS, VGS, VDS, Pin – Tải file Touchstone (*.s2p) trang web nhà cung cấp, khơng có từ datasheet tự tạo file s2p ADS 47 Lưu ý: Lựa chọn linh kiện: lên mạng tra datasheet tranzito – Kiểm tra xem có PDK (sơ đồ tương đương) hay khơng? Nếu có kiểm tra trực tiếp chế độ chiều file S2P ADS – Nếu khơng có PDK → tải file *.s2p nhúng vào ADS – Nếu khơng có file *.s2p kiểm tra thủ cơng giá trị [S] cho dạng bảng datasheet → Tạo file S2P thủ công nhúng vào ADS – Nếu khơng có PDK khơng tính tốn chế độ tĩnh, thiết kế mặt xoay chiều 48 Phần tử tập trung L, C dải tần số cao: a Cuộn cảm Hình thực tế Sơ đồ tương đương tần số cao Đặc tính tần số Thực tế Vùng lý tưởng: f = 20% fR Tham số quan trọng: • Tần số cộng hưởng fR • Độ phẩm chất Q Chọn cuộn chặn có: fc = fR Lý tưởng Dải thông hẹp → mắc thêm nhiều tụ lọc mạch phân áp 49 Phần tử tập trung L, C dải tần số cao: b Tụ điện Sơ đồ tương đương tần số cao Hình thực tế ZC Đặc tính tần số Tham số quan trọng: • Tần số cộng hưởng fR • Độ phẩm chất Q Vùng lý tưởng: f = 10% fR Lý tưởng fR Thực tế Chọn tụ ghép có: fc = fR 50 Sơ lược mạch dải: Cấu trúc Phân bố trường điện từ Thực tế (PA) 51 Các loại công nghệ bán dẫn hệ mới: ❑ Các công nghệ vật liệu bán dẫn hệ (bán dẫn pha tạp nhóm III-V): • Nhóm III: Al, Ga, In; nhóm V: N, P, As, Sb • Nhóm III-V: GaN, GaAs, InP ❑ Cơng nghệ bóng bán dẫn hệ mới: • Lưỡng cực: Heterojunction Bipolar Transistor (HBT) • Trường: High Electron Mobility Transistor (HEMT), MESFET, LDMOS, ❑ Ưu điểm: • • • • Độ linh động điện tử lớn Khả tích hợp lớn Khả tản nhiệt tốt Mức công suất lớn, tạp âm nhỏ Phổ biến: GaN HEMT (ứng dụng công suất lớn), GaAs pHEMT, HBT (ứng dụng cơng suất nhỏ, tuyến tính) Các loại chip bán dẫn (kiểm tra datasheet): ❑ Chip trần (Die, Bare): tính đến ảnh hưởng bondwire ❑ Chip đóng gói chưa phối hợp (Package): thiết kế PHTK ❑ Chip đóng gói phối hợp (Package, Internal Matching) Chip trần CGHV1J006D 6-W 18.0-GHz GaN HEMT Die Chip đóng gói CGHV96100F2 100W 7.9-9.6GHz 50-ohm GaN HEMT Các loại chip bán dẫn (kiểm tra datasheet): ❑ Ghép nối song song: tăng mức công suất Number of Finger (NoF) = (GaN HEMT) Các phần tử phụ quan trọng khác: ❑ Tụ lọc nguồn (tụ phân cực): lọc nguồn ❑ Tụ xuyên tâm: lọc nguồn + chống tự kích ❑ Điện trở dán: chống tự kích ❑ Lõi ferit (ferrite bead): chống tự kích mạch phân áp ❑ Tụ thơng RF: thơng tín hiệu RF (f0) xuống đất ❑ Tụ thơng cao tần: thơng tín hiệu RF khác vào mạch phân áp Sơ đồ mạch hoàn chỉnh: +Vds 0,04lt 0,13 uH -Vgs D 0,13 uH 0,121lt G 53 pF VS 53 pF 0,394lt GaN HEMT S 0,067lt Dùng chip đóng gói chưa phối hợp +Vds Gold wire 0,04lt 0,13 uH -Vgs D 0,13 uH 0,121lt G 53 pF VS Gold wire 0,067lt GaN HEMT 53 pF 0,394lt S Dùng chip trần: tính đến ảnh hưởng bondwire Chuẩn bị cho buổi học tới: Kiến thức ơn tập lại • • • • • • Đại số số phức Cơ Tranzito trường (FET) Mạng nhiều cực siêu cao tần Lý thuyết đường truyền siêu cao tần Đồ thị Smith Phối hợp trở kháng đồ thị Smith 57 Chuẩn bị cho buổi học tới: Dụng cụ cần thiết • • • • Đồ thị Smith Compa, thước kẻ, bút chì Máy tính Casio Laptop (if possible) 58 Ma trận truyền ABCD (ma trận T) I1 V1 𝑉1 = A𝑉2 + B𝐼2 𝐼1 = C𝑉2 + D𝐼2 I2 [ABCD] V2 𝑉1 𝐴= ቤ 𝑉2 𝐼 =0 𝑉1 𝐼1 𝐵= ቤ 𝐶= ቤ 𝐼2 𝑉 =0 𝑉2 𝐼 2 =0 Ma trận T đường truyền siêu cao tần 𝐼1 𝐷= ቤ 𝐼2 𝑉 =0 l Z0, q 𝜃 = 𝛽𝑙 𝐴 𝐶 cos 𝜃 𝐵 = 𝑗𝑌0 sin 𝜃 𝐷 𝑗𝑍0 sin 𝜃 cos 𝜃 Biến đổi từ ma trận T sang ma trận S 59