2897 van ba n cu a ba i ba o 5239 1 10 20210414 9705

ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CƠNG NGHỆ - ĐẠI HỌC ĐÀ NẴNG, VOL 18, NO 5.1, 2020 33 GIẢM ẢNH HƯỞNG CỦA ĐIỆN TRỞ DÂY TRONG MẢNG VI ĐIỆN TRỞ NHỚ SỬ DỤNG MẠCH KHUẾCH ĐẠI VI SAI REDUCNG THE EFFECT OF WIRE RESISTANCE IN MEMRISTOR CROSSBAR ARRAY USING DIFFERENTIAL AMPLIFIER CIRCUITS Trương Ngọc Sơn Trường Đại học Sư phạm Kỹ thuật TP.HCM; sontn@hcmute.edu.vn Tóm tắt - Trong viết này, tác giả phân tích ảnh hưởng điện trở dây đến điện áp ngõ mảng vi điện trở nhớ, từ áp dụng mạch khuếch đại vi sai để triệt tiêu điện áp biến thiên điện trở dây gây Từ kết phân tích mơ cho thấy, điện áp biến thiên tỷ lệ thuận với chiều dài dây kim loại, đồng thời cột kế có điện áp biến thiên gần Từ đó, áp dụng mạch khuếch đại vi sai ngõ cột liên tiếp để loại bỏ điện áp biến thiên rơi áp điện trở dây Tỷ lệ nhận dạng mạch giảm xuống 76% điện trở dây tăng lên 2,5 Ω trường hợp không sử dụng mạch khuếch đại vi sai Sử dụng mạch khuếch đại vi sai giúp cho ngõ loại bỏ điện áp biến thiên trì tỷ lệ nhận dạng mức 97% điện trở dây tăng lên 2,5Ω Sử dụng mạch khuếch đại vi sai có khả làm giảm đáng kể ảnh hưởng điện trở dây mảng vi điện trở nhớ Abstract - Memristor crossbar array is promising for realizing artificial neural networks Wire resistance in crossbar array is one of the factors that degrade the performance of memristor crossbar circuit In this article, we analyze the effect of wire resistance on the output voltage of crossbar array and add the differential amplifier circuits to the crossbar array to mitigate the voltage variation caused by wire resistance In memristor crossbar array, the voltage variation caused by wire resistance is proportional to the length of metal line In addition, two adjacent columns have the same voltage variation Under these observations, a differential amplifier circuit is used to compensate the voltage variation of two adjacent columns When wire resistance is 2.5Ω, the recognition rate is as low as 76% However, if the differential amplifier circuits are added to the crossbar circuits, the recognition of the crossbar circuit is as high as 97% Adding the differential amplifier circuit to memristor crossbar circuit can mitigate the impact of wire resistance on memristor crossbar circuit significantly Từ khóa - Vi điện trở nhớ; điện trở dây; mạng nơ-ron nhân tạo; nhận dạng giọng nói Key words - Memristor; wire resistance; artificial neural network; speech recognition Giới thiệu Mạng nơ-ron nhân tạo mơ hình xử lý thông tin mô dựa hoạt động hệ thống thần kinh sinh học Mạng nơ-ron nhân tạo cấu trúc sử dụng nhiều kỹ thuật học sâu (deep learning) máy học (machine learning) Mạng nơ-ron nhân tạo ứng dụng nhiều lĩnh vực, đó, thành cơng nhận dạng đối tượng nhận dạng ảnh, nhận dạng tiếng nói Mạng nơ-ron nhân tạo hầu hết thực thi tảng phần mềm tập hợp giải thuật phức tạp Tuy nhiên, việc thực thi tập hợp giải thuật hầu hết sử dụng nhân cộng làm cho hệ thống tốn nhiều tài nguyên, tốc độ thực thi chậm tiêu hao lượng lớn Những năm gần đây, mà công nghệ thiết kế vi mạch với mật độ tích hợp cao (Very-Large-Scale Integration) phát triển mạnh, nhiều nghiên cứu chuyển từ việc thực thi mạng nơ-ron nhân tạo tảng phần mềm sang tảng phần cứng dựa thiết kế vi mạch tích hợp [1], [4] Các mạng nơ-ron nhân tạo dựa kiến trúc vi mạch hiệu công suất tốc độ thực thi [1], [4] Tuy nhiên, công nghệ vi mạch chủ yếu dựa cơng nghệ bán dẫn CMOS (ComplementaryMetal-Oxide Semiconductor), công nghệ CMOS tiến dần đến điểm tới hạn khó giảm kích thước CMOS [5], [6] Nghiên cứu linh kiện thay CMOS cho tương lai trở nên cấp thiết thu hút nhiều nhà nghiên cứu giới Một linh kiện có tiềm để thay cho cơng nghệ CMOS phải kể đến vi điện trở nhớ (memristor) Vi điện trở nhớ lý thuyết hóa Giáo sư Leon O Chua năm 1971 dựa mối liên hệ phần tử thiết kế mạch điện trở, tụ điện cuộn dây [7] Tuy nhiên, đến năm 2008 vi điện trở nhớ thức thực nghiệm vật liệu titanium oxide giáo sư phịng thí nghiệm HP [8] Vi điện trở nhớ hoạt động điện trở, nhiên trở kháng thay đổi dựa vào dịng điện chạy qua Dựa vào tính chất này, vi điện trở nhớ ứng dụng việc mơ hình hóa khớp thần kinh (synapse), trọng số khớp thần kinh thay đổi tuỳ theo giá trị tín hiệu qua [9] (a) (b) Hình (a) mơ cấu trúc khớp thần kinh sử dụng vi điện trở nhớ, (b) trở kháng vi điện trở nhớ thay đổi với xung điện áp dương âm [10] Hình 1(a) mơ tả cấu trúc khớp thần kinh mơ hình hóa vi điện trở nhớ Trong đó, trọng số khớp thần kinh mơ hình hóa trở kháng vi điện trở nhớ [10] Hình 1(b) biểu diễn giá trị trở kháng vi điện trở nhớ thay đổi xung điện áp dương xung điện áp âm đặt vào đầu vi điện trở nhớ [10] Giá trị trở kháng tăng với xung dương giảm với xung âm, điều giống đặc điểm khớp thần kinh mà trọng số thay đổi tùy thuộc vào tín hiệu thần kinh ngang [9] Các vi điện trở nhớ thơng thường chế tạo dạng mảng với dây kim loại theo chiều ngang theo chiều dọc Trong đó, giao điểm vi điện trở nhớ kết nối hàng cột [11] Các mảng vi điện trở nhớ cho Trương Ngọc Sơn 34 phép thực thi hệ nơ-ron nhân tạo có mật độ tích hợp cao Các trọng số khớp nối thần kinh giá trị lưỡng cực, bao gồm giá trị âm giá trị dương Để mơ hình hóa trọng số vậy, kiến trúc mảng vi điện trở nhớ mà dùng mảng đơn phần tử số đề xuất [12] Đây cấu trúc tối ưu, cho phép tiết kiệm công suất số lượng vi điện trở nhớ kích thước mảng vi điện trở nhớ [12] Trong mảng vi điện trở nhớ, điện áp rơi dây dẫn kim loại nguyên nhân làm giảm hiệu [13] Bản chất dây kim loại mảng vi điện trở nhớ tồn điện trở ký sinh nên việc làm giảm ảnh hưởng điện trở ký sinh có ý nghĩa Có nhiều nghiên cứu đề xuất để làm giảm ảnh hưởng điện trở dây mảng vi điện trở nhớ [14], [15] Tuy nhiên, hầu hết giải pháp đề xuất áp ụng cho mảng vi điện trở nhớ mà vi điện trở nhớ có mức giá trị điện trở cao điện trở thấp Trong báo này, tác giả sử dụng phương pháp bù điện áp để làm giảm ảnh hưởng điện trở dây mảng vi điện trở nhớ mà vi điện trở nhớ hoạt động phần tử tương tự Giảm ảnh hưởng điện trở dây mảng vi điện trở nhớ ứng dụng mạng nơ-ron nhân tạo r VIN,1 RB r M1,1 r r r IN,1 Mj,1 r VIN,j V RF1 j =1 VIN , j (1) B Điện áp cột tham chiếu, VF, đến 20 cột lại qua điện trở RF2 Bằng cách sử dụng công thức cho mạch khuếch đại đảo, điện áp ngõ cột thứ k tính sau:  64  R   R VO, k = −    VIN , j  + VF   RF   j =1  M j , k      r (2) r r (3) Nếu lựa chọn RF1=RF2, phương trình (3) viết lại sau: Mj,k r R  64  R  R R  VO, k = −   − F1 VIN , j   j =1  M j , k RF RB   r Vr RB 64 VF = − Thế VF từ phương trình (1) vào phương trình (2) ta được: r VIN,j(k) cho phép nhận dạng 20 tín hiệu phát âm từ 20 ký tự Trong cấu trúc đề xuất trước đó, tác giả bỏ qua điện trở dây dẫn kim loại Thực tế, dây dẫn kim loại ln có điện trở dây, điện trở yếu tố làm ảnh hưởng đến kết thực thi vi mạch tích hợp Trong Hình 2, điện trở dây mơ hình hóa điện trở có giá trị nhỏ nằm giao điểm hàng cột Trong trường hợp dây dẫn kim loại mảng vi điện trở nhớ có giá trị lý tưởng 0Ω, điện trở có giá trị nhỏ dùng để mơ hình hóa điện trở dây Hình có giá trị 0Ω Cột Hình tạo điện áp âm cho tất cột cịn lại, ta gọi cột cột tham chiếu Điện áp ngõ cột tham chiếu tính cách sử dụng cơng thức tính điện áp cho mạch khuếch đại đảo [12]: 64 r VIN,64 VO, k =  w j , kVIN , j r r (4) j =1 RB gm,1 RF2 VC,1 VC,F RF1 GF RF2 VC,k G1 VF VO,1 RF2 VC,20 G20 Gk R0 R0 VO,k  1 Trong đó, w j , k = R0  − R M j ,k  B R0 VO,20 Hình Mảng vi điện trở nhớ sử dụng mảng đơn cột cố định để thực thi mạng nơ-ron nhân tạo Để có khả thực thi trọng số lưỡng cực cần kết hợp mảng vi điện trở nhớ ghép nối bù Tuy nhiên, thiết kế mới, S N Trương đề xuất kiến trúc tối ưu dùng mảng đơn [12] Trọng số có dấu tạo thêm cột tham chiếu với phần tử cố định mơ tả Hình Trong viết này, tác giả sử dụng mảng vi điện trở nhớ đề xuất trước cho ứng dụng nhận giạng giọng nói Tín hiệu nhận dạng đơn giản 20 phát âm 20 ký tự từ “a” đến “t” Mỗi ký tự phát âm mã hóa dạng 64 thơng số, đặc trưng cho mức biên độ 64 dãy tần số khác có tín hiệu Mảng vi điện trở nhớ thiết kế bao gồm 64 hàng 21 cột, cột có nhiệm vụ tạo điện áp âm, điện áp âm truyền đến cột lại để tạo trọng số lưỡng cực [12] 20 cột lại tương đương 20 Perceptron nơ-ron    Phương trình (4) cho thấy, ngõ cột tổng ngõ vào nhân với trọng số Như vậy, cột có chức nơ-ron với trọng số định giá trị R0, RB Mj,k Điện trở R0 RB có giá trị cố định, giá trị dấu trọng số định giá trị vi điện trở nhớ, Mj,k Điện trở vi điện điện trở nhớ lập trình từ giá trị điện trở thấp (Low Resistance State – LRS) đến giá trị điện trở cao (High Resistance State - HRS) Tùy thuộc vào vật liệu chế tạo, vi điện trở nhớ có giá trị LRS từ hàng trăm Ω đến hàng KΩ HRS có giá trị hàng trăm KΩ đến hàng MΩ Giá trị điện trở R B lựa chọn khoảng từ LRS đến HRS Như giá trị vi điện trở nhớ lớn RB nhỏ RB tạo trọng số dương âm tương ứng Điện trở dây kim loại thiết kế vi mạch tích hợp yếu tố không kể đến Điện trở dây mơ hình hóa điện trở có giá trị nhỏ (r) mơ tả Hình Có thể thấy, điện trở làm cho điện áp thực cột bị giảm phần điện áp rơi điện trở dây Trong Hình 2, điện áp đặt lên cột thứ k hàng thứ j VIN,j(k), giá trị nhỏ giá trị VIN,j đặt ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ - ĐẠI HỌC ĐÀ NẴNG, VOL 18, NO 5.1, 2020 đầu mảng Giả sử điện áp rơi điện trở dây Vr, ta có điện áp cột thứ k bị sụt giảm điện áp rơi điện trở dây sau: VIN , j (k ) = VIN , j − kVr (5) Cột tham chiếu đặt vị trí nên xem điện áp ngõ vào khơng bị sụt giảm, sử dụng phương trình (2) để tính điện áp ngõ cột thứ k điện trở dây có giá trị khác 0Ω VO, k  64  R   R = −    VIN , j ( k )  + VF   RF   j =1  M j , k    Trong Hình 4, ngõ cột giữ nguyên cột bị ảnh hưởng điện trở dây Ngõ cột thứ kết cột thứ trừ cột thứ Tương tự, ngõ cột thứ k kết từ ngõ cột thứ k trừ ngõ cột thứ k-1 VIN,1 r RB M1,1 VIN,2 r r RB   64  R  −    VIN , j  −   j =1  M j , k   35 r VIN,j   R0  R   kVr  + VF   M j ,k  RF  j =1    (6) 64 VIN,64  RF1 VF So sánh phương trình (2) phương trình (6) ta thấy điện áp ngõ tăng lượng ΔVk sau:  R0   Vk =  k Vr   M j,k  j =1   RF2 RF2 RF2 RF2 RF2 RF2 GF G1 G2 R0 Gk-1 R0 R0 Gk R0 G19 R0 G20 R0 64  VO,1 (7) VO,k-1 VO,k V1 Điện áp đặt lên cột giảm làm cho điện áp ngỏ tăng lên sử dụng mạch khuếch đại đảo Hơn nữa, điện áp đặt lên cột giảm tỷ lệ thuận với chiều dài dây dẫn Trong phương trình (7), cột gần cột (k có giá trị nhỏ) điện ngõ tăng so với cột xa cột (k có giá trị lớn) Để kiểm chứng điều này, tác giả tiến hành đo mức độ biến thiên điện áp cột điện trở dây tăng lên 2,5Ω Trong thiết kế vi mạch, giá trị điện trở dây thông thường lựa chọn 2,5Ω cho cấu trúc mảng [13], [16] Kết đo thể Hình Voltage variation (V) 0.5 0.4 V2 R3 R4 VO,k Sk VO,19 0.2 0.1 10 15 20 Column # Hình Biến thiên điện áp cột điện trở dây tăng lên 2,5Ω Hình biểu diễn giá trị điện áp tăng lên cột điện trở dây tăng lên 2,5Ω Các cột có biến thiên điện áp nhỏ điện trở dây tăng lên 2,5Ω, nhiên cột xa cột có biến thiên điện áp lớn Kết Hình phù hợp với phân tích trước Cột cuối có độ biến thiên điện áp lớn Từ kết mơ phân tích cho thấy, cột kề có độ biến thiên điện áp gần Do đó, sử dụng mạch khuếch đại vi sai triệt tiêu biến thiên điện áp gây điện trở dây Để triệt tiêu điện áp biến thiên, mạch khuếch đại vi sai thêm vào sau ngõ cột mơ tả Hình VO,20 S26 Vk R5 V20 Gs R6 Vk Hình Giảm điện áp biến thiên điện trở dây sử dụng khuếch đại vi sai Điện áp biến thiên gây điện trở dây dẫn mảng vi điện trở nhớ làm giảm cách sử dụng khuếch đại vi sai có hệ số khuếch đại hoạt động trừ điện áp Các khuếch đại vi sai đặt ngõ cột Mạch khuếch đại vi sai thiết kế đơn giản sử dụng mạch khuếch đại thuật toán Op-Amp, với sơ đồ mạch chi tiết mô tả phần bên Hình Trong Hình 4, VO,k ngõ cột thứ k, Vk ngõ mạch khuếch đại vi sai cho cột thứ k Điện áp ngõ mạch khuếch đại vi sai cho cột thứ k tính sau: R   R6  R3 + R4    Vk = −Vo,k −1   + Vo, k     R3   R5 + R6  R3  0.3 0.0 VO,k-1 VO,2 S0 (8) Trong đó, lựa chọn giá trị điện trở thỏa mãn R3=R4=R5=R6 để đạt hệ số khuếch đại Điện áp ngõ cột thứ k tính sau: Vk = Vo,k − Vo,k −1 (9) Điện áp biến thiên cột thứ k cột thứ (k-1) tính theo phương trình (7) Nếu xét có mặt điện trở dây điện áp ngõ cột sau mạch khuếch đại vi sai là: Vk = Vo,k + Vk − (Vo,k −1 + Vk −1 ) Vk = Vo,k − Vo,k −1  R0    kVr  −  M j ,k  j =1   64 +   R0   M j =1 j ,k  R0    Vr   M j ,k  j =1   64 = Vo,k − Vo,k −1 + 64    (k − 1)Vr    (10) Trương Ngọc Sơn 36 Từ phương trình (10) thấy, điện áp ngõ mạch 64    R0  Vr  Giá khuếch đại vi sai biến thiên lượng  M j ,k  j =1   trị nhỏ điện áp biến thiên cột trước sử dụng mạch khuếch đại vi sai Điện áp tăng điện trở dây cột liên tiếp loại bỏ phần lớn nhờ sử dụng mạch khuếch đại vi sai phân tích phương trình (10)  Kết mô thảo luận Mạch vi điện trở nhớ thực thi mạng nơ-ron nhân tạo Hình mơ để kiểm chứng tính hiệu việc sử dụng mạch khuếch đại vi sai làm giảm ảnh hưởng điện trở dây mảng vi điện trở nhớ Mạch vi điện trở nhớ mô sử dụng phần mềm thiết kế mạch Cadence Spectre Vi điện trở nhớ mơ hình hóa ngơn ngữ Verilog-A với thơng số mơ hình trình bày báo trước [17] Mảng vi điện trở nhớ huấn luyện để nhận dạng tín hiệu phát âm từ 20 ký tự Trong đó, số mẫu cho ký tự 100 Q trình rút trích đặc trưng mẫu mơ tả Hình Tín hiệu vào 64 Bộ lọc thông dãy Tiền xử lý Ch a Ch 64 t DFT điện trở dây, ngõ cột 19 (VO,19) cột 20 (VO,20) đo trước khuếch đại vi sai điện áp ngõ cột 20 (V20) đo sau khuếch đại vi sai Điện trở dây trường hợp giả định 2,5Ω [13], [16] Kết thể Hình Điện áp ngõ cột thứ 19 ký hiệu VO,19 thể hình vng màu đen Hình VO,19 mức tích cực ngõ vào phát âm ký tự “s” Do ảnh hưởng điện trở dây, điện áp VO,19 dịch lên phía Trong trường hợp ngưỡng so sánh 0,5V, cột 19 tích cực với nhiều ký tự ngõ vào thay ký tự “s” mong muốn Tương tự, cột thứ 20 cho điện áp VO,20 bị dịch lên ảnh hưởng điện trở dây phân tích Phần Có thể thấy ngưỡng so sánh 0,5 V, cột thứ 19 20 tích cực với nhiều ký tự ngõ vào dẫn đến tỷ lệ nhận dạng giảm đáng kể Tuy nhiên, cách sử dụng mạch khuếch đại vi sai, điện áp cột 19 20 đưa qua mạch khuếch đại vi sai cho điện áp V20 thể tam giác màu xanh Hình Khi ký tự ngõ vào “s” cột 19 tích cực, lúc V20 có giá trị âm thể Hình Hiện tượng không làm ảnh hưởng đến tỷ lệ nhận dạng mạch mức ngưỡng so sánh 0,5V Có thể kết luận, điện áp ngõ sau khuếch đại vi sai bị dịch xuống Ngõ V20 mức cao ngưỡng 0,5V ký tự ngõ vào “t” Các trường hợp khác ngõ mức thấp điện áp ngưỡng so sánh (0,5V) Mảng vi điện trở nhớ 2.0 1.6 Xử lý MATLAB 1.2 Tín hiệu thu thập từ phát âm ký tự xử lý phần mềm Matlab Tín hiệu đưa qua q trình tiền xử lý sau chuyển sang miền tần số phép biến đổi Fourier [18] 64 lọc thông dãy với dãy tần số khác cho phép tách 64 giá trị đặc trưng [18] Trong nhận dạng giọng nói, kỹ thuật rút trích đặc trưng phần quan trọng Các hệ thống nhận dạng giọng nói thường áp dụng kỹ thuật rứt trích đặc trưng phức tạp có khả tăng hiệu hệ thống Trong thiết kế này, mục đích khơng phải cải thiện độ xác nên việc sử dụng 64 lọc dễ thực thực thi mức thiết kế mạch [18] Các liệu ký tự lưu vào tập tin văn (txt) Trong phần mềm Candence Spectre, thiết kế mô đun ngôn ngữ Verilog-A để đọc giá trị tập tin văn tạo tín hiệu điện áp đưa đến mảng vi điện trở nhớ Mảng vi điện trở nhớ huấn luyện Matlab Giá trị trọng số sau huấn luyện chuyển đổi sang giá trị trở kháng vi điện trở nhớ sử dụng phương trình (4) Mảng vi điện trở nhớ huấn luyện nhận dạng 20 tín hiệu từ phát âm ký tự Cột cho ngõ gần 1V ngõ vào phát âm ký tự “a”, ngược lại cho mức điện áp gần 0V Tương tự, cột thứ 20 có mức điện áp gần 1V ngõ vào ký tự “t”, ngược lại có mức điện áp gần 0V Điện áp ngưỡng so sánh để chọn cột tích cực 0,5V [12] Để đánh giá hiệu phương pháp sử dụng khuếch đại vi sai để làm giảm điện áp biến thiên gây Voltage (V) Hình Quá trình rút trích đặc trưng tín hiệu phát âm ký tự 0.8 VO,19 VO,20 V20 0.4 0.0 -0.4 -0.8 -1.2 A B C D E F G H I J K L M N O P Q R S T Input speech Hình Điện áp ngõ cột thứ 19 (VO,19) 20 (VO,20) trước khuếch đại vi sai điện áp ngõ cột thứ 20 (V20) sau khuếch đại vi sai Ngõ vào phát âm ký tự từ “a” đến “t” Mô đo tỷ lệ nhận dạng mạch điện trở dây thiết lập 2,5Ω Tỷ lệ nhận dạng tỷ lệ nhận dạng trung bình 20 cột phát âm 20 ký tự đặt vào ngõ vào mạch Kết mô cho thấy mạch sử dụng khuếch đại vi sai để làm giảm ảnh hưởng điện trở dây cho kết nhận dạng 97% điện trở dây 2,5Ω Trong đó, khơng sử dụng khuếch đại vi sai tỷ lệ nhận dạng mạch giảm xuống 76% Như việc sử dụng khuếch đại vi sai làm giảm ảnh hưởng điện trở dây làm tăng tỷ lệ nhận dạng 21% Dựa vào phân tích mơ thấy điện áp cột dịch lên điện trở dây tăng lên 2,5Ω Do đó, giữ mức ngưỡng so sánh 0,5V để xác định cột tích cực cột khơng tích cực mạch cho nhận dạng sai ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ - ĐẠI HỌC ĐÀ NẴNG, VOL 18, NO 5.1, 2020 nhiều cột tích cực thay cột cho ký tự nhận dạng Giả sử ta thay đổi mức ngưỡng lên theo mức dịch điện áp cột cuối nhận dạng cột không nhận dạng dịch chuyển điện áp cột nhỏ Nói cách khác, mức dịch điện áp cột khác nên giải pháp nâng mức ngưỡng lên khơng khả thi Để thực cột sử dụng mức ngưỡng khác Điều trường hợp biết xác điện trở dây dịch chuyển điện áp So với phương pháp đề xuất sử dụng mạch khuếch đại vi sai, điện áp tăng loai bỏ phần lớn mà không cần phải thay đổi điện áp ngưỡng khơng cần phải biết xác giá trị điện trở dây điện áp thay đổi điện trở dây gây [4] [5] [6] [7] [8] [9] [10] Kết luận Điện trở dây kim loại yếu tố làm giảm hiệu mảng vi điện trở nhớ ứng dụng mạng nơ-ron nhân tạo Trong viết tác giả phân tích ảnh hưởng điện trở dây đến điện áp ngõ mảng vi điện trở nhớ áp dụng phương pháp giảm điện áp biến thiên gây điện trở dây Bằng việc sử dụng khuếch đại vi sai ngõ cột liên tiếp nhau, điện áp biến thiên điện trở dây gây giảm đáng kể góp phần làm tăng hiệu mảng vi điện trở nhớ Cụ thể, điện trở dây 2,5Ω, tỷ lệ nhận dạng phát âm 20 ký tự mảng vi điện trở nhớ giảm xuống 76% Tuy nhiên, sử dụng mạch khuếch đại vi sai làm giảm điện áp biến thiên cột nhau, tỷ lệ nhận dạng trì 97% Đây phương pháp hiệu sử dụng để làm giảm ảnh hưởng điện trở dây mảng vi điện trở nhớ TÀI LIỆU THAM KHẢO [1] A Ardakani et al, “VLSI Implementation of Deep Learning Neural Network Using Integral Stochastic Computing”, IEEE Trans Very Large Scale Integration System, vol 25, iss 10, pp 2688-2699, Feb 2017 [2] M Walker, P Hasler, and L Akers, “CMOS neural network for pattern association”, IEEE Micro, vol 9, no 5, pp 68-71, Oct 1989 [3] B V Benjamin et al, “Neurogrid: A mixed-analog-digital multichip system for large-scale neural simulations”, Proc IEEE, vol 102, [11] [12] [13] [14] [15] [16] [17] [18] 37 no.5, pp.-699-716, Apr 2014 P A Merolla et al, “A million spiking- neuron integrated circuit with a scalable communication network and interface”, Science, vol 345, no 6197, pp 668-673, Aug 2014 P M Solomon, “Device Innovation and Material Challenges at the Limit of CMOS Technology”, Annu Rev Mater Sci., vol 30, pp 681-697, Aug 2000 T P Brđanin and B Dokić, “Strained Silicon Layer in CMOS Technology”, Electronics, vol 18, no 2, pp 63-69, Dec 2014 L O Chua, “Memristor – the missing circuit element”, IEEE Trans Circuit Theory, vol CT-18, no 5, pp 507-519, Sep 1971 D B Strukov, G S Sinder, D R Stewart, and R S Williams, “The missing memristor found”, Nature, vol 453, pp 80-83, May 2008 S H Jo, T Chang, I Ebong, B B Bhadviya, P Mazumder, and W Lu, “Nanoscale memristor device as synapse in neuromorphic systems”, Nano Letters, vol 10, no 4, pp 1297-1301, Mar 2010 C Wang, W He, Y Tong, and R Zhao, “Investigation and Manipulation of Defferent Analog behaviors of Memristor as Electronic Synapse for Neuromorphic Applications”, Scienticfic Report, vol 6, no 22970, pp 1-9, Mar, 2016 R S Williams, “How we found the missing memristor”, IEEE Spectrum, vol 45, iss 12, pp 28-35, Dec 2008 S N Truong and K S Min “New memristor-based crossbar array architecture with 50-% area reduction and 48-% power saving for matrix-vector multiplication of analog neuromorphic computing”, Journal of Semiconductor Technology and Science, vol 14, no 3, pp 356-363, Jun 2014 J Liang and H S P Wong, “Cross-point memristor array without cell selector – device characteristics and data storage pattern dependencies”, IEEE Trans Electron Device, vol 57, no 10, pp 2531-2538, Oct 2010 E Linn, R Rosezin, C Kügeler, and R Waser “Complementary resistive switches for passive nanocrossbar memories”, Nature Materials, vol 9, pp 403-406, May 2010 S H Shin, S D Byeon, J S Song, S N Truong, H S Mo, D J Kim, and K S Min, “Dynamic reference scheme with improved read voltage margin for compensating cell-position and back ground-pattern dependencies in pure memristor array”, Journal of Semiconductor Technology and Science, vol.15, No.6, Dec 2015 ITRS, International Technology Roadmap for Semiconductors, 2007 S N Truong K V Pham, W S Yang, S H Shin, K Pedrotti, and K S Min, “New pulse amplitude modulation for fine tuning of memristor synapses”, Microelectronics Journal, vol 55, pp 162-168, 2016 S N Truong, S J Ham, and K S Min “Neuromorphic crossbar circuit with nanoscale filamentary-switching binary memristors for speech recognition”, Nanoscale Research Letters, vol no 629, pp 1-9, Nov 2014 (BBT nhận bài: 01/12/2019, hoàn tất thủ tục phản biện: 12/5/2020) ... Y Tong, and R Zhao, “Investigation and Manipulation of Defferent Analog behaviors of Memristor as Electronic Synapse for Neuromorphic Applications”, Scienticfic Report, vol 6, no 22970, pp 1- 9,... with a scalable communication network and interface”, Science, vol 345, no 619 7, pp 668-673, Aug 2 014 P M Solomon, “Device Innovation and Material Challenges at the Limit of CMOS Technology”, Annu... 50-% area reduction and 48-% power saving for matrix-vector multiplication of analog neuromorphic computing”, Journal of Semiconductor Technology and Science, vol 14 , no 3, pp 356-363, Jun 2 014