(TIỂU LUẬN) báo cáo THIẾT kế VI MẠCH số

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN-ĐIỆN TỬ NĂM HỌC 2019 – 2020 -* - BÁO CÁO THIẾT KẾ VI MẠCH SỐ GVHD: Trần Hoàng Linh Trợ giảng:Dương Quang Hổ SVTH:Phùng Tuấn Hưng MSSV:1611444 TP HỒ CHÍ MINH, THÁNG 11 NĂM 2019 Mục lục BÀI 1: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NOT Thiết kế sơ đồ nguyên lý Thực mô đáp ứng DC Thực mô transient Layout cổng NOT BÀI 2: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NAND-NOR Thiết kế sơ đồ nguyên lý cổng NAND Mô đáp ứng DC cổng NAND Mô đáp ứng Transient cho cổng NAND 11 Thiết kế layout cổng NAND 12 Cổng NOR 13 Mô DC cổng NOR: 13 Mô transient cổng NOR 15 Thiết kế layout cổng NOR 16 Bài 3: Thực cổng FLIP-FLOP CHARACTERIZATION 17 Thiết kế sơ đồ nguyên lý 17 Kiểm tra đáp ứng TRANSIENT 18 Bài 4: SRAM 20 SRAM chế độ write 20 Sram read 22 Bài 5: TCAM 25 TCAM chế độ write 25 TCAM chế độ operation 27 BÀI 1: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NOT Thiết kế sơ đồ nguyên lý A Y Bảng 3-1: Bảng thật cổng NOT Sơ đồ nguyên lý ký hiệu cổng: Hình 1-1: Sơ đồ cổng NOT Hình 1-2: Ký hiệu cổng NOT Thực mô đáp ứng DC Thông số: Thông số Vdd Cload Vin Giá trị 1V 1f F 0-1 V Sơ đồ nguyên lý: Điện áp ngõ Vin: Vin 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 Vout 0.9998 0.9977 0.9855 0.9461 0.7627 0.1322 0.0378 0.007 0.9 0.0007 0.00006 Dạng sóng ngõ ra: Thực mô transient Thông số mạch: Thông số Vdd Cload Voltage Voltage Rise time Fall time Delay Pulse width Period Giá trị 1V 1f F 0V 1V 1p s 1p s 0n s 1n s 2n s Mạch nguyên lý: Kết mô phỏng: Thông số Trise – Rising Time (20% - 80%) Tfall – Falling Time (80% - 20%) Trise – Rising Time (10% - 90%) Tfall – Falling Time (90% - 10%) Trise_propagation delay (90% - 50%) Tfall_propagation delay (10% - 50%) Tpropagation delay (50% - 50%) Dynamic Power Switching Power Kết 3.253E-12 s 3.253E-12 s 4.768E-12 s 4.768E-12 s 4.184E-12 s 4.184E-12 s 1.282E-12 s 2.5n W Layout cổng NOT BÀI 2: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NAND-NOR Thiết kế sơ đồ nguyên lý cổng NAND A X B X Y 1 Bảng thật cồng NAND Sơ đồ nguyên lý: Ký hiệu cổng: Mô đáp ứng DC cổng NAND Thông số mạch: Sơ đồ nguyên lý: Kết qủa mô phỏng: Điện áp ngõ Vin: Vin Vout 0.1 0.999 0.2 0.998 0.3 0.987 0.4 0.753 0.5 0.036 0.6 0.004 0.7 0.0004 0.8 0.00004 0.9 0.00002 0.00001 10 Kết mô phỏng: Điện áp ngõ Vin: Vin Vout 0.1 0.998 0.2 0.979 0.3 0.857 0.4 0.091 0.5 0.021 0.6 0.007 0.7 0.001 0.8 0.0001 0.9 0.00001 0.000001 14 Mô transient cổng NOR Sơ đồ: Kết mô phỏng: 15 Thiết kế layout cổng NOR Sơ đồ stick digram: Layout: 16 Bài 3: Thực cổng FLIP-FLOP CHARACTERIZATION Thiết kế sơ đồ nguyên lý Bảng thật cổng DFF Sơ đồ nguyên lý cổng: 17 Kiểm tra đáp ứng TRANSIENT Mạch mô phỏng: 18 Kết mô phỏng: 19 Bài 4: SRAM SRAM chế độ write Sơ đồ mô phỏng: Nguyên lý mô phỏng:chế độ write chế độ liệu ghi vào SRAM nút ghi_BL ghi_BLX,2 nút trái ngược điện áp giống liệu đầu vào tương ứng BL BLX Quá trình ghi thực WL=1 20 Kết mô sram writing: 21 Sram read Sơ đồ mô phỏng: Nguyên lý mô phỏng:dữ liệu SRAM lưu nút noi_BL noi_BLX,2 liệu ngược dấu Khi WL=1 bắt đầu chế độ read liệu điện nút lưu trữ hiển thị tương ứng dây BL,BLX 22 Kết mô sram read: 23 24 Bài 5: TCAM TCAM chế độ write Sơ đồ nguyên lý: Chế độ hoạt động SRAM 25 Kết mô phỏng: 26 TCAM chế độ compare Sơ đồ nguyên lý mô phỏng: Kết mô phỏng: 27 28 ... BÀI 1: THIẾT KẾ VÀ ĐO ĐẠC CỔNG NOT Thiết kế sơ đồ nguyên lý Thực mô đáp ứng DC Thực mô transient Layout cổng NOT BÀI 2: THIẾT KẾ VÀ... transient Thông số mạch: Thông số Vdd Cload Voltage Voltage Rise time Fall time Delay Pulse width Period Giá trị 1V 1f F 0V 1V 1p s 1p s 0n s 1n s 2n s Mạch nguyên lý: Kết mô phỏng: Thông số Trise –... Sơ đồ nguyên lý: Kết mô phỏng: 11 Thiết kế layout cổng NAND Sơ đồ stick digram: Layout: 12 Cổng NOR Sơ đồ nguyên lý: Mô DC cổng NOR Sơ đồ: 13 Kết mô phỏng: Điện áp ngõ Vin: Vin Vout 0.1 0.998