NGHIÊN CỨU CÁC CẤU HÌNH CỦA OPAMP TRONG THIẾT KẾ VI MẠCH TƯƠNG TỰ

HỌC VIỆN CƠNG NGHỆ BƯU CHÍNH VIỄN THƠNG CƠ SỞ TẠI THÀNH PHỐ HỒ CHÍ MINH KHOA KỸ THUẬT ĐIỆN TỬ _ BÁO CÁO THỰC TẬP TỐT NGHIỆP NGÀNH: CÔNG NGHỆ KỸ THUẬT ĐIỆN – ĐIÊN TỬ HỆ CHÍNH QUY NIÊN KHĨA: 2013-2018 Đề tài: NGHIÊN CỨU CÁC CẤU HÌNH CỦA OPAMP TRONG THIẾT KẾ VI MẠCH TƯƠNG TỰ Sinh viên thực hiện: PHẠM QUỐC TRUNG MSSV: N13DCDT110 Lớp: D13CQKD02-N Giáo viên hướng dẫn: Ths.NGUYỄN TRỌNG HUÂN TP.HCM – Tháng 9/Năm 2017 HỌC VIỆN CƠNG NGHỆ BƯU CHÍNH VIỄN THƠNG CƠ SỞ TẠI THÀNH PHỐ HỒ CHÍ MINH KHOA KỸ THUẬT ĐIỆN TỬ _ BÁO CÁO THỰC TẬP TỐT NGHIỆP NGÀNH: CÔNG NGHỆ KỸ THUẬT ĐIỆN – ĐIÊN TỬ HỆ CHÍNH QUY NIÊN KHĨA: 2013-2018 Đề tài: NGHIÊN CỨU CÁC CẤU HÌNH CỦA OPAMP TRONG THIẾT KẾ VI MẠCH TƯƠNG TỰ Sinh viên thực hiện: PHẠM QUỐC TRUNG MSSV: N13DCDT110 Lớp: D13CQKD02-N Giáo viên hướng dẫn: Ths.NGUYỄN TRỌNG HUÂN TP.HCM – Tháng 9/Năm 2017 MỤC LỤC Chương : Các thông số opamp 1- Giới Thiệu 1.1 Đặc tính Opamp 1.2 Cấu tạo 2- Nguyên lý hoạt động 3- Opamp lý tưởng – Opamp thực tế 4- Hệ số nén tín hiệu chung 5- Hoạt động Mosfet 6- Gương Chương : Opamp single ended differential opamp 12 1- Tín hiệu single-ended differential opamp 12 Chương : Cấu hình telescopic Cấu hình folded cascode 15 1- Cấu hình telescopic 15 1.1 Thiết kế 15 1.2 Lý thuyết mạch .15 1.2.1 Gate-Drain-Connected Loads 15 1.2.1.1 Bộ khuếch đại nguồn chung 15 1.3 Cascode Loads ( Mạch khuếch đại vi sai telescopic ) 16 2- Cấu hình Folded cascode 18 2.1 Thiết kế 18 2.2 Tính tốn lý thuyết cho mạch .20 2.2.1 ý nghĩa phần mạch 20 2.2.2 Tính tốn cho mạch 20 2.2.3 Phân cực cho mạch 23 2.3 Kết mô 23 2.3.1 Đáp tuyến ngõ mode DC 23 2.3.2 Độ lợi, độ trữ phase, độ dự trữ gain 24 2.3.3 Input common mode range(ICMR) 25 2.3.4 PSRR 26 2.3.5 Common Mode Rejection Range 27 2.3.6 Slew rate 28 2.3.7 Điện áp offset 29 2.4 Tổng kết đánh giá 30 3- Liên quan cấu hình telescopic folded cascode 30 Chương : Cấu hình two-stage 31 1- Thiết kế 31 2- Nguyên lý 31 Chương : Phụ lục 33 CHƯƠNG I: CÁC THÔNG SỐ OPAMP CHƯƠNG 1: CÁC THÔNG SỐ CỦA OPAMP Giới thiệu Mạch khuếch đại thuật tốn (Operational Amplifier: Op-Amps) có ký hiệu hình sau: 1.1 Đặc tính Opamp Đây vi mạch tương tự thơng dụng Op-Amps tích hợp số ưu điểm sau: - Hai ngõ vào đảo không đảo cho phép Op-Amps khuếch đại nguồn tín hiệu có tính đối xứng (các nguồn phát tín hiệu biến thiên chậm nhiệt độ, ánh sáng, độ ẩm, mực chất lỏng, phản ứng hố-điện, dịng điện sinh học thường nguồn có tính đối xứng) - Ngõ khuếch đại sai lệch hai tín hiệu ngõ vào nên Op-Amps có độ miễn nhiễu cao tín hiệu nhiễu đến hai ngõ vào lúc xuất ngõ Cũng lý Op-Amps có khả khuếch đại tín hiệu có tần số thấp, xem tín hiệu chiều - Hệ số khuếch đại Op-Amps lớn cho phép Op-Amps khuếch đại tín hiệu với biên độ vài chục mico Volt - Do mạch khuếch đại vi sai Op-Amps chế tạo phiến độ ổn định nhiệt cao - Điện áp phân cực ngõ vào ngõ khơng khơng có tín hiệu, dễ dàng việc chuẩn hoá lắp ghép khối (module hoá) - Tổng trở ngõ vào Op-Amps lớn, cho phép mạch khuếch đại nguồn tín hiệu có cơng suất bé - Tổng trở ngõ thấp, cho phép Op-Amps cung cấp dòng tốt cho phụ tải - Băng thông rộng, cho phép Op-Amps làm việc tốt với nhiều dạng nguồn tín hiệu khác SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang CHƯƠNG I: CÁC THÔNG SỐ OPAMP Tuy nhiên vi mạch khác, Op-Amps làm việc ổn định làm việc với tần số công suất cao 1.2 Cấu tạo Thơng thường op-amp có tầng như: Khuếch đại vi sai đầu vào, tầng khuếch đại đệm tầng khuếch đại đệm Tầng 1: tầng khuếch đại vi sai (Differential Amplifier), nhiệm vụ khuếch đại độ sai lệch tín hiệu hai ngõ vào v+ v- Nó hội đủ ưu điểm mạch khuếch đại vi sai như: độ miễn nhiễu cao; khuếch đại tín hiệu biến thiên chậm; tổng trở ngõ vào lớn Tầng 2: Tầng khuếch đại trung gian, bao gồm nhiều tầng khuếch đại vi sai mắc nối tiếp tạo nên mạch khuếch đại có hệ số khuếch đại lớn, nhằm tăng độ nhay cho Op-Amps Trong tẩng cịn có tầng dịch mức DC để đặt mức phân cực DC ngõ Tầng 3: Đây tầng khuếch đại đệm, tần nhằm tăng dòng cung cấp tải, giảm tổng trở ngõ giúp Op-Amps phối hợp dễ dàng với nhiều dạng tải khác Op-Amps thực tế có số khác biệt so với Op-Amps lý tưởng Nguyên lý hoạt động Dựa vào ký hiệu Op-Amps ta có đáp ứng tín hiệu ngõ Vo theo cách đưa tín hiệu ngõ vào sau: - Đưa tín hiệu vào ngõ vào đảo, ngõ vào không đảo nối mass: Vout = Av0.V+ - Đưa tín hiệu vào ngõ vào không đảo, ngõ vào đảo nối mass: Vout = Av0.V- Đưa tín hiệu vào thời hai ngõ vào (tín hiệu vào vi sai so với mass): Vout = Av0.(V+-V-) = Av0.(ΔVin) Các vùng đăc tính biểu diễn hình sau: Vùng khuếch đại tuyến tính: vùng điện áp ngõ Vo tỉ lệ với tín hiệu ngõ vào theo quan hệ tuyến tính Nếu sử dụng mạch khuếch đại điện áp vòng hở (Open Loop) vùng nằm khoảng bé  Vùng bão hồ dương: bất chấp tín hiệu ngõ vào ngõ ln +Vcc  Vùng bão hồ âm: bất chấp tín hiệu ngõ vào ngõ ln -Vcc  Trên tổng quan op-amp thông dụng ngày Nhưng thực xét tính tốn để tạo tầng khuếch đại vi sai đầu tiên, khơng tính tốn thiết kế opamp hoàn chỉnh  SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang CHƯƠNG I: CÁC THÔNG SỐ OPAMP Sơ đồ chân hình dạng op-amps điển hình Dưới bảng giá trị tham số thường sử dụng báo cáo: SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang CHƯƠNG I: CÁC THÔNG SỐ OPAMP Opamp lý tưởng – Opamp thực tế Để đơn giản việc tính tốn op-amps, tính tốn op-amps lý tưởng sau thực bổ thơng số mạch Để có nhìn tổng quan op-amps thực tế op-amps lý tưởng, so sánh vài thơng số op-amps lý tưởng op-amp thông dụng (general purpose) bảng sau (*) Trên thực tế có op-amps chế tạo với mục đích chuyên dụng (trong kỹ thuật hàng không vũ trụ, quân sự, y tế, cơng nghiệp ), đặc tính gần với đặc tính op-amps lý tưởng Ở so sánh với loại phổ dụng giá thành thấp, chất lượng khơng cao Hệ số nén tín hiệu chung Do op-amps có ngõ vào mạch khuếch đại vi sai nên có số quan trọng đánh giá chất lượng mạch khuếch đại vi sai dùng cho op-amps: hệ số CMRR Giá trị CMRR cao mạch có tính triệt nhiễu đồng pha tốt Thông số định nghĩa sau: Với Avd hệ số khuếch đại vi sai AvCM hệ số khuếch đại common mode Kết hợp với cơng thức tính mạch khuếch đại vi sai, ta có: Từ cơng thức ta thấy: RE lớn tốt cho việc triệt nhiễu đồng pha làm lại làm giảm hệ số khuếch đại áp mạch Do để lợi đôi đường người ta sử dụng nguồn dòng thay cho RE Hoạt động Mosfet Nmos : Sub(bulk) nối đất Vgs Pmos : well(bulk) nối vDD Vsg SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang CHƯƠNG I: CÁC THÔNG SỐ OPAMP Mắc hồi tiếp để mosfet ln trạng thái bão hịa ( tức vùng triode) hạn chế nhiễu Khi mosfet coi gần giống tải R Khi : VDS >= VGS – VTH  VGD Mà có hai dịng ảnh hưởng đến tụ M3 M4 tạo Ta lấy dòng nhỏ hai dòng để xét SR => SR=min|  => =10* = 100uA Đồng thời ta chọn = 1,25 để tránh dòng zero M7,M6 Output Swing Range (0,4V < Vo < 1,4V) Xét cho tầng cascade Do tính đối xứng nên xét cho mạch: + Khi Vo max sụt áp cặp PMOS M5,M7 nhỏ ,hay, Đặt tỉ lệ SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 19 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE xấu dịng + Khi Vo điện áp rơi cặp NMOS M9,M11 nhỏ nhất:  Input Common Mode Range (ICMR) 0,6V< ICMR  Unity Gain bandwidth (GB) Sơ đồ tương đương tín hiệu nhỏ, bỏ qua tụ ký sinh: SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 20 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE Tìm trở kháng nhìn vào mạch mắc cascode : Tại M10 : Tại M8: Thay từ M10 xuống M8 ta rút biểu thức: => (1) Thay  Rout = RI // RII Với (2)  Điểm cực theo chiều tăng tần số : Đồng thời ta có độ lợi theo tín hiệu nhỏ:  GB =  uS Bảng thơng số kích thước cho MOSFET (với L=180nm) Thông số W/L W S1,S2 524 90u S3 50 9u S4,S5,S6,S7 110 20u S8,S9,S10,S11 33 6.5u SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 21 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE  Tính thơng số tín hiệu nhỏ uS KΩ uS uS uS 74KΩ 58 KΩ 31KΩ Thay vào thông số vào (1) ta có: =2.9 M Ω Tương tự ta thay vào (2)  MΩ) 2500 V/V 2.2.3 Phân cực cho mạch  Xét M4,M5,M6,M7: Để chúng hoạt động bão hịa áp phân cực Mà trường hợp Vout max, đó:  Áp phân cực cho cặp: M4,M7 : VB1 = M5,M6: VB2 =  Xét M8,M9,M10,M11: Để chúng thỏa điều kiện miền hoạt động bão hịa Trong trường hợp ngõ áp rơi cặp  Áp phân cực cho cặp : M8,M10 : VB3 = M9,M11 : VB4 =  Xét M3: Như xét mục 2, áp rơi M3 nhỏ M3: VB5= 2.3 Kết mô 2.3.1 Đáp tuyến ngõ mode DC Mạch đo hình SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 22 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE Cho Vc=VDD/2 Vp chạy từ 0V -> kết mô phỏng: 2.3.2 Độ lợi , độ trữ phase, độ trữ gain a> Mạch thực đo Chạy tần từ 1Hz -> 10GHz Vdc=Vc=Vdd/2 =0.9V Vac=1V b> Kết đo Độ trữ phase SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 23 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE Độ trữ pha *Độ trữ Gain Độ lợi mạch Av = 50dB Độ trữ gain GM 2.3.3 Input common mode range (ICMR) a> Mạch thực đo Kết đo: 0.35V < ICMR < 1.56V SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 24 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE b> Kết mơ 2.3.4 PSRR a> Mạch thực đo Cấp nguồn DC Ac cho nguồn cung cấp mạch: VDD= 1.8V Vac = 1V Vc=VDD/2 = 0,9V Đo ngõ Vo2 b> Kết mô SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 25 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE Kết đo: PSRR = -23dB 2.3.5 Common Mode Rejection Range (CMRR) a> Sơ đồ mạch đo Vc=VDD/2=0.9V Vac =1V f -> [1Hz-10GHz] b> Kết đo SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 26 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE |CMRR|=66.5d B 2.3.6 Slew rate a> Mạch thực đo V0 =0V V1=1.5V T=2us b> Kết đo SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 27 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE 2.3.7 Điện áp offset a> Sơ đồ mạch đo Cho Vc = Vdd/2=0.9 Quét Vdc từ 0V -> 1.8V b> Kết đo SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 28 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE Voffset = 0.9 – 0.831 = 0.07V 2.4 Tổng kết đánh giá Thông số Thực Av 50dB GB 10MHz Margin phase 80o Margin gain 40dB ICMR 0.4V < ICMR < 1.56V CMRR 66.5dB PSRR -23dB Slew rate 2V/us Nhận xét: Thiết kế chưa đáp ứng u cầu tính tốn lý thuyết ban đầu Nhưng số yêu cầu đạt gần mong muốn Liên quan cấu hình telescopic folded cascode SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 29 CHƯƠNG III: CẤU HÌNH TELESCOPIC VÀ FOLDED CASCODE SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 30 CHƯƠNG IV: CẤU HÌNH TWO-STAGE CHƯƠNG IV: CẤU HÌNH TWO-STAGE Thiết kế Nguyên lý Hình 24.2 biểu diễn opamp 2-stage tạo bỏi sử dụng khuếch đại vi sai NMOS khuếch đại nguồn chung (common-source) (M7) M7 phân cực thuận để có dòng giống với M3 M4 (10uA bảng 9.2) Chú ý bổ xung mạch bù bao gồm tụ bù Cc ( bù máy xoay) điện trở Rz gần Bởi op-amp khơng có đệm đầu output, bị giới hạn để chạy tải tụ điện trở lớn ( so sánh với điện trở output mosfet, khoảng vào nhiều megaohm) Tần số mạch 2-stage thấp, open loop gain, AOLDC Tần số thấp, mở loop gain op-amp tính độ lợi tầng : SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 31 CHƯƠNG IV: CẤU HÌNH TWO-STAGE Ở điện trở output tải nguồn dòng cascode, M8, giả sử lớn nhiều so với điện trở output M7,rop Sử dụng giá trị bảng 9.2, lấy giá trị AOLDC 832V/V SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 32 CHƯƠNG V: PHỤ LỤC CHƯƠNG V: PHỤ LỤC Thiết kế opamp vi mạch tương tự đề tài không dễ thân sinh viên, trình nghiên cứu thân sinh viên cố gắng tổng kết tài liệu, kiến thức từ giáo viên hướng dẫn, bạn bè tham khảo tài liệu liên quan Tuy nhiên báo cáo chưa thật đầy đủ rõ ràng Mong lời bảo thầy để rút kinh nghiệm hồn chỉnh đề tài 1> Tài liệu tham khảo: Baker-CMOS_Circuit_Design Layout and_Simulation 3rd_Edition; Design of Analog CMOS Integrated Circuits ; 2> Wed tham khảo: http://www.aicdesign.org/SCNOTES/2010notes/Lect2UP240_%28100328%29.pdf SVTH: PHẠM QUỐC TRUNG LỚP: D13CQKD02-N Trang 33