BÁO CÁO BÀI TẬP LỚN THIẾT KẾ HỆ THỐNG SỐ

TỔNG LIÊN ĐOÀN LAO ĐỘNG VIỆT NAM TRƯỜNG ĐẠI HỌC TÔN ĐỨC THẮNG KHOA ĐIỆN – ĐIỆN TỬ BÁO CÁO BÀI TẬP LỚN THIẾT KẾ HỆ THỐNG SỐ Giảng viên hướng dẫn: Võ Phú Thoại Nhóm sinh viên thực hiện: Châu Thị Ngọc Ánh – 418H0218 Lê Tuấn Phương – 418H0305 Nguyễn Phan Duy Đăng – 418H0224 Mạc Hoàng Thái Bảo – 418H0219 Thành phố Hồ Chí Minh, 2020 Tên đề tài : I Mạch đếm đồng bit Khái quát môn học : Thiết kế hệ thống số môn giúp sinh viên học dạng mã số, tín hiệu hệ thống số, học cổng logic cách thiết kế đếm, cấp xung đơn giản, Mở đầu học mã , mức giá trị hệ thống số, phép toán hệ thống phép tính mã Chúng ta có mã :DEC( Decimal),HEX ( Hexadecimal) ,OCT( Octandecimal), BCD (BinaryCodeDecimal), Binary Sinh viên học phép chuyển đổi qua lại mã phép tính hệ thống số dựa mã binary Tiếp đến sinh viên học cổng LOGIC : AND, OR, NAND,NOR,XOR,XNOR, OR Và dựa định lý DE MORGAN, phân tích BOOLE , bìa KARNAUGH để xử lý, tính tốn thu gọn cổng logic Sau lại tiếp tục học nguyên lý mạch logic tổ hợp logic Tìm hiểu UNIVERSAL GATE NAND , NOR Khi nắm kiến thức sinh viên học thiết kế tính tốn cộng , trừ ,bộ cộng ripple carry , cộng look ahead carry, so sánh, mã hóa , giải mã, chuyển đổi , … Tiếp theo sinh viên học LATCHES, SET/RESET LATCHES, D-LATCH, FLIPFLOP, J/K-FLIPFLOP, D-FLIPFLOP, SET/RESET FLIPFLOP, 555 timer,… Chúng ta kết thúc môn học với đếm , ghi nhớ lưu trữ Kết thúc môn sinh viên nắm vững kĩ tính tốn chuyển đổi mã, phân tích xử lí thiết kế hệ thống số đơn giản, thiết lập tính tốn, so sánh điều khiển đơn giản Sau mã hệ thống số Binary: Hệ nhị phân (hay hệ đếm số hai) hệ đếm dùng hai ký tự để biểu đạt giá trị số, tổng số lũy thừa Hai ký tự thường Trong hệ nhị phân, giá trị 10 biểu đạt hình thức tương tự (1 x ) + (0 x ) Giá trị hệ thập phân Nhị phân sang thập phân tương đồng: = × = × = 10 10 = ( × ) + ( × ) = + = 101 = ( × 2 ) + ( × ) + ( × ) = + + = 10 HEXDECIMA Trong toán học khoa học điện toán, hệ thập lục phân (hay hệ đếm số 16, tiếng Anh: hexadecimal), đơn gọi thập lục, hệ đếm có 16 ký tự, từ đến A đến F (chữ hoa chữ thường nhau) Hệ thống thập lục phân dùng, công ty IBM giới thiệu với giới điện toán vào năm 1963 Một phiên cũ hệ thống này, dùng số từ đến 9, chữ A đến F, sử dụng máy tính Bendix G-15, mắt năm 1956 Ví dụ, số thập phân 79, với biểu thị nhị phân 01001111, viết thành 4F hệ thập lục phân (4 = 0100, F = 1111) DECIMAL Là số thông thường sử dụng OCTANDECIMAL Hệ bát phân hay gọi hệ số ( Octal Number System) Hệ bát phân gồm: 0, 1, 2, 3, 4, 5, 6, Giá trị gia tăng lũy thừa Với số hàng, liên tưởng đến vấn đáp tính nhân Số hiểu × 10 (10 =1) tương đương với x 1, số có mũ (tất nhiên loại trừ số ra) Khi khai triển sang bên trái vị trí, nâng số mũ 10 lên giá trị, để biểu đạt 50, dùng phương pháp tương tự số viết x 10 , đơn giản x 10 500 = ( × 10 ) + ( × 10 ) + ( × 10 ) 5834 = ( × 10 ) + ( × 10 ) + ( × 10 ) + ( × 10 Dưới dây cổng LOGIC bản: _ Cổng AND : _ Cổng OR : ) _Cổng NAND : _ Cổng NOR : _ Cổng XOR: _ Cổng XNOR : II Nguyên lý hoạt động : Flip-flop thực chức xử lý tín hiệu vào làm bít nhớ trạng thái kết quả, với hai ngõ thuận Q đảo Q Một chốt SR tạo từ cổng NOR Nhu cầu điều khiển dẫn đến chế Flip-flop có nhiều ngõ vào cách thức tác động ngõ lên kết khác Theo quy tắc chung, ngõ vào chia ba loại: • Ngõ vào liệu D (Data): Trị logic hay trạng thái cần chốt • Ngõ vào điều khiển không đồng bộ: Khi ngõ khiển mức tích cực (active) Flip-flop hoạt động theo cách Ngõ thường ký hiệu E hay EN (enable) hay gate Mức tích cực nhà chế tạo đặt ra, logic (thuận) hay (đảo) • Ngõ vào clock hay nhịp đồng CLK: Có Flip-flop cần hoạt động đồng Flipflop thực chức vào thời điểm sườn xung clock chuyển từ lên mức cao Quy ước tất nhà sản xuất tơn trọng Trong ngõ khiển, R (Reset) thường nhắc đến nhiều nhất, Reset cho Q f/f trị logic 0, Q trị logic Chú ý Reset tín hiệu sử dụng hệ thống digital, nơi đặt trị mặc định cần thiết Trong sử dụng phải tránh Xung đột ngõ khiển gây bất định kết quả, tức phải thiết kế timing đúng, ngõ khiển không dùng đến phải nối vào nơi có mức logic khơng tích cực (inactive) Các loại Flip – flop FF SR (mạch lật lại đặt) FF RS nảy cạnh lên kí hiệu hình tam giác sơ đồ khối dấu mũi tên lên bảng trạng thái FF RS nảy cạnh xuống tương tự có khí hiệu thêm hình trịn nhỏ hay gạch đầu Ck để cạnh xuống ký hiệu khối vẽ dấu mũi tên xuống bảng trạng thái FF- JK FF JK bổ sung thêm trạng thái cho FF RS ( tránh trạng thái cấm) Nhận thấy đầu vào J, K điều khiển trạng thái ngõ theo cách mà S R làm trừ điểm J = K = trạng thái cấm chuyển thành trạng thái ngược lại ( với J = K = ) Nó cịn gọi chế độ lật hoạt động Từ dạng sóng thấy ngõ FF khơng bị ảnh hưởng sườn xuống xung ck đầu vào J K khơng có tác động trừ xảy tác động lên Ck FF JK tạo thành từ FF SR có thêm đầu and có ngõ đưa hình : Cịn cấu tạo bên FF JK kích cạnh sườn sau : FF-T Khi nối chung ngõ vào JK hình FF T : có ngõ vào T, ngõ bị lật lại trạng thái ban đầu ngõ T tác động có cạnh sườn lên hay xuống xung ck Kí hiệu khối bảng trạng thái FF T sau : => FF T sử dụng để tạo mạch đếm chia Khi T nối lên mức (V cc) hay để trống, xung kích đưa vào ngõ Ck Nhận thấy ngõ Q lật trạng thái lần ck xuống hay lên Tần số xung ngõ Q nửa tần số ngõ vào ck đưa Q tới tầng FF sau tần số f lại chia đơi Đây ngun lí mạch đếm xét đến phần sau FF T dùng làm mạch chia tần FF-D Khi nối ngõ vào FF RS hay JK hình FF D : có ngõ vào gọi ngõ vào data(dữ liệu) hay delay(trì hỗn) Hoạt động FF D đơn giản : ngõ theo ngõ vào xung Ck tác động cạnh lên hay xuống => FF D thường nơi để chuyển liệu từ ngõ vào D đến ngõ Q cung cấp cho mạch sau mạch cộng, ghi dịch… nên ngõ vào D phải chờ khoảng thời gian xung ck kích đưa ngõ Q, FF D cịn xem mạch trì hỗn, ngõ D cịn gọi delay Mạch chốt D Các FF nảy mức trở thành mạch chốt chân ck cho mức tác động Thông dụng chốt D Mạch tạo FF D thay ngõ vào đồng ngõ vào cho phép (enable : E) tác động mức cao Cấu tạo kí hiệu bảng trạng thái hình sau : Cấu tạo chốt FF có thêm ngõ vào trực tiếp Như thấy FF xem xét cấp điện xây dựng trạng thái ngõ cịn tuỳ thuộc vào cấu trúc mạch yếu tố ngẫu nhiên khác Vì lí ngõ vào thêm vào để xác định xác trạng thái logic lúc cấp điện (mở nguồn) hay lúc muốn, hồn tồn độc lập với trạng thái logic ngõ vào đồng J, K, R, S, D, T kể xung đồng hồ ck, tứcl chúng giành quyền ưu tiên trước hết định ngõ Chúng gọi ngõ vào trực tiếp (ngõ vào không đồng bộ) đặt tên Preset (Pr) có nghĩa đặt trước Clear (Cl) có nghĩa xố Cần phải để ý khơng phép đặt chân Pr = Cl = Q = Q’ =1 trạng thái cấm Chân Pr, Cl khơng có tác dụng gì, khơng xác định trạng thái Do đó, nhiều mạch FF có ngõ Clear để xố mạch cần mà khơng có ngõ Pr; có FF lại khơng có ngõ III Mạch đếm đồng : Mạch đếm đồng thường sử dụng JK flip flop mô mạch đếm đồng bit (0-15): Truth table: Stat e 10 11 12 13 14 Q 0 0 0 0 1 1 1 TTHT Q Q 0 0 1 1 1 1 0 0 1 1 1 Q 0 1 1 1 Q 0 0 0 1 1 1 1 TTKT Q Q 0 1 1 1 1 0 0 1 1 1 1 Q 1 1 1 1 J 0 0 0 X X X X X X X K X X X X X X X X 0 0 0 J 0 X X X X 0 X X X JK K J X X X X X X 0 X X X X X X X X 0 X K X X X X X X X X J X X X X X X X K X X X X X X X X 15 1 1 J3 Q0Q1\Q2 Q3 00 01 11 10 0 0 X X 0 X X 1 X X 0 X X K3 Q0Q1\ Q2Q3 00 01 11 10 0 X X 0 X X 1 X X 0 X X 0 0 X X 0 X X 1 X X 1 0 X X J2 Q0Q1\ Q2Q3 00 01 11 10 K2 Q0\ Q1 00 01 11 10 0 X 0 X X 0 X 1 X 1 X X 0 X J1 Q0Q1\Q2 Q3 00 0 0 1 1 X X 0 0 X X X X 01 11 10 K1 0 1 X X X X X X Q0Q1\Q2 Q3 00 01 11 10 J1=K1=Q0 0 X X X X X X X X 1 1 1 0 0 Q0Q1\Q2 Q3 00 01 11 10 K0 0 1 1 X X X X 1 X X X X 1 1 Q0Q1\Q2 Q3 00 01 11 10 J0=K0=1 0 X X X X 1 1 1 X X X X 1 1 J0 J0=K0=1 J1=K1=Q0 J2=K2=Q0.Q1 J3=K3=Q0.Q1.Q2 Hết