(TIỂU LUẬN) báo cáo bài tập lớn THIẾT kế LUẬN lý HDL SPI GIAO DIỆN NGOẠI VI nối TIẾP

ĐẠI HỌC QUỐC GIA TP.HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA _ BÁO CÁO BÀI TẬP LỚN THIẾT KẾ LUẬN LÝ HDL NHÓM “SPI-GIAO DIỆN NGOẠI VI NỐI TIẾP” CÁN BỘ GIẢNG DẠY: NGUYỄN XUÂN QUANG LỚP: L03 THÀNH PHỐ HỒ CHÍ MINH 2022 1|Page ĐẠI HỌC QUỐC GIA TP.HCM TRƯỜNG ĐẠI HỌC BÁCH KHOA _ BÁO CÁO BÀI TẬP LỚN THIẾT KẾ LUẬN LÝ HDL NHÓM “SPI-GIAO DIỆN NGOẠI VI NỐI TIẾP” CÁN BỘ GIẢNG DẠY: NGUYỄN XUÂN QUANG LỚP: L03 THÀNH PHỐ HỒ CHÍ MINH 2022 2|Page Tên lớp: L03 Nhóm: Thành viên nhóm: STT Nhận xét giáo viên: Ngày 04 tháng 05 năm 2022 Giáo viên chấm điểm 3|Page Mục Lục Cơ sở lý thuyết ứng dụng Giới thiệu SPI Các thành phần quan trọng SPI Cách thức hoạt động Cách thức hoạt động 11 Ứng dụng SPI 12 Ưu nhược điểm SPI 12 8.Code SPI 13 9.Tài liệu tham khảo 18 4|Page Cơ sở lý thuyết ứng dụng: Giao tiếp thiết bị điện tử giao tiếp người với người Cả hai phải nói chung ngơn ngữ Trong điện tử, ngôn ngữ gọi ngơn ngữ giao thức Có loại ngơn ngữ: SPI, I2C, UART loại ngôn ngữ chậm giao thức USB, ethernet, Wifi chúng đơn giản nhiều sử dụng phần cứng tài nguyên hệ thống Các thiết bị điện tử giao tiếp với cách gửi bit data dây kết nối thiết bị Một bit thư, ngoại trừ thay 26 từ bảng chữ thay vào số nhị phân Trong hệ thống thực thi 5V, bit số giao tiếp xung 0V, bit số giao tiếp xung 5V Các bit truyền song song (cùng lúc) nối tiếp(tuần tự) Giới thiệu SPI: SPI viết tắt Serial Peripheral Interface, SPI bus – Giao diện ngoại vi nối tiếp, bus SPI Chuẩn SPI phát triển Motorola vào năm 1980 Đây loại giao thức kiểu Master – Slave cung cấp giao diện chi phí thấp vi điều khiển thiết bị ngoại vi nó, sử dụng thiết bị khác Ví dụ: module thẻ SD, module đầu đọc thẻ RFID phát/ thu không dây 2,4Hz Master thiết bị điều khiển (thường vi điều khiển), cịn slave (thường cảm biến, hình chip nhớ) nhận lệnh từ master 5|Page Đây chuẩn đồng nối tiếp để truyền liệu chế độ song cơng tồn phần (full- duplex) tức thời điểm xảy đồng thời trình truyền nhận Cấu hình đơn giản SPI hệ thống slave, master nhất, master điều khiển nhiều slave Trên thực tế, số lượng Slave bị giới hạn điện dung tải hệ thống, mà làm giảm khả Master thay đổi xác cấp điện Đơi SPI cịn gọi chuẩn giao tiếp dây (Four-wire) Các thành phần quan trọng SPI: - Tín hiệu đồng hồ: Phải cung cấp Master Slave (hoặc tất Slave trường hợp thiết lập nhiều Slave) Có hai loại chế kích hoạt tín hiệu đồng hồ sử dụng để báo cho bên nhận biết liệu: kích hoạt cạnh kích hoạt mức Kích hoạt cạnh thường sử dụng nhất, có hai loại: cạnh lên cạnh xuống Tùy thuộc vào cách thu cấu hình, lên phát cạnh, thu tìm kiếm liệu bus liệu từ bit - Cực xung giữ nhịp (CPOL): Cực xung giữ nhịp (Clock Polarity) gọi tắt CPOL Đây khái niệm dùng trạng thái chân SCK trạng thái nghỉ Ở trạng thái nghỉ (Idle), chân SCK giữ mức cao (CPOL = 1) thấp (CPOL = ) - Phase (CPHA): Dùng để cách mà liệu lấy mẫu theo xung giữ nhịp 6|Page Dữ liệu truyền cạnh lên SCK (CPHA = 0) cạnh xuống (CPHA =1) - Các chế độ hoạt động: Sự kết hợp SPOL CPHA làm nên chế dộ hoạt động SPI Việc chọn chế độ không ảnh hưởng đến chất lượng truyền thông mà cho có tương thích Master Slave Mode 0: Mode xảy Clock Polarity Clock Phase (CPOL = CPHA = 0) Trong Mode 0, truyền liệu xảy cạnh lên xung đồng hồ Mode 1: Mode xảy Clock Polarity Clock Phase (CPOL = CPHA = 1) Trong mode 1, việc truyền liệu xảy cạnh xuống xung đồng hồ Mode 2: 7|Page Mode xảy Clock Polarity Clock Phase (CPOL = CPHA = 0) Trong mode 2, truyền liệu xảy cạnh lên xung đồng hồ Mode 3: Mode xảy Clock Polarity Clock Phase (CPOL = CPHA = 1) Trong mode 3, truyền liệu xảy cạnh lên xung đồng hồ Do gói liệu chip gửi qua lại đồng thời sau chu kì đồng hồ nên trình truyền liệu gọi song cơng tồn phần (full - duplex) - Các tín hiệu SPI: Trong giao diện SPI có bốn tín hiệu số: MOSI hay SI – cổng bên Master ( Master Out Slave IN) Đây chân dành cho việc truyền tín hiệu từ thiết bị chủ động đến thiết bị bị động MISO hay SO – Công bên Slave (Master IN Slave Out) Đây chân dành cho việc truyền liệu từ Slave đến Master, thường gửi với bit quan trọng trước SCLK hay SCK tín hiệu clock đồng (Serial Clock) Xung nhịp tạo Master CS hay SS tín hiệu chọn vi mạch ( Chip Select Slave Select) SS mức cao không làm việc Sử dụng để chọn Slave cụ thể Master Nếu Master kéo đường SS Slave xuống đường mức thấp xảy việc giao tiếp với Slave Cho dù có nhiều Slave kết nối với Master bus SPI cách nối chuỗi nối song song, thời điểm xác định có Slave hoạt động 8|Page Cách thức hoạt động: Bắt đầu hoạt động: Master định Slave để gửi liệu cách kéo chân SS xuống thấp kích hoạt clock Master Slave Trước đó, tất Slave có chân SS có mức cao Mỗi chip Master hay Slave có ghi liệu bits Master tạo tín hiệu đồng hồ SCLK cung cấp đầu vào đồng hồ Slave Xung có chức giữ nhịp cho giao tiếp SPI, SPI chuẩn truyền đồng nên cần đường giữ nhịp Mỗi xung nhịp Master tạo đường giữ nhịp SCK bit ghi liệu Master truyền qua Slave đường MOSI, đồng thời bit ghi liệu Slave truyển qua Master đường MISO 9|Page Sự tồn xung SCK giúp q trình truyền bị lỗi làm cho tốc độ truyền cao Tóm tắt: Master tạo tín hiệu xung nhịp (SCLK) Master chuyển chân SS/CS sang mức thấp để kích hoạt Slave Master gửi liệu bit tới Slave theo đường MOSI để Slave đọc Slave phản hồi cho Master đường MISO (nếu cần) để Master đọc Phần cứng SPI: Hãy xem xét Master Slave đơn kết nối bus SPI Hình ảnh sau cho thấy yêu cầu hệ thống tối thiểu cho hai thiết bị 10 | P a g e Từ hình ảnh cho thấy thiết bị Master bao gồm ghi dịch (Shift Register), mạch chốt liệu (Latch) tạo xung nhịp (Clock Generator) Thiết bị Slave bao gồm phần cứng tương tự Cả hai ghi dịch kết nối để tạo thành vòng Thiết bị Master bắt đầu việc trao đổi liệu cách truyền Byte vào ghi dịch nó, sau Byte liệu đưa sang Slave theo đường tín hiệu MOSI, Slave truyền liệu nằm ghi dịch ngược trở Master thơng qua đường tín hiệu MISO Bằng cách này, liệu hai ghi trao đổi với Việc đọc ghi liệu vào Slave diễn lúc nên tốc độ trao đổi liệu diễn nhanh Do đó, giao thức SPI giao thức có hiệu Bởi với chu kỳ đồng hồ, bit liệu truyền theo hướng tức từ Master đến Slave từ Slave đến Master Vì vậy, byte liệu truyền từ thiết bị, chu kỳ đồng hồ 11 | P a g e Ứng dụng SPI Giao thức SPI tích hợp số loại thiết bị như: Các chuyển đổi (ADC DAC) Các loại nhớ (SD Card , MMC , EEPROM , Flash) Các loại IC thời gian thực Các loại cảm biến (nhiệt độ, áp suất…) số loại khác như: trộn tín hiệu, LCD, Graphic LCD, video game controller,… Điều làm cho SPI trở nên phổ biến giao thức truyền thơng đồng nối tiếp khác cung cấp tốc độ truyền liệu bảo mật cao, không bị gián đoạn với phần cứng đơn giản, giống ghi dịch với chi phí tương đối thấp Ưu nhược điểm SPI Ưu điểm: Khơng có bit bắt đầu dừng, liệu truyền liên tục mà không bị gián đoạn Khơng có hệ thống định địa slave phức tạp I2C Tốc độ truyền liệu cao I2C (nhanh gần gấp đôi) Các đường MISO MOSI riêng biệt, liệu gửi nhận lúc Nhược điểm: Sử dụng bốn dây (I2C UART sử dụng hai) Không xác nhận liệu nhận thành cơng (I2C có điều này) Khơng có hình thức kiểm tra lỗi bit chẵn lẻ UART Chỉ cho phép master 12 | P a g e Code SPI: 13 | P a g e Schematic 14 | P a g e Waveform 15 | P a g e Console 16 | P a g e Console Resource 17 | P a g e Tài liệu tham khảo: Chuẩn giao tiếp SPI cách kết nối - Blog Chia Sẻ Kiến Thức Và Đam Mê Điện Tử (dammedientu.vn) Basics of the SPI Communication Protocol (circuitbasics.com) SPI Working with Verilog Code (shashisuman.com) Chuẩn giao tiếp SPI – Trung Kien's Blog (wordpress.com) 18 | P a g e ... _ BÁO CÁO BÀI TẬP LỚN THIẾT KẾ LUẬN LÝ HDL NHÓM ? ?SPI- GIAO DIỆN NGOẠI VI NỐI TIẾP” CÁN BỘ GIẢNG DẠY: NGUYỄN XUÂN QUANG LỚP: L03 THÀNH PHỐ HỒ CHÍ MINH 2022 2|Page Tên lớp: L03 Nhóm: Thành vi? ?n... số giao tiếp xung 0V, bit số giao tiếp xung 5V Các bit truyền song song (cùng lúc) nối tiếp( tuần tự) Giới thiệu SPI: SPI vi? ??t tắt Serial Peripheral Interface, SPI bus – Giao diện ngoại vi nối tiếp, ... nối tiếp, bus SPI Chuẩn SPI phát triển Motorola vào năm 1980 Đây loại giao thức kiểu Master – Slave cung cấp giao diện chi phí thấp vi điều khiển thiết bị ngoại vi nó, sử dụng thiết bị khác Ví