BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI 🙢🕮🙠 ĐỒ ÁN MÔN KỸ THUẬT XUNG SỐ TÊN ĐỀ TÀI : SỬ DỤNG BỘ MUX THIẾT KẾ MẠCH TẠO VÀ KIỂM TRA CHẴN CHO CHUỖI DỮ LIỆU BIT Giáo viên hướng dẫn: GV NGUYỄN THỊ THU HÀ Sinh viên thực hiện: Nguyễn Phi Long 2018600323 Đoàn Thị Ngọc Anh 2018600241 Nguyễn Duy Khương 2018600316 Hà Nội,2021 TRƯỜNG ĐẠI HỌC CƠNG NGHIỆP HÀ NỘI Cộng hồ xã hội chủ nghĩa việt nam KHOA ĐIỆN TỬ Độc Lập - Tự Do - Hạnh Phúc PHIẾU GIAO ĐỒ ÁN MÔN HỌC KỸ THUẬT XUNG SỐ Họ tên sinh viên : Đoàn Thị Ngọc Anh Mã sinh viên: 2018600241 Nguyễn Duy Khương Mã sinh viên: 2018600316 Nguyễn Phi Long Mã sinh viên: 2018600323 Lớp: 20202FE6021001 Khoá: 13 Giảng viên hướng dẫn: Nguyễn Thị Thu Hà Tên đề tài: NỘI DUNG THỰC HIỆN Nội dung cần thực TT CĐR Lập kế hoạch làm việc Phân tích lựa chọn ý tưởng tốt khả thi L1.2; L1.3 Tính tốn thiết kế, xây dựng phân tích mơ hình L1.2; L1.3 Chế tạo lắp ráp L1.2; L1.3 Thử nghiệm hiệu chỉnh L1.2; L1.3 Viết thuyết minh chuẩn bị báo cáo L1.2; L1.3 Báo cáo L1.2; L1.3 L1.3 I Yêu cầu thực hiện: Phần thuyết minh: * Trình bày đầy đủ nội dung đồ án, bao gồm: - Chương Tổng quan (Nêu sở lựa chọn đề tài đồ án, ứng dụng thực tiễn …); - Chương Tính tốn, thiết kế mơ phỏng; - Chương Chế tạo, lắp ráp, thử nghiệm hiệu chỉnh; - Phụ lục (nếu có) * Quyển báo cáo trình bày từ 10 đến 15 trang giấy A4 với định dạng theo định số 815/QĐ-ĐHCN ngày 15/08/2019: Sản phẩm đồ án môn TT Tên sản phẩm Mơ hình (mạch điện) Quyển báo cáo Slide thuyết minh đồ án Định dạng Số lượng 01 Theo định 815/QĐ-ĐHCN 01 01 Phạm vi lựa chọn đề tài - Đề tài thuộc lĩnh vực điện tử phạm vi kỹ thuật xung số - Vật tư, trang thiết bị: dụng cụ cầm tay, vật liệu (theo đề tài nhóm), linh kiện điện tử bản… - Đảm bảo an toàn lao động Ngày giao: 13/04/2021 Ngày hoàn thành: 15/05/2021 Hà Nội, ngày 13 tháng 04 năm 2021 Trưởng môn Giảng viên hướng dẫn Nguyễn Thị Thu Hà MỤC LỤC Chương I Tổng quan 1.1 Tổng quan kiểm tra chẵn lẻ chuỗi liệu 1.2 Mục đích nghiên cứu 1.3 Đối tượng nghiên cứu 1.4 Phạm vi đề tài 1.5 Ý nghĩa thực tiễn Chương II Tính tốn, thiết kế mơ 2.1 Nguyên lý hoạt động bit chẵn lẻ 2.2 Bộ ghép kênh (MUX) Định nghĩa Một số vi mạch MUX thường dùng 2.3 Thiết kế mạch logic đáp ứng yêu cầu đề tài Phân tích yêu cầu Lập bảng chân lý Xây dựng hàm logic Sơ đồ logic 10 Bộ điều khiển hiển thị trạng thái 10 2.3 Thiết kế mạch ngun lí mơ hệ thống 11 Mạch nguyên lí 11 Mô 11 Chương III Chế tạo, lắp ráp, thử nghiệm hiệu chỉnh 14 3.1 Chế tạo mạch in PCB 14 Thiết kế mạch in Altium 14 Mạch in PCB 14 3.2 Lắp ráp linh kiện 15 Bảng liệt kê linh kiện cần dùng 15 Lắp ráp linh kiện 15 3.2 Thử nghiệm hệ thống 16 3.3 Đánh giá hệ thống 16 DANH MỤC HÌNH ẢNH Hình Mạch nguyên lý 11 Hình 2 Chuỗi liệu 0000 11 Hình Chuỗi liệu 1011 12 Hình Chuỗi liệu 1111 12 Hình Thiết kế mạch Altium 14 Hình Mạch in PCB 14 Hình 3 Mạch lắp ráp linh kiện 15 Hình Chuỗi liệu 0111 16 Hình Chuỗi liệu 1000 16 Hình Chuỗi liệu 1100 16 Hình Chuỗi liệu 0000 16 CHƯƠNG I TỔNG QUAN 1.1 Tổng quan kiểm tra chẵn lẻ chuỗi liệu Việc truyền liệu mơi trường từ điểm đến điểm khác, ví dụ truyền liệu hai máy tính mạng, tiềm ẩn nhiều yếu tố làm liệu truyền bị sai Cơ chế phát lỗi liệu khơng thể thiếu giao thức có độ tin cậy cao Phương pháp chung để kiểm tra lỗi thêm bit kiểm tra kèm theo liệu truyền theo quy tắc quy định trước Bộ truyền liệu tạo bit kiểm tra từ giá trị liệu cần truyền gắn với liệu cần truyền Bộ phận nhận liệu tính tốn lại bit kiểm tra để so sánh với bit kiểm tra mà nhận Nếu hai kết khác lỗi Một phương pháp kiểm tra đơn giản sử dụng parity bit Parity bit phương pháp sử dụng bit để kiểm tra số bit “1” “0” chuỗi liệu “even” (chẵn) “odd” (lẻ) Phương pháp kiểm tra parity đơn giản độ tin cậy nên ứng dụng cho giao thức có tốc độ truyền liệu chậm số lượng bit liệu cần kiểm tra ví dụ giao thức UART 1.2 Mục đích nghiên cứu Thiết kế mạch logic tổ hợp đáp ứng yêu cầu đề tài Mô mạch logic Thiết kế mạch in PCB Chế tạo thủ công mạch in PCB 1.3 Đối tượng nghiên cứu Quy trình thiết kế mạch tổ hợp Phần mềm mô Proteus Phần mềm vẽ mạch in Altium Cấu tạo, cách hoạt động vi mạch tổ hợp Các linh kiện điện tử Quy trình chế tạo mạch in PCB thủ công Kĩ khoan, hàn mạch điện tử 1.4 Phạm vi đề tài Đề tài thuộc lĩnh vực điện tử phạm vi kỹ thuật xung số Vật tư, trang thiết bị: dụng cụ cầm tay, mạch in PCB, linh kiện điện tử Đảm bảo an toàn lao động 1.5 Ý nghĩa thực tiễn Nắm bắt phương pháp thiết kế mạch tổ hợp Thực hành quy trình chế tạo mạch in PCB Nâng cao kĩ khoan hàn mạch điện tử Hiểu rõ chức phương pháp kiểm tra chẵn lẻ việc truyền liệu CHƯƠNG II TÍNH TỐN, THIẾT KẾ MÔ PHỎNG 2.1 Nguyên lý hoạt động bit chẵn lẻ Bit parity chèn thêm vào liệu truyền cho chữ số chuỗi liệu chẵn lẻ n Xo Tạo bit chẵn lẻ Xe Xo giá trị bit thêm vào để hệ hệ lẻ Xe giá trị bit thêm vào để hệ hệ chẵn Ví dụ mạch tạo bit chẵn lẻ với n=3: • Gọi bit liệu d1, d2, d3 • Bảng chân lý: D3 0 0 1 1 D2 0 1 0 1 D1 1 1 Xe 1 0 • Ta thấy: 𝑋𝑜 = 𝑋𝑒 𝑋𝑒 = 𝑑3 ⊕ 𝑑2 ⊕ 𝑑1 𝑋𝑜 = 𝑑3 ⊕ 𝑑2 ⊕ 𝑑1 • Sơ đồ logic: cổng XOR Xo 0 1 => Với n bit đầu vào ta ln có: 𝑋𝑒 = 𝑑𝑛 ⊕ 𝑑𝑛−1 ⊕ … ⊕ 𝑑1 𝑋𝑜 = 𝑑𝑛 ⊕ 𝑑𝑛−1 ⊕ … ⊕ 𝑑1 Tương tự việc tạo bit parity, kết kiểm tra parity phụ thuộc vào chữ số chuỗi liệu bit parity Fo Tạo bit chẵn lẻ n Fe X Fo =1 hệ hệ lẻ Fe =1 hệ hệ chẵn Ta ln có: 𝐹𝑜 = 𝑑𝑛 ⊕ 𝑑𝑛−1 ⊕ … ⊕ 𝑑1 ⊕ 𝑋 𝐹𝑒 = 𝑑𝑛 ⊕ 𝑑𝑛−1 ⊕ … ⊕ 𝑑1 ⊕ 𝑋 Xét ví dụ trường hợp có bit sai mạch tạo kiểm tra chẵn cho chuỗi liệu bit sau: • Chuỗi liệu bit cần gửi: 01001100 • Tạo parity bit chẵn: 01001100 Tạo bit chẵn Xe = • Kiểm tra parity trường hợp nhận liệu: 01001100 Kiểm tra chẵn Fe = Xe = • Kiểm tra parity trường hợp liệu sai bit: 01001101 Xe = Kiểm tra chẵn Fe = • Kiểm tra parity trường hợp liệu sai bit: 01000111 Kiểm tra chẵn Fe = Xe = Từ ví dụ ta thấy: • Bit sai bit liệu bit parity • Chỉ phát lỗi số bit sai số lẻ 2.2 Bộ ghép kênh (MUX) Định nghĩa Bộ ghép kênh mạch có 2n đầu vào biến, n đầu vào điều khiển, đầu vào chọn mạch đầu Tùy theo giá trị n đầu vào điều khiển mà đầu giá trị đầu vào Sơ đồ khối: Nếu giá trị thập phận n đầu vào điều khiển j Y = Xj Phương trình tín hiệu MUX 2n – 𝑌 = 𝑋0 (𝐴𝑛−1 𝐴𝑛−2 … 𝐴0 ) + 𝑋1 (𝐴𝑛−1 𝐴𝑛−2 … 𝐴1 𝐴0 ) + ⋯ + 𝑋2𝑛 −1 (𝐴𝑛−1 𝐴𝑛−2 … 𝐴1 𝐴0 ) Một số vi mạch MUX thường dùng Vi mạch chọn kênh 8–1 74LS151: • Sơ đồ kết nối: • Bảng chân lý: Đầu vào Đầu vào điều khiển C B A X X X 0 0 1 0 1 0 1 1 1 Đầu Strobe S 0 0 0 0 • Sơ đồ logic: Y W D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7 • Các thơng số bản: Kí hiệu VCC VIH VIL IOH IOL TA Tham số Điện áp cung cấp Điện áp đầu mức cao Điện áp đầu mức thấp Dòng đầu mức cao Dòng đầu mức thấp Nhiệt độ hoạt động ngồi khơng khí Min 4.75 Nom Max 5.25 0.8 -0.4 70 Đơn vị V V V mA mA o C 2.3 Thiết kế mạch logic đáp ứng yêu cầu đề tài Phân tích yêu cầu Đề tài yêu cầu: Sử dụng MUX thiết kế mạch tạo kiểm tra lẻ cho chuỗi liệu bit Mạch tạo bit chẵn: bao gồm đầu vào S0, S1, S3, S4 đầu Xe có phương trình logic sau: 𝑋𝑒 = 𝑆3 ⊕ 𝑆2 ⊕ 𝑆1 ⊕ 𝑆0 Mạch kiểm tra chẵn: bao gồm đầu vào G3, G2, G1, G0 bit chẵn Xe đầu Fe có phương trình logic sau: 𝐹𝑒 = 𝑑𝑛 ⊕ 𝑑𝑛−1 ⊕ … ⊕ 𝑑1 ⊕ 𝑋 Như phân tích ta xác định việc cần phải sử dụng MUX để làm hàm logic tương tự với cổng logic XOR Lập bảng chân lý Mạch tạo bit parity: S3 0 0 0 0 1 1 1 1 S2 0 0 1 1 0 0 1 1 S1 0 1 0 1 0 1 0 1 S0 1 1 1 1 Xe 1 0 1 0 1 Xây dựng hàm logic Từ bảng chân lí ta xây dựng bảng Karnaugh cho mạch tạo bit chẵn: S3S2 S1S0 00 01 00 01 10 1 11 10 11 1 1 Bảng Karnaugh rút gọn Xét bảng trạng thái sau: Mạch đầu vào có biến, ta đưa biến vào đầu điều khiển MUX 8-1 Xét S0, S1, S2 điều khiển MUX đầu vào D0, D1, D2, D3, D4, D5, D6, D7, D8 đầu Y S0 0 0 0 0 1 1 1 1 S1 0 0 1 1 0 0 1 1 S2 0 1 0 1 0 1 0 1 S3 1 1 1 1 f 1 0 1 0 1 𝐷0 = 𝐷 𝐷1 = 𝐷 𝐷2 = 𝐷 D3= D 𝐷4 = 𝐷 D5 = D D6 = D 𝐷7 = 𝐷 Sơ đồ logic Chọn S0, S1, S2 làm phần tử điều khiển, từ bảng chân lý ta mạch MUX: D0 D1 D2 D3 S3 D4 f MUX 8-1 D5 D6 D7 S0 S1 Bộ điều khiển hiển thị trạng thái S2 E Sử dụng cơng tắc vị trí để điều khiển mức logic đầu vào Sn Gn Để hiển thị trạng thái trực quan ta sử dụng LED vàng 5mm có dịng tối đa 20mA Chọn trở phù hợp cho LED với điện áp cung cấp – 5V 220Ω 10 2.3 Thiết kế mạch ngun lí mơ hệ thống Mạch ngun lí Dựa mạch logic thơng số tính tốn, thiết kế mạch ngun lí: Hình Mạch ngun lý Mơ Chuỗi liệu 0000 Hình 2 Chuỗi liệu 0000 11 Chuỗi liệu 1011, Số lượng bit lẻ đầu 1: Hình Chuỗi liệu 1011 Chuỗi liệu 1111, Số lượng bit chẵn đầu 0: Hình Chuỗi liệu 1111 12 Liên hệ thực tế: Các mạch xử lí điều khiển hay truyền liệu thường có sẵn khối tạo kiểm sửa lỗi ln Cịn dùng mạch rời IC 74180 họ thơng dụng Đây IC tạo kiểm bit từ D0 đến D7, bit parity dùng chẵn hay lẻ ngõ EVEN (chẵn ra) ODD (lẻ ra) ngõ PE (chẵn vào) PO (lẻ vào) dùng trường hợp cần nối chồng nhiều IC để có mạch tạo kiểm nhiều bit Cách nối đưa từ ngõ chẵn ngõ lẻ tới ngõ vào chẵn vào lẻ ngõ vào lẻ vào chẵn ngõ lẻ chẵn phải không kiểm parity Khi ngõ vào parity khơng dùng phải nối mức thấp 13 CHƯƠNG III CHẾ TẠO, LẮP RÁP, THỬ NGHIỆM VÀ HIỆU CHỈNH 3.1 Chế tạo mạch in PCB Thiết kế mạch in Altium Hình Thiết kế mạch Altium Mạch in PCB Hình Mạch in PCB 14 3.2 Lắp ráp linh kiện Bảng liệt kê linh kiện cần dùng STT Linh kiện Số lượng IC 74LS151 LED đỏ 5mm LED xanh 5mm Cổng terminal Điện trở 330 Ω nút ấn công tắc Điện trở 1000 Ω Lắp ráp linh kiện Hình 3 Mạch lắp ráp linh kiện 15 3.2 Thử nghiệm hệ thống Hình Chuỗi liệu 1000 Hình Chuỗi liệu 0111 Hình Chuỗi liệu 0000 Hình Chuỗi liệu 1100 3.3 Đánh giá hệ thống Sản phẩm đáp ứng yêu cầu đề tài Mạch gia công chưa đủ thẩm mĩ cao, số đường dây mạch bị đứt kĩ thuật in kém, phải thêm dây đồng Chưa thiết kế mạch nguồn ổn định 16 ... bit chẵn: 01001100 Tạo bit chẵn Xe = • Kiểm tra parity trường hợp nhận liệu: 01001100 Kiểm tra chẵn Fe = Xe = • Kiểm tra parity trường hợp liệu sai bit: 01001101 Xe = Kiểm tra chẵn Fe = • Kiểm tra. .. tính tốn lại bit kiểm tra để so sánh với bit kiểm tra mà nhận Nếu hai kết khác lỗi Một phương pháp kiểm tra đơn giản sử dụng parity bit Parity bit phương pháp sử dụng bit để kiểm tra số bit “1”... cầu: Sử dụng MUX thiết kế mạch tạo kiểm tra lẻ cho chuỗi liệu bit Mạch tạo bit chẵn: bao gồm đầu vào S0, S1, S3, S4 đầu Xe có phương trình logic sau: