MỤC LỤC CHƯƠNG I TỔNG QUAN 1 1 1 Khái niệm 1 1 2 Ứng dụng 4 CHƯƠNG II Bài TOÁN THIẾT KẾ 5 2 1 Yêu cầu bài toán 5 2 1 1 Bảng chân lý 5 2 1 2 Bảng Karnaugh 6 2 1 3 Thiết kế MUX 8 1 7 2 1 4 Mạch MUX 8 1 trong proteus 8 2 1 5 Mô phỏng mạch tạo MUX 8 1 trên Proteus 9 2 1 6 Kiểm tra chuỗi dữ liệu 4 bit 9 CHƯƠNG III LỰA CHỌN THIẾT BỊ 11 CHƯƠNG IV TRIỂN KHAI MẠCH THỰC TẾ 13 4 1 Thiết kế mạch in 13 4 2 Mạch thực tế 13 4 3 Chạy thử nghiệm 14 CHƯƠNG V Liên hệ thực tế 15 DANH MỤC HÌNH ẢNH Hình 1 Quy luật ch.
MỤC LỤC CHƯƠNG I TỔNG QUAN .1 1.1 Khái niệm .1 1.2 Ứng dụng: .4 CHƯƠNG II Bài TOÁN THIẾT KẾ 2.1 Yêu cầu toán 2.1.1 Bảng chân lý 2.1.2 Bảng Karnaugh .6 2.1.3 Thiết kế MUX 8-1 2.1.4 Mạch MUX 8-1 proteus 2.1.5 Mô mạch tạo MUX 8-1 Proteus 2.1.6 Kiểm tra chuỗi liệu bit CHƯƠNG III LỰA CHỌN THIẾT BỊ 11 CHƯƠNG IV TRIỂN KHAI MẠCH THỰC TẾ 13 4.1 Thiết kế mạch in 13 4.2 Mạch thực tế .13 4.3 Chạy thử nghiệm 14 CHƯƠNG V Liên hệ thực tế 15 DANH MỤC HÌNH ẢNH Hình Quy luật chẵn lẻ Hình Truyền liệu kiểm tra .3 Hình phát sai số .3 Hình Bộ MUX 8-1 .8 Hình Bộ MUX 8-1 Hình kiểm tra chuỗi Hình kiểm tra chuỗi .10 Hình IC 74151 .11 Hình Mơ Proteus .11 Hình 10 chạy mơ 12 Hình 11 mạch PCB altium 13 Hình 12 mạch thực tế .13 Hình 13 Bit chẵn 14 Hình 14 Bit lẻ 14 Hình 15 IC 74180 15 Hình 16 Mơ IC 74180 16 Hình 17 Mơ IC 74180 16 Hình 18 IC 74280 .17 Hình 19 Mơ IC 74280 18 CHƯƠNG I I.1 TỔNG QUAN Khái niệm Bit chẵn lẻ (tiếng Anh: parity bit), bit kiểm tra (tiếng Anh: check bit), bit thêm vào chuỗi mã nhị phân, để kiểm tra phát lỗi liệu truyền đưa đọc/ghi phương tiện lưu trữ Nó dạng mã phát lỗi đơn giản Các bit chẵn lẻ thường áp dụng cho đơn vị nhỏ giao thức truyền thông, phổ biến octet (byte) bit, nguyên tắc chúng áp dụng tổng quát cho tất dạng chuỗi có số bit khác.[1] Với chuỗi octet khung truyền đưa chuỗi có bit, có bit liệu bit thứ bit chẵn lẻ Nội dung bit chẵn lẻ có giá trị số bù nhị phân cho tổng bit octet để tổ hợp octet + parity luôn số chẵn số lẻ, tùy theo lựa chọn nhà thiết kế hệ thống truyền đưa Bit chẵn lẻ dùng quy tắc số chẵn (even parity bit), bit chẵn lẻ có giá trị 1(2) số lượng bit octet số lẻ Khi cộng thêm bit chẵn lẻ vào, tổng số lượng bit có giá trị 1(2) số chẵn Bit chẵn lẻ dùng quy tắc số lẻ (odd parity bit) bit chẵn lẻ có giá trị 1(2) số lượng bit octet số chẵn Khi cộng thêm bit chẵn lẻ vào, tổng số bit có giá trị 1(2) số lẻ Hình Quy luật chẵn lẻ Nếu số lẻ lượng bit (bao gồm bit chẵn lẻ), bị đảo lộn truyền thơng nhóm bit, bit chẵn lẻ có giá trị khơng đúng, báo hiệu lỗi truyền thông xảy Với lý này, bit chẵn lẻ gọi mã phát lỗi, song khơng phải mã sửa lỗi, chẳng có cách xác định vị trí bit bị lỗi Khi lỗi bị phát hiện, liệu thu phải bị bỏ phải truyền thông lại từ đầu Trên kênh truyền có độ nhiễu cao, việc truyền tải liệu thành công việc hao tốn thời gian, đôi khi, việc truyền thông cịn khơng thể thực Bit chẵn lẻ có ưu điểm: mã tốt chiếm bit dùng vài cồng XOR (XOR gate) để tạo giá trị mà Dữ liệu dạng số lưu trữ, xử lí hay truyền từ máy qua máy khác bị lỗi Như truyền liệu xa qua mơi trường điện thoại, dây cáp, khơng gian bị ảnh hưởng nhiệt độ, nhiễu đường dây, điện từ… hay lâu ngày xử lí, chuyển đổi có sai sót nhỏ làm thay đổi liệu Ví dụ : khối liệu có chữ A mã ASCII 1000001 bị sai thành 100000 ,bit sai bít khác Mặc dù xác suất làm sai bít khối liệu nhỏ ( trung bình khoảng 100000 bit có bit sai) nhiều trường hợp đòi hỏi phải thật xác hay giảm hết mức sai sót nhỏ Có nhiều mạch phát sai sửa lỗi, bạn gặp lại nội dung kĩ môn “Truyền số liệu”, xin nói tới mạch tạo kiểm parity Có dạng mạch parity chẵn parity lẻ Cả sử dụng Với parity chẵn : liệu trước truyền đếm tổng số bit Nếu tổng chẵn, bit parity thêm vào trước khối liệu truyền Nếu tổng lẻ bit parity thêm vào (để chẵn) Ở đầu nhận liệu, mạch kiểm tra khối liệu nhận xem có tổng số bit chẵn hay khơng Nếu khơng tức có bit khối liệu bị sai Ngược lại mạch truyền Với parity lẻ ngược lại khối liệu phải làm lẻ trước truyền Giả sử mạch parity chẵn dùng Nhận thấy tổng số bit truyền (lẻ) nên bit parity thêm vào cho chẵn Như vậy, liệu truyền có bit 11101 Mạch tạo parity sử dụng cổng XNOR để kiểm tra số bit chẵn hay lẻ, bên nhận mạch kiểm parity dùng cổng XNOR để rò sai, liệu truyền Q = 0, truyền sai Q = Khi này, mạch nhận truyền tín hiệu báo truyền sai cho máy gửi để truyền lại khối liệu bị lỗi Nhận thấy khối liệu truyền bị sai tới bit (xác suất rất nhỏ) hay bit parity truyền sai mạch parity tác dụng Ví dụ : Truyền khối liệu bit 1101 có sử dụng mạch tạo kiểm parity để rị sai minh hoạ hình : Hình Truyền liệu kiểm tra Hình phát sai số I.2 Ứng dụng: Do đặc tính đơn giản nó, bit chẵn lẻ dùng nhiều ứng dụng phần cứng, nơi mà việc tái diễn thao tác có trục trặc xảy việc thực được, nơi mà việc phát lỗi đơn việc có lợi Lấy ví dụ, mạch nối SCSI (SCSI bus) dùng bit chẵn lẻ để phát lỗi truyền thông, nhiều phần lưu trữ nhớ lệnh vi xử lý (microprocessor instruction cache) dùng bit chẵn lẻ để bảo trợ hoạt động Do liệu I-cache [2] nhớ (main memory), nội dung xóa đi, nạp lại liệu chẳng may bị thối hóa (corrupted) Trong truyền liệu nối tiếp (serial data transmission), dạng thức liệu dùng phổ thông dạng thức bit, với bit chẵn lẻ dùng quy tắc số chẵn, Start bit hai Stop bit để đánh dấu/đồng điểm bắt đầu kết thúc byte liệu chuỗi bit đường truyền Dạng thức thích ứng hầu hết dạng thức 7-bit ký tự ASCII hình thức byte 8-bit Một byte liệu đường truyền nối tiếp gồm 01 Start bit (bắt đầu), bit liệu, parity bit 01 Stop bit (kết thúc) Byte hình thức tiện lợi để biểu đạt liệu Những dạng thức khác thực được, dạng thức bit liệu cộng với bit chẵn lẻ dùng để chuyên chở tất giá trị byte 8-bit Trong ngữ cảnh truyền thông nối tiếp (serial communication), bit chẵn lẻ thường phát sinh kiểm tra phần cứng giao thức - chẳng hạn UART thu nhận, CPU sử dụng kết nhận (và hệ điều hành nữa) thơng qua bit báo tình hình (status bit) ghi phần cứng giao thức Việc khơi phục lại sau tình trạng lỗi xảy thường thi hành cách tái truyền liệu, chi tiết việc thường phần mềm phụ trách (ví dụ dùng thường trình nhập/xuất (I/O routine) hệ điều hành) CHƯƠNG II Bài TOÁN THIẾT KẾ II.1 Yêu cầu toán Thiết kế mạch tạo, kiểm tra lẻ sử dụng MUX cho chuỗi liệu bit II.1.1 Bảng chân lý A B C D f 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 0 1 1 D0= D’ D1= D D2 = D D3= D’ D4 = D D5 = D’ D6 = D’ D7 = D II.1.2 Bảng Karnaugh AB\ CD 00 00 01 11 01 11 1 10 f(A,B,C,D) = Ʃ (0,3,5,6,9,10,12,15) 10 1 1 Chọn A,B,C làm phần tử điều khiển, từ bảng chân lý ta mạch MUX: D D D D D D D D D f MUX 8-1 A B C II.1.3 Thiết kế MUX 8-1 E S2 S1 S0 f 0 D0 0 D1 D2 1 D3 0 D4 1 D5 1 D6 1 D7 INP MUX 8-1 UT S S S f = D0 S2’ S1’ S0’ + D1 S2’ S1’ S0 + D2 S2’ S1 S0’ + D3 S2’ S1 S0 + D4 S2 S1’ S0’ + D5 S2 S1’ S0 + D6 S2 S1 S0’ + D7 S2 S1 S0 f II.1.4 Mạch MUX 8-1 proteus Hình Bộ MUX 8-1 II.1.5 Mô mạch tạo MUX 8-1 Proteus Hình Bộ MUX 8-1 II.1.6 Kiểm tra chuỗi liệu bit Hình kiểm tra chuỗi Hình kiểm tra chuỗi CHƯƠNG III LỰA CHỌN THIẾT BỊ Để phù hợp với mục đích tạo kiểm tra lẻ chuỗi liệu bit, ta chọn sử dụng IC MUX 8-1 74LS151 Hình IC 74151 Mơ mạch Proteus Với số bít chẵn (3) => đầu = đầu kiểm tra = Hình Mơ Proteus Hình 10 chạy mơ CHƯƠNG IV TRIỂN KHAI MẠCH THỰC TẾ IV.1 Thiết kế mạch in Mạch PCB thiết kế phần mềm Altium IV.2 Mạch thực tế IV.3 Chạy Hình 11 mạch PCB altium Hình 12 mạch thực tế thử nghiệm Hình 13 Bit chẵn Hình 14 Bit lẻ CHƯƠNG V Liên hệ thực tế Các mạch xử lí điều khiển hay truyền liệu thường có sẵn khối tạo kiểm sửa lỗi ln Cịn dùng mạch rời IC 74180 họ thơng dụng Đây IC tạo kiểm bit từ D0 đến D7, bit parity dùng chẵn hay lẻ ngõ EVEN (chẵn ra) ODD (lẻ ra) ngõ PE (chẵn vào) PO (lẻ vào) dùng trường hợp cần nối chồng nhiều IC để có mạch tạo kiểm nhiều bit Cách nối đưa từ ngõ chẵn ngõ lẻ tới ngõ vào chẵn vào lẻ ngõ vào lẻ vào chẵn ngõ lẻ chẵn phải không kiểm parity Khi ngõ vào parity khơng dùng phải nối mức thấp Hình cách sử dụng 74180 làm mạch kiểm parity lẻ cho bit liệu vào (gồm bit parity) Hình 15 IC 74180 Mơ IC74LS180 proteus thực kiểm tra lẻ: Đầu tiên ta đặt Mức logic đầu vào PE = 0, PO = để set chế độ kiểm tra lẻ Hình 16 Mô IC 74180 Với đầu vào logic 1000 có số lượng bit lẻ mức logic đầu chân ODD = 0, mức logic lại chân EVEN = chứng tỏ bit đầu vào lẻ Hình 17Mơ IC 74180 Với đầu vào logic 1001 có số lượng bit chẵn mức logic đầu chân ODD = 1, mức logic lại chân EVEN = chứng tỏ bit đầu vào chẵn Ngoài ra, thực tế, người ta hay sử dụng IC74280 để thực kiểm tra chẵn lẻ Mô IC74LS280 proteus thực kiểm tra lẻ: Hình 18 IC 74280 Với đầu vào logic 0010 có số lượng bit lẻ mức logic đầu chân ODD = 0, mức logic lại chân EVEN = chứng tỏ bit đầu vào lẻ Hình 19 Mơ IC 74280 Với đầu vào logic 0011 có số lượng bit chẵn mức logic đầu chân ODD = 1, mức logic lại chân EVEN = chứng tỏ bit đầu vào chẵn ... II.1 .4 Mạch MUX 8-1 proteus Hình Bộ MUX 8-1 II.1.5 Mơ mạch tạo MUX 8-1 Proteus Hình Bộ MUX 8-1 II.1.6 Kiểm tra chuỗi liệu bit Hình kiểm tra chuỗi Hình kiểm tra chuỗi CHƯƠNG III LỰA CHỌN THIẾT... ODD (lẻ ra) ngõ PE (chẵn vào) PO (lẻ vào) dùng trường hợp cần nối chồng nhiều IC để có mạch tạo kiểm nhiều bit Cách nối đưa từ ngõ chẵn ngõ lẻ tới ngõ vào chẵn vào lẻ ngõ vào lẻ vào chẵn ngõ lẻ. .. kiểm parity Khi ngõ vào parity khơng dùng phải nối mức thấp Hình cách sử dụng 741 80 làm mạch kiểm parity lẻ cho bit liệu vào (gồm bit parity) Hình 15 IC 741 80 Mơ IC74LS180 proteus thực kiểm tra