TIỂU LUẬN TƯƠNG THÍCH ĐIỆN TỪ

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐÀO TẠO SAU ĐẠI HỌC TIỂU LUẬN TƯƠNG THÍCH ĐIỆN TỪ ĐỀ TÀI An On Chip Power Supply Regulator to Reduce the Switching Noise Giảng viên hướng dẫn PGS TS ĐÀO NGỌC CHIẾN Học viên cao học SHHV TRẦN QUANG HÀO 110838 Lớp KTTT1B Hà Nội, tháng 122022 Bộ điều chỉnh nguồn On Chip giảm nhiễu chuyển mạch Viết tắt EME Electromagnetic Emissions EME SR EME suppressing regulator Clock FM Tóm tắt Trong mạng tự động đồng bộ phân phối nhịp thông th.

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐÀO TẠO SAU ĐẠI HỌC TIỂU LUẬN TƯƠNG THÍCH ĐIỆN TỪ ĐỀ TÀI : An On-Chip Power Supply Regulator to Reduce the Switching Noise Giảng viên hướng dẫn : PGS-TS ĐÀO NGỌC CHIẾN Học viên cao học SHHV Lớp : TRẦN QUANG HÀO : 110838 : KTTT1B Hà Nội, tháng 12/2022 Bộ điều chỉnh nguồn On-Chip giảm nhiễu chuyển mạch Viết tắt: EME : Electromagnetic Emissions EME-SR : EME-suppressing regulator Clock FM Tóm tắt: Trong mạng tự động đồng phân phối nhịp thông thường, mạch kỹ thuật số mô cạnh xung; đó, họ tạo nhiễu mức cao (hoặc di / dt) đường mạch cấp đỉnh nhọn dịng điện, nguồn phát điện từ (EME) Trong báo này, chứng minh kết hợp hiệu hai kỹ thuật thiết kế giảm tiếng ồn di / dt dựa nguồn cấp hình thành kỹ thuật: 1) giới thiệu EME điều chỉnh (EME-SR) với vòng phản hồi kỹ thuật số 2) FM EME-SR thời gian rời rạc xung Kỹ thuật giảm đỉnh miền thời gian nguồn miền tần số cách rời rạc thời gian EME-SR Loại thứ hai kỹ thuật làm giảm đỉnh nguồn miền tần số cách trải nguồn vào miền sidelobes I Giới thiệu Thiết bị điện tử tự động phát triển module trở nên phức tạp Tần số sử dụng ngày tăng Do khả tương thích điện từ (EMC) trở thành vấn đề thách thức cho kỹ sư Về có ba vấn đề cần giải Đầu tiên để giảm thiểu nhạy cảm điện tính (EMS) để thiết bị điện tử bảo vệ chống lạikhông mong muốn nhiễu điện từ (EMI) gây khác hệ thống điện tử Vấn đề EMS chủ yếu cho mạch tương tự Thứ hai, bảo vệ thiết bị điện tử chống lại môi trường khắc nghiệt bao gồm nguồn cấp lớn nhiễu gây cách chuyển đổi switch tải cảm ứng, chẳng hạn đèn, khởi động động cơ, quạt làm mát, vv Cuối cùng, giảm thiểu xạ điện từ tích hợp vào mạch tự động, chủ đề báo Những thay đổi biên độ dòng điện kĩ thuật số, chuyển mạch vào mạch tích hợp làm nguyên nhân phát sinh EME Trường điện từ phát sinh trực tiếp từ gói khung mạch định tuyến cấp độ silicon coi xạ (30– 100 MHz) Các xung dòng điện chân IC hoạt động ăng-ten phát, gọi xạ điện dẫn (150 kHz-30 MHz).Vì vậy, việc làm giá trị di / dt (dao động điện) nhỏ đi, làm cho dịng khơng đổi, cần thiết để giảm EME cấp độ chip Kĩ thuật số tạp âm thấp thiết kế giảm đáng kể nhiễu di/dt Tuy nhiên tốc độ bờ tạp âm thấp hạn chế logic tạp âm thấp Đặc biệt việc tăng nguồn tiêu thụ hạn chế lớn, thường không chấp nhận với hệ thống số lớn Trải phổ xung (SSC) đề xuất để giảm EME hệ thống xung Nhưng khơng may, SSC có kiến trúc phức tạp khơng dùng mà xung hệ thống cần đồng với tín hiệu đồng thời gian Tuy nhiên lưu ý nhà thiết kế chip hệ thống Một kỹ thuật hữu ích thêm khối, vấn đề thiết kế thời gian khối IP nội cũ, đồng nghĩa mạch trì mà khơng có mạch giao diện Đó phương pháp EME điều tiết (EME-SR), thảo luận Bài viết tổ chức sau.Mục II giới thiệu nguyên tắc ý tưởng đề xuất, Mục III trình bày mối quan hệ chức chuyển dịng (TF) thơng số mạch thảo luận Phần IV thảo luận thời gian liên tục EME-SR Trong phần V, thời gian rời rạc EME-SR đề xuất dựa tuyến tính xấp xỉ bậc, mục VI, FMof EME SR rời rạc thời gian để giảm mức độ EME phạm vi tần số rộng thảo luận Tại mục VII, so sánh giữaEME-SR kỹ thuật thiết kế khác đưa Cuối cùng, mục VIII trình bày tóm tắt II Tiếp cận Các sở kỹ thuật đề xuất thay vị trí mạch trung gian, tức là, EME-SR, pin VBAT VREG nút mạch kỹ thuật số (xem hình 1) Phần độc đáo thiết kế cách tiếp cận hai bước Như nhìn thấy từ dịng tải IEME Hình 1: Nguyên lý EME-SR Hình 2: Sơ đồ khối chung EME-SR Đầu tiên ta sử dụng điều chỉnh thấp cổ điển (LDO) Sau đó, ta sử dụng EME-SR từ thực tếrằng đầu vào LDO thay đổi từ VBAT (12 V) giảm điện áp LDO điện áp lõi kỹ thuật số (3,3 V) Tụ điện giảm nhiễu cách cung cấp dòng Trong phương pháp này, Ctank cung cấp lượng cho dòng, ta cho phép ΔV lớn Ctank để tránh biến đổi dòng lớn VBAT Zhou Dehaene việc sử dụng nguồn dịng giảm di / dt lớn Điều ngụ ý tìm thấy cách thơng minh để kiểm sốt dịng lõi kỹ thuật số, EME điều khiển kiểm soát Sơ đồ khối chung mạch hiển thị hình Nó bao gồm nguồn dòng điều khiển, mạch điều khiển, tụ Ctank, LDO Ctank kết nối với đầu vào LDO LDO chuyển đổi điện áp Vout cao đến 3,3 V lõi kỹ thuật số Ctank tích điện kiểm sốt nguồn dịng EME-SR hiển thị bên trong hình Sự xuất di / dt lớn có nghĩa dịng thay đổi đột ngột Sự thay đổi thu nhận Ctank Do đó, thay đổi Vout Điều cảm nhận mạch điều khiển dịng thích nghi nguồn dòng để thiết lập trạng thái dòng ổn định tương ứng Đây phản ứng chậm vòng điều khiển làm giảm di / dt mạch điện Ctank cung cấp cho dịng ban đầu, cho đủ lớn Nếu trường hợp vậy, khối chuyển đổi khẩn cấp tham gia để cung cấp dòng Những thay đổi tương đối lớn Vout không thấy kỹ thuật số LDO Hình 3: Tuyến tính xấp xỉ xung dịng điển hình IC Trong kĩ thuật số đỉnh dòng điện tồn thời gian ngắn, dạng thời gian đáp ứng định độ rộng phổ tần số Để ước lượng giá trị EME-SR ta xác định tỉ số di/dt (dòng điện) theo: H I ( s) = Laplace[(di/dt) IBAT ] sI BAT (s) I BAT (s) = = Laplace[(di/dt) IEME ] sI EME (s) I EME (s) (1) Đó tỉ số dòng IBAT VBAT dòng xoay chiều IEME VREG III Xác định IEME di/dt TF A Xấp xỉ bậc đầu TF di / dt Đáp ứng tổng di/dt TF để thấp tần số EME 150 kHz H I (s) = 1 + ( s / 2π fc) (2) s FC tham số phức cắt -3 dB tần số, tương ứng 1) Ước lượng phổ EME: nguồn dịng xung mạch số tính xấp xỉ hình (IEME) xấp xỉ tuyến tính xung Có cơng thức tính xác cho dịng xung thực biến đổi Fourier (giả sử tr = tf), kết I EME ( jw) = I p exp[ j ( w(tr / 2) + π / 2)] sin c ( w(t r / 2))(1 − exp[ jw(t r + t p )]) w (3) Trong sinc (x) = sin (x) / x, tr, tf, tp, IP thời gian tăng,thời gian xuống, độ rộng xung biên độ IEME; k ω đơn vị ảo tần số góc (radian giây), tương ứng 2) Trạng thái động EME-SR: Đầu lớn hiệu điện xuất dòng nhảy từ mức đến mức cao ∆VOUT = ∆ Q I p ∆t = Ctan k Ctan k (4) Sự nạp tụ Ctank tới mạch đáp ứng theo hiệu điện đầu hình Δt thời gian điều chỉnh xấp xỉ với điều chỉnh tần số vịng lặp đóng Hiệu điện đầu tải giảm tăng dung lượng Ctank băng thơng vịng lặp Quan hệ rõ ràng dòng IEME xuất nhanh độ lợi băng tần (GBW) điều chỉnh, hình chứng minh cho trường hợp Độ lợi băng tần chậm nhiều với dòng IEME điện áp gate transistor coi khơng đổi Vì EME-SR khơng có nhiều lợi tụ có điện áp lớn mà dựa vào đặc tính chip Nó tạo dịng từ VBAT, nguồn dịng khơng đổi phải thay nguồn dịng thích nghi, hình Dịng IBAT dễ dàng tính tốn theo: Hình 4:(a) thơng tin phản hồi chậm vịng EME-SR (b) tương đương mạch cho tải nhanh IEME I BAT ( jw) = H I ( jw) I EME ( jw) (5) Biến đổi Laplace KCL nút Vout, ta có: VOUT ( jw) jwCtan k + I BAT ( jw) − I EME ( jw) = (6) Kết hợp (2),(5) (6) ta có: VOUT ( jw) = I EME ( jw) (2π fc + jw)Ctan k (7) Rõ ràng thấy từ (3) (7), điện áp đầu hàm Ip, tp, tr, Ctank, FC Ngồi ra, có hạn chếvề giảm điện áp Để đảm bảo LDO điều chỉnh điện áp cung cấp phù hợp với mạch số, có yêu cầu tối thiểu điện áp đầu EMESR: ∆VOUT p VOUT (max) − VOUT (min) (8) Dựa mối quan hệ nói trên, tìm thấy Ctank giá trị tối thiểu để đạt yêu cầu FC IEME tối đa IEME cho phép dựa Ctank FC Hình5.ΔVOUT hàm Ctank tần số cắt fc, dòng xung i.e, IP, tp, tr Hình 6: Đồ thị ΔVOUT so với IP B ΔVOUT với Ctank FC Hình thể ΔVOUT hàm Ctank FC IEME tính, IP = 35 mA, = 15 ns, tr = tf = ns Về bản, FC thấp , ΔVOUT điện áp giảm Ctank lớn C ΔVOUT với IP Cho Ctank = 100 pF kHz fc = 150, tr = ns phụ thuộc ΔVOUT IP thể hình Rõ ràng thấy từ đường đồng mức, ΔVOUT mong muốn, sản phẩm IP số, ví dụ: Constant = Ip (9) Điều nghĩa có cân Ip cho FC, Ctank, ΔVOUT Bảng Hình7.Sơ đồ EME-SR D Tính tốn Ctank tối thiểu Bảng I cung cấp cho số giá trị tính tốn Ctank tối thiểu cần thiết cho FC mong muốn, IEME, ΔVOUT lớn (5 V trường hợp này) Nếu độ rộng xung IEME rộng, ví dụ, phạm vi vài micro giây, sau Ctank lớn, tức là, hàng chục nanofarad Mặt khác, xung ngắn cần nhiều giá trị tụ điện nhỏ hơn, ví dụ, hàng trăm picofarad FC ΔVOUT May mắn thay, CMOS đại mạch kỹ thuật số, xung bình thường ngắn [12], [13].Tuy nhiên, giá trị Ctank giới hạn phạm vi vài trăm picofarad để làm cho tích hợp đầy đủ chip Vì vậy, trường hợp này, aCtank với khoảng 230 pF lựa chọn hợp lý IV THỰC HIỆN THỜI GIAN LIÊN TỤC CỦA EME-SR A Mạch thực Hình cho thấy sơ đồ thời gian liên tục EME-SR sở để Gm-C tích hợp [14] Cấu trúc M1 M2, đảm bảo giảm tạp âm di / dt, từ Vout đến VBAT cung cấp điện giảm đáng kể Cấu trúc theo điện áp đảm bảo Vbias cực nút trở kháng thấp, làm giảm từ Vbias đến nguồn nút M2 tới VBAT Các Caux Raux hoạt động đường bù tần số để đảm bảo ổn định P1 cực chi phối, P2 cực thứ hai, cực Z, GBW đặt tần số sau [14]: ROTA ( AV 2Caux ) P2 = ( r0, power / / RLoad )Ctan k Z= Caux ((1/ g m , power ) − Raux ) g OTA GBW = m Caux P1 = (10) (11) (12) (13) Hình 8.Đơn giản hóa mơ hình tín hiệu nhỏ cho di / dt TF analysis.re Caux P2 = GBW g mOTA(r0, power / / RLoad ) Ctan k (14) AV = g mOTA ROTA (15) AV = g m , power (r0, power / / RLoad ) (16) Rota gmOTA trở kháng đầu điện đẫn khuếch đại điện dẫn (OTA, gm, nguồn ro, điện dẫn trở kháng nguồn dòng cascoded, tương ứng, AV đạt giai đoạn trung, AV đạt giai đoạn nguồn Để làm cho hệ thống ổn định, (P2 / GBW) nên lớn lần với 72 ◦ pha Như thấy từ (14), cho tải gm, OTA, RLoad, ro, lượng, tỷ lệ Caux / Ctank xác định ổn định B di / dt TF Phân tích liên tục thời gian EME-SR Đơn giản hóa di / dt TF mơ hình tín hiệu nhỏ EME-SR hiển thị hình Theo hình 8, có được: (17) ωz1 ≈ gmOTA / Caux, ωz2 nằm tần số cao, ωp1 ≈ gmOTA / Caux cực Vctrl, ωp2 ≈ gm, nguồn / Ctank Vout, ωp3 cực gây bù mà nằm tần số cao 1) Dòng chiều với tạp âm tần số thấp di / dt: Bất kỳ điều ảnh hưởng đến độ lợi vòng phản hồi ảnh hưởng đến di / dt khu vực có tần số thấp Trong số đó, quan trọng tải dịng điều tiết, khác Khi tải tăng nay, vòng lặp output vòng mở giảm EME-SR (kể từ trở kháng đầu MOSFETs tỉ lệ nghịch với dòng tải) Tăng tải đẩy cực đầu ωp2 đến tần số cao hơn, làm tăng vòng phản hồi băng thơng Hiệu tải tăng, đó, giảm di / dt tần số thấp Do đó, di / dt TF tần số thấp phải phân khác Hình 9.Ví dụ di / dt TF EME-SCR (a) dịng từ thấp đến trung bình (b) dịng từ thấp đến cao a) dịng từ thấp đến trung bình: Hình (a) mơ tả di / dt TF HI (s) Các đáp ứng HI (s) mong đợi Trong trường hợp gm nhỏ, lượng Ctank lớn so Caux Miller tụ điện bù, làm cho ωp2chiếm ưu cực TF di / dt, ωp2 xác định tần số cắt -3 dB Cực dị (ωp1) cực khơng (ωz1)thể (17), TF di / dt tính xấp xỉ cực hệ thống b) dịng từ thấp đến cao: Hình (b) cho ví dụ di / dt TF HI (s) dòng từ thấp đến cao Kết điểm cực vậy, cực thứ hai ωp2, cắt -3 dB tần số TF di / dt Vì vậy, xem một cực hệ thống Tuy nhiên, thời gian này, khác biệt tần số cắt chuyển sang tần số cao so với ωp1, gm tăng lên nhiều tăng dịng Do đó, tạp âm động di / dt đường truyền phụ thuộc điểm dò 2) Chặn di / dt tần số cao: Khi nhiễu tần số tác động nhiều độ lợi tần số EME SR, vịng phản hồi khơng tác dụng, Ctank vượt trội với tụ kí sinh từ VBAT để Vout Độ chặn tối đa di/dt đưa ra: | H I ( s) |max = 20 log( Cdb , power Cdb , power + Ctan k ) (18) Hình 10 Tạp âm EME nối từ Vout đến VBAT Cdb,power điện dung bóng bán dẫn Điều nghĩa tạp âm tần số cao di / dt yêu cầu Ctank lớn Cdb nhỏ, lượng Tuy nhiên, giá trị Ctank giới hạn phạm vi vài trăm picofarad để làm cho tích hợp chip C Tính liên tục thời gian EME-SR thời gian liên tục ngăn tối đa 35 dB di / dt tạp âm tần số cao với 30 μA 100 pF điện dung tích hợp chip Tần số cắt khoảng 1.6MHz suy giảm bão hòa 30 MHz [14] Để đạt mức giảm tạp âm -3 dB thấp tần số cắt, phải phân tích mạch lần Hình10 cho thấy tạp âm nối từ đầu cho VBAT Cdb,power giảm M1 M2 thể hình 7, mà giảm tạp âm hiển thị hình 10 Như đề cập trước đó, kể từ ωz1 hủy bỏ ωp1, tần số cắt chuyển sang tần số cao tần số không cho cấu trúc liên kết thơng tin phản hồi, di / dt động, tạp đường dây cung cấp điện bị triệt tiêu Trở kháng tụ bù Caux trở thành thấp tần số tăng, cửa cống dịng transistor phụ thuộc Do đó, thay đổi Vout truyền Caux Vctrl, tạo dòng từ VBAT Sự bù theo Miller từ quan điểm giảm diện tích tương đối đơn giản, phân tích trước đây, bù Miller gốc rễ phiền hà cho tạp âm Để tránh vấn đề đề cập, phải loại bỏ bù Miller bù EME-SR theo cách khác Một lựa chọn để bù với tụ lớn Vctrl mặt đất, cách sử dụng khuếch đại thông tin phản hồi với trở kháng cao đầu Bằng việc phân chia kết nối Vout Vctrl, tạp âm EME đường B hiển thị hình 10 hồn tồn biến mất, di / dt tần số cắt thấp đạt Sử dụng băng thông thấp thông tin phản hồi thu thấp-bộ khuếch đại, tạp âm EME đến đường A giảm Do đó, để đạt tần số di / dt cắt thấp hơn,t sử dụng cho hai kỹ thuật tiên tiến bù phương pháp tiếp cận Sau thảo luận phần Hình11.Ngun tắc xấp xỉ tuyến tính bậc nguồn cấp V Thời gian thực rời rạc - kỹ thuật vòng lặp phản hồi EME-SR số A xấp xỉ tuyến tính nhảy bậc dòng bậc Giả sử bước dòng đầu vào lin (t) Đáp ứng dòng sau qua hệ thống profile thấp (ví dụ, EME-SR) được: I response ( s) = I in ( s ) H I ( s ) = I in ( s ) 1 + s(1/ 2π fc) (19) HI (s) TF-pass thấp hệ thống fc tần số cắt mong muốn.Biến đổi Laplace ngược I response (t ) = I in ( t ) (1 − e −2π fct ) (20) Dạng miền thời gian dòng bậc hiển thị hình 11 Dịng tiêu tán hình 11 thể xấp xỉ tuyến tính theo chiều tăng dòng điện thu cách lấy đạo hàm Iresponse (t) sau: d ( I response (t )) dt t =0 = I max 2π fc (21) Imax biên độ dòng nhảy bậc Mức dạng sóng thể hình 11 xấp xỉ tuyến tính đáp ứng dịng nhảy bậc Các Istep Tstep xác định (22) để có độ dốc I step Tstep = I max I max 2π fc = , (1 < k < 5) kT k (22) τ = 1/fC số thời gian phản ứng k độ dốc kiểm soát factor.When k = 1, phản ứng dòng nhảy bậc thay đổi 63,2% từ giá trị cuối Hình 12.Ngun tắc hệ thống thơng tin phản hồi điều chỉnh số vòng lặp Dòng đạt đến 99,3% sau 5τ, k = Ví dụ, dòng đáp ứng mười bước 3τ (tức là, k = 3), FC mong muốn =150 kHz, sau Tstep đưa sau: Tstep = ≈ 0.318us 10 2π (1.5 ×105 ) (23) Vấn đề tiềm nói đến dịng nhảy bậc xấp xỉ tạp âm Do bước hành, di / dt dịng cấp có đỉnh Tstep Trong miền tần số, tương đương với dịch dịng tới phạm vi tần số cao Tuy nhiên, Istep nhỏ nhiều so với dòng ban đầu Imax, themaximum di / dt giá trị nhỏ Mặt khác, tụ điện tăng chip điện dung cổng bóng bán dẫn điện tạp âm tần số cao bị giảm lọc B Phản hồi điều khiển vịng số Dạng sóng đầu chuyển đổi kỹ thuật số-to-analog (DAC) theo lý thuyết có dạng bậc thang Căn vào đặc tính này, nấc dịng coi mẫu dịng điện bậc với chu kì lấy mẫu 1/Tstep Một cấu trúc đơn giản với mẫu thơng tin phản hồi quantizer-DAC theo vịng, hình12 Ở đây, điện áp đầu Vout liên tục so sánh với điện áp tham chiếu Vref Sai khác Vout Vref chuyển thành tín hiệu số đến quantizer Bộ DAC chuyển thông tin số thành dạng tương tự, tỉ lệ thuân với sai khác Vout Vref Điều quan trọng kiến trúc đơn giản, quantizer băng thông thấp, DAC có độ phân giải thấp sử dụng điều khiển số vòng lặp điện áp Một điều quan trọng khác ổn định phụ thuộc vào vòng lặp điệp áp số Một điều cần lưu ý đặc tính phản hồi số, mức cấp điện áp Vout không cố định điện áp liên tục theo thời gian Cơ khơng phù hợp dòng cấp IBAT dòng tải IEME Thực tế Vout thay đổi từ VBAT đến Vmin , Vmin tính điện áp cung cấp (3,3V) cộng với điện áp LDO (thơng thường 200mV) Đó dao động khơng thể tránh giải với LDO sau EME-SR Cách làm băng thơng vịng số thấp điều chỉnh xung quantizer chậm, làm cho đầu Vout xác LSB DAC ( DAC 5-6 bit đủ ) Băng thông thấp cần thiết để giảm nhiễu nguồn cấp Đặc biệt trường hợp tần số thấp Điều chứng minh mơ MATLAB với mạch tích hợp tốc độ cao với tín hiệu tương tự mạch phần cứng VHDL-AMS Hình 13: Sơ đồ khối mạch thời gian rời rạc EME-SR Hình 14.Sơ đồ hoạt động mạch thời gian rời rạc EME-SR C Mô mạch cấp cao Bộ quantizer hình 12 thực kết hợp so sánh với đếm lên xuống Hình 13 sơ đồ triển khai Cửa sổ so sánh có mức điện áp tham chiếu Vhigh Vlow Vout cảm nhận so sánh với mức Vhigh Vlow Như hình 14 Vout nhỏ Vlow, tín hiệu cao đếm nhanh dòng tăng Khi Vout lớn Vhigh ( vùng C), sau tín hiệu thấp cao đếm chậm nên dòng cấp giảm Khi Vout nằm giưa khoảng Vhigh Vlow ( vùng B) đếm giữ nguyên Để giảm nhiễu chuyển mạch nhiệt kế sử dụng đầu đếm Bộ nhiệt kế chuyển trạng thái on off dòng DAC theo sai khác Vout điện áp tham chiếu Hình 15: So sánh phổ dịng tải (IEME) dòng nguồn IBAT Dòng tải tức thời tính theo thơng số: 1) tr = tf = 1ns; 2) = μs; 3) Imax = 15 mA; 4) TIEME = 10 μs (chu kì IEME) Tần số xung đếm 1MHz với tụ Ctank 230pF tính mục III Tổng cộng có nguồn dùng DAC Mô phổ dịng tải IEME dịng nguồn IBAT hình 15 Rõ ràng, phổ nguồn cấp số có nhiều thành phần, chủ yếu khoảng 100KHz Đó điều đáng ý phân tích tác động tới vịng lặp số để giảm mức đỉnh dòng Rõ ràng tần số 100KHz nhiễu bị không đáng kể, việc giảm nhiễu đạt mong muốn Lưu ý chu kỳ xung đồng hồ, thông thường chu kỳ dịng IBAT lớn IEME, lượng tập trung tần số thấp (trong trường hợp < 100KHz) Nhưng điều khơng phải vấn đề nghiêm trọng, thơng thường tượng EMC tần số 150KHz Thực tế với tần số 150KHz tương ứng với bước sóng 2000m, lớn toàn dây dẫn thiết bị VI Giảm EME dựa kỹ thuật định hình dịng điện FM xung EME-SR rời rạc A Dựa FM Theo quy tắc Carson, tổng cơng suất tín hiệu FM xấp xỉ công suất biên độ BP = 2(m+1)fm , m = Δf/fm Fmindex Do tác dụng FM để trải cơng suất không điều chế băng thông [f0 − BP /2, f0 +BP /2] Do làm giảm cường độ sóng hài tần số f0 Vì số điều chế hài thứ n n lần hài đầu tiên, biên độ băng Bn P = 2(nm + 1)fm ≈ nBP Nhìn chung tác động FM tăng cơng suất hài B Đình hình dịng IBAT với xung FM Tần số xung EME-SR rời rạc xác định băng thơng vịng lặp số, tương đương bước thời gian I BAT Tuy nhiên xung tần số không thiết phải liên tục Thực tế FM xung EME-SR rời rạc, dòng IBAT điều chế Trong miền tần số, đỉnh phổ IBAT trải nhiều phần Tuy nhiên tổng công suất I BAT không đổi Trong miền thời gian, FM hướng IBAT khác chu kì IBAT điều chế khoảng thời gian chu kỳ đồng hồ R Thời gian đồng hồ chu kỳ Tclk + d (r), d (r) chu kỳ thêm chu kỳ đồng hồ r Cơng thức tính dịng IBAT tần số: R r −1 r =1 j =0 I BAT (t ) = ∑ ir (t − ∑ (Tclk + d ( j ))) (24) Giả sử IBAT hồn thành chu kỳ NTclk tính theo công thức: N 1 I BAT one−cycle (t ) = ∑ [ u (t + (n + )Tclk ) − u (t − (n + ))Tclk 2 n=0 ] (25) Dịng dự đốn I BAT tính theo công thức: ∞ N 1 I BAT (t ) = ∑ (∑ [u(t+(n+ )Tclk -(2N+1))-u(t-(n+ )Tclk -(2N+1)iTclk )]) 2 i =0 n =0 (26) Ta xác định dạng điều chế dịng hồn thành chu kỳ MTclk Hình 16: Chu kỳ jitter điều chế theo tần số SSC với dạng tam giác Hình 17: Dạng dịng điện bậc điều chế với dạng tam giác Do cơng thức tần số điều chế cho bởi: fm = MTclk (27) Hình 16 biểu diễn chu kỳ tín hiệu điều chế dạng tam giác σ (t ) , γ thời gian trải tối đa tỷ lệ tương Tclk, tồn tần số trải phổ tỷ lệ tương tần số fclk sau: γ (28) 1+ γ Sau đó, chu kỳ điều chế r vòng clock xác định: β= Tclk,modulated (r)= Tclk + δ(r) (29) ∞ N 1 I BAT (t ) = ∑ (∑ [u(t+(n+ -(2N+1)i )(Tclk +σ (t))-u(t-(n+ )Tclk -(2N+1)i)(Tclk +σ (t))]) 2 i =0 n=0 (30) Dịng IBAT điều chế tần số tính theo cơng thức (30) biểu diễn hình 17 Hình 18 thể so sánh dịng IBAT có điều chế không điều chế Thông số kết điều chế đưa ra: Hình 18: so sánh dịng điện khơng điều chế dịng trải phổ (fm = 25 kHz β = 10%) Hình 19: so sánh phổ, có khơng có điều chế trải phổ (fm = 25 kHz β = 10%) 1) fclock = 2,5 MHz; 2) fm = 25 kHz; 3) β = 10%, trung tâm; 4) dạng sóng hình tam giác sử dụng cho điều chế; 5) Imax = 15 mA, 16 bước; 6) TI = 10 ms (thời gian IBAT) Cần 16 bước để dòng điện cấp hoàn thành cycle Tần số tối đa 2.75MHz tần số tối thiểu 2.25MHz Tỉ số trải β =10% tần số điều chế fm = 25kHz Hình 19 thể so sánh dịng khơng điều chế Hình 20: Giảm tương ứng decibel từ 100 kHz đến 40 MHz (fm = 25 kHz β = 10%) Hình 20: Giảm tương ứng decibel từ 100 kHz đến 40 MHz (fm = 25 kHz β = 10%) Hình 21: So sánh phổ, dịng có khơng có điều chế trải phổ (fm = 5kHz β = 20%) Áp dụng FM cho EME-SR với IC số làm điều chỉnh EME linh hoạt Trước tiên , ta điều chỉnh đồng hồ phụ trợ điều chỉnh Kĩ thuật điều chế SSC thay đổi đồng hồ hệ thống mạch số Thứ hai, dải tần EME-SR nhìn chung nằm 20MHz Thứ ba, xung đồng hồ không dùng xung hệ thống, điều cho phép thực FM mà khơng có lỗi Ví dụ tần số lớn trải phổ, mức lượng trải (như hình 21) Kết điều chế dòng tải xác định: 1) fclock = 2.5 MHz; 2) fm = 5kHz; 3) β = 20%, trung tâm trải phổ; 4) dạng điều chế tam giác; 5) Imax = 15 mA, 16 bước; 6) TI = 10 μs (chu kỳ IBAT) Hình 22: Tương ứng giảm theo decibel từ 100 kHz đến 40 MHz (fm = 5kHzand β = 20%) Do tần số điều chế thấp tỉ số trải lớn nên hài dòng tải IEME giảm tới dB so với 1dB so với trường hợp trước Tương ứng giảm theo decibel từ 100 kHz đến 40 MHz (fm = 5kHzand β = 20%) thể hình 22 Hiệu việc giảm tần số fm β lớn xác định rõ ràng ta so sánh hình 22 với hình 20 VI So sánh EME-SR rời rạc với kỹ thuật Kết mô cho thấy điều chỉnh nguồn EME-SR giải pháp phù hợp cho việc giảm nhiễu phát sinh chip trình switching FM EME-SR thời gian rời rạc tiếp tục làm giảm đỉnh hài tần số cao Bằng cách điều chỉnh xung vòng lặp, nguồn cấp điều chế trực tiếp Về khác FM xung hệ thống Do lợi ích vấn đề thời gian core khơng ảnh hưởng, làm cho hệ thống linh hoạt phù hợp với kiến trúc khác Một chi tiết so sánh EME-SR kiến trúc giảm nhiễu switching trước liệt kê bảng II So sánh tổng kết lại sau: A So sánh EME-SR rời rạc thời gian On-Chip đơn lẻ Nhìn chung, việc tăng tụ tách rời làm giảm nhiễu switching Tuy nhiên, tụ tách rời giúp cho EME có điện trở mạch cấp Điều giải thích (31) hình 23 Nếu ta giả sử fC = 100 kHz, Ctank = 100 pF trở kháng hoàn toàn cảm ứng (25.33mH) Điều địi hỏi offchip lớn có chất lượng cao Cũng cần lưu ý điện dẫn bên ngồi khơng giống anten Nếu trở kháng hoàn toàn điện trở giá trị điện trở 15.9 kΩ tương ứng với fc Ctank Hình 23: Tụ tách rời giảm EME I BAT = I EME + sCdecap Z sup plyline (31) Điều rõ ràng không thực tế sụt giảm điện áp lớn: Mặt khác kỹ thuật On-chip tách biệt hiệu tần số 100MHz mạch số lớn, nơi mà lớp silicon lớn cần thiết cho điện dung nhúng (10-50 nF) Do để làm giảm phát xạ dẫn (150 kHz–30 MHz), tụ tách biệt phải có dung lượng lớn Tuy nhiên EME-SR thời gian rời rạc giải vấn đề Nó trở kháng điều chỉnh mạch đường cấp, làm giảm dung lượng Ctank -3dB tần số cắt B So sánh EME-SR thời gian rời rạc Cell logic nhiễu thấp Kỹ thuật thiết kế nhiễu số thấp làm giảm đáng kể nhiễu switching Tuy nhiên hiệu trong thiết kế số nhỏ vấn đề nguồn tĩnh Nó khơng thực mạch thông thường Tuy nhiên, EME-SR thời gian rời rạc đề xuất thực thi dễ dàng với chi phí thấp sử dụng nguồn thấp Ta điều chỉnh độ rộng dây Chip mức tiêu thụ điện mà không làm ảnh hưởng đến thiết kế LDO core logic bên C So sánh EME-SR thời gian rời rạc chuyển đổi điện áp xuống Vấn đề biến đổi đột ngột dao động nguồn gây điện cảm kí sinh loại bỏ EME-SR Vòng lặp điện áp tín hiệu số với so sánh cửa sổ, đếm lên xuống, DAC thấp Tín hiệu phản hồi số có ưu điểm đơn giản so sánh với tín hiệu liên tục Băng thơng tín hiệu số thay đổi dễ dàng nhờ điều chỉnh tần số xung nhịp đồng hồ Đặc tính cho phép làm giảm kích thước vùng silicon dành cho tụ Ctank Do EME-SR đề xuất để thực đơn giản, chi phí thấp, tiêu thụ nguồn thấp, thiết kế nhỏ Loại kỹ thuật Tụ On-chip riêng biệt Thiết kế số nhiễu thấp Bộ chuyển đổi điện áp thấp Dạng cách giảm Ưu nhược điểm, tính phụ thuộc cân Mức giảm tuyến tính với tỉ Hiệu 100MHz dung lượng tụ riêng biệt Hiệu với mạch số lớn Thực với điện dung tích Kích thước silicon lớn Cộng hợp lớn (1-50nF) hưởng tụ kí sinh Là điều khơng mong muốn Mơ giảm 44dB giá trị Chỉ thích hợp với hệ thống đỉnh Mô giảm 33dB nhỏ Nguồn cấp tĩnh giá trị di/dt Giảm nhiễu khoảng 20% Diện tích vùng silicon lớn Giảm 29.8%-66.4% nguồn cấp Giảm 35dB phổ dòng (thời gian liên tục rời rạc) cấp với fC = 1.6MHz Ctank = 100pF trường hợp thời gian liên tục Thời gian rời rạc EME-SR giảm tới 30dB với Ctank = 230pF Tránh nhảy điện áp dao động cảm ứng VI Kết luận: Trong báo này, lần đầu đề cập chi tiết EME-SR Dựa vào điểm cực điểm khơng dịng điện, di/dt vùng tần số thấp Để giảm phát xạ dẫn chip, có kiến trúc đưa dựa tuyến tính xấp xỉ theo nấc: 1) vòng lặp số EME-SR 2) FM dòng cấp làm giảm đỉnh vùng tần số rộng Cả hai kĩ thuật làm giảm -3dB tần số cắt với điện dung Ctank nhỏ Khi kết hợp hai kĩ thuật cho hiệu tốt thiết kế khác  ... nhạy cảm điện tính (EMS) để thiết bị điện tử bảo vệ chống lạikhông mong muốn nhiễu điện từ (EMI) gây khác hệ thống điện tử Vấn đề EMS chủ yếu cho mạch tương tự Thứ hai, bảo vệ thiết bị điện tử... xạ điện từ tích hợp vào mạch tự động, chủ đề báo Những thay đổi biên độ dòng điện kĩ thuật số, chuyển mạch vào mạch tích hợp làm nguyên nhân phát sinh EME Trường điện từ phát sinh trực tiếp từ. .. nguồn vào miền sidelobes I Giới thiệu Thiết bị điện tử tự động phát triển module trở nên phức tạp Tần số sử dụng ngày tăng Do khả tương thích điện từ (EMC) trở thành vấn đề thách thức cho kỹ sư