![ĐỒ án môn học THIẾT kế MẠCH TÍCH hợp số thiết kế máy phát nhạc MP3, WAV sử dụng KIT phát triển NB2DSK01 và phần mềm hỗ trợ altium designer](https://123docz.net/image/doc_normal.png)
Đang tải... (xem toàn văn)
Thông tin tài liệu
Ngày đăng: 10/05/2022, 08:53
Xem thêm:
Hình ảnh liên quan
Hình 1.1.
biểu diễn tín hiệu âm thanh dạng Analog và digital Xem tại trang 13 của tài liệu.Hình 1.3.
Sơ đồ quá trình giải mã MP3 Xem tại trang 17 của tài liệu.Hình 1.6.
Một số vi điều khiển cứng Xem tại trang 20 của tài liệu.Hình 2.8.
Cấu trúc tổng thể của một FPGA Xem tại trang 24 của tài liệu.c.
khối logic cấu hình (logic block): Xem tại trang 25 của tài liệu.Hình 2.10.
Khối vào/ra của XC4000X Xem tại trang 26 của tài liệu.Hình 2.11.
Các kết nối trong FPGA Xem tại trang 26 của tài liệu.Hình 2.12.
Hình ảnh NanoBoard NB2DSK01 Xem tại trang 30 của tài liệu.Hình 2.14.
Giao diện phần mềm Altium Designer Xem tại trang 33 của tài liệu.Hình 2.16.
Thao tác tạo file OpenBus và không gian làm việc của OpenBus Xem tại trang 35 của tài liệu.Hình 2.17.
Hoàn thành kết nối cho OpenBus - Bước 3: tạo file mạch nguyên lý Xem tại trang 35 của tài liệu.Hình 2.19.
Sơ đồ nguyên lý của dự án “Hello word” - Bước 4: Tạo các ràng buộc cho FPGA project Xem tại trang 36 của tài liệu.Hình 2.23.
Chương trình C - Bước 6: Nạp vào KIT Xem tại trang 38 của tài liệu.3000.
A là một lõi bộ xử lý mềm có thể cấu hình lại và như vậy đòi hỏi chỉ định một vài thông số quan trọng trước khi sử dụng nó Xem tại trang 42 của tài liệu.Hình 3.25.
Hoàn thành OpenBus cho dự án MP3 FPGA Xem tại trang 46 của tài liệu.Hình 3.26.
Sơ đồ nguyên lý tổng thể của hệ thống Xem tại trang 47 của tài liệu.Hình 3.27.
Thao tác tạo dự án nhúng và kéo thả liên kết giữa phần nhúng và MCU Xem tại trang 48 của tài liệu.Hình 3.29.
Hình ảnh KIT đã được nạp chương trình Xem tại trang 51 của tài liệu.Hình 0.31.
Các thao tác để add file chương trình VHDL Xem tại trang 55 của tài liệu.Hình 0.2..
Thao tác viết chương trình VHDL trên altium designer Xem tại trang 56 của tài liệu.Hình 0.4..
Thao tác tạo file nguyên lý cho bài toán thiết kế Xem tại trang 57 của tài liệu.Hình 0.6..
Thao tác tạo symbol từ file VHDL Xem tại trang 58 của tài liệu.Hình 0.7..
Thao tác lấy dipswitch và đặt tên cho dipswitch Xem tại trang 59 của tài liệu.Hình 0.10..
Thao tác chọn project khi nạp code - Chọn ok Xem tại trang 60 của tài liệu.Hình 0.11..
Hình ảnh nạp thành công chương trình - Kết quả mô phỏng Xem tại trang 61 của tài liệu.Hình 0.12..
KIT khi chưa nạp code Xem tại trang 62 của tài liệu.Hình 0.13..
KIT khi đã nạp code Xem tại trang 62 của tài liệu.nh.
B2. Thao tác lấy bộ chia tần Xem tại trang 67 của tài liệu.n.
hB 3. Sơ đồ nguyên lý hoàn chỉnh của T_FF Xem tại trang 67 của tài liệu.Từ khóa liên quan
Trích đoạn
Tài liệu cùng người dùng
Tài liệu liên quan