Thiết kế, mô phỏng mạch khuếch đại tạp âm thấp sử dụng cho bộ thu tín hiệu vệ tinh

Bài viết đề xuất thực hiện thiết kế và mô phỏng một mạch khuếch đại tạp âm thấp hoạt động ở bằng tần X với mục đích sử dụng cho bộ thu tín hiệu thông tin từ vệ tinh. Mạch được thiết kế với phương pháp phối hợp trở kháng dải rộng thay đổi thang trở kháng đặc trưng. Mạch hoạt động ở tần số 11 GHz với hệ số khuếch đại lớn đạt trên 12,8 dB và hệ số tạp âm NF nhỏ hơn 0,9 dB. Mời các bạn cùng tham khảo!

Thiết kế, mô mạch khuếch đại tạp âm thấp sử dụng cho thu tín hiệu vệ tinh Đồn Hữu Chức Trần Hữu Trung Khoa Điện – Điện tử, Trường Đại Học Dân Lập Hải Phòng Email: chucdh@hpu.edu.vn, trungth@hpu.edu.vn Hệ thống thông tin siêu cao tần ứng dụng vệ tinh thông tin Việt Nam có hai vệ thơng tin VINASAT I II đặt quỹ đạo địa tĩnh Ngoài ra, số dự án phóng vệ tinh quỹ đạo tầm thấp LEO triển khai Các vệ tinh quỹ đạo thấp có dải tần phát xuống băng tần X Do đó, việc nghiên cứu, thiết kế mơ trạm thu tín hiệu vệ tinh hoạt động băng tần có ý nghĩa khoa học Trong báo này, tác giả trình bày việc thiết kế, mô mạch khuếch đại LNA hoạt động tần số 11GHz, sử dụng transistor ATF36077 với hệ số khuếch đại lớn nhiễu nhỏ Abstract— Trong báo này, đề xuất thực thiết kế mô mạch khuếch đại tạp âm thấp hoạt động tần X với mục đích sử dụng cho thu tín hiệu thơng tin từ vệ tinh Mạch thiết kế với phương pháp phối hợp trở kháng dải rộng thay đổi thang trở kháng đặc trưng Mạch hoạt động tần số 11 GHz với hệ số khuếch đại lớn đạt 12,8 dB hệ số tạp âm NF nhỏ 0,9 dB Keywords- Bộ thu tín hiệu siêu cao tần, mạch khuếch đại tạp âm thấp, phối hợp trở kháng dải rộng I GIỚI THIỆU II Ngày nay, hệ thống truyền thông sử dụng sóng siêu cao tần đóng vai trị quan trọng phát triển việc truyền thông tin Trong hệ thống siêu cao tần, khuếch đại thành phần phổ biến Các transistor khuếch đại hoạt động khoảng tần số rộng lên tới 100 GHz ứng dụng yêu cầu kích thước nhỏ gọn, hệ số tạp âm NF thấp, dải thông rộng tiêu hao lượng thấp Kỹ thuật thiết kế mạch khuếch đại sử dụng BJT FET dựa khái niệm nghiên cứu đường truyền sóng siêu cao tần, mạng hai cổng giản đồ Smith Trong lĩnh vực siêu cao tần, lý thuyết mạch thông thường sử dụng trực tiếp để giải vấn đề mạng siêu cao tần Trong trường hợp đó, lý thuyết mạch thơng thường gần sử dụng lý thuyết trường điện từ mơ tả phương trình Maxwell Điều có nghĩa cách thức thiết kế mạch siêu cao tần khác biệt so với thiết kế mạch tần số thấp Điều gọi kỹ thuật phối hợp trở kháng [4] Khi thiết kế mạch khuếch đại dùng transistor phải dựa tham số S Khối xử lý tín hiệu thu hệ thống truyền thông sau anten khuếch đại tạp âm thấp (Low noise amplifier (LNA)) Mạch LNA khuếch đại tín hiệu thu với hệ số khuếch đại hợp lý có tạp nhiễu nhỏ Sơ đồ khối thu hệ thống truyền thông siêu cao tần đưa hình 1[3] THIẾT KẾ Mạch khuếch đại Transistor đơn tầng với mạch phối hợp trở kháng đầu vào biểu diễn hình 2[1,2,6] Hình Sơ đồ khối mạch khuếch đại tạp âm thấp Mạch khuếch đại LNA hoạt động tần số 11GHz, sử dụng transistor ATF36077 thiết kế mô phần mềm ADS Quá trình thiết kế mạch phối hợp trở kháng, hệ số khuếch đại hệ số tạp âm NF, thực dựa tham số S ATF36077 Các tham số S cần tra cứu transistor đưa hình Với mục đích thiết kế mạch LNA sử dụng cho thu tín hiệu vệ tinh hoạt động băng tần X, tác giả chọn tần số mạch hoạt động có giá trị 11 GHz Hình Sơ đồ khối thu tín hiệu siêu cao tần Theo đó, tín hiệu siêu tần thu từ antenna qua mạch khuếch đại tạp âm thấp để đạt tín hiệu đủ lớn với nhiễu nhỏ nhất, tín hiệu sau đưa tới mạch lọc thơng dải để lấy thành phần tín hiệu có dải thơng chọn trước Sau tín hiệu giải điều chế trở tín hiệu băng tần sở Hình Tra cứu tham số S 129 Bảng đưa thông số yêu cầu mạch LNA hoạt động tần số 11 GHz dùng để thiết kế trường hợp Bảng Các thông số thiết kế mạch LNA STT Thông số Tần số trung tâm Dải thơng Nhiễu hình Hệ số khuếch đại Trở kháng nguồn Trở kháng tải Transistor Đơn vị 11 GHz ± 5% < 2dB > 15 dB 50  50  ATF36077 Hình Sơ đồ mạch phối hợp trở kháng lối vào II.1 MẠCH PHỐI HỢP TRỞ KHÁNG LỐI VÀO II.2 MẠCH PHỐI HỢP TRỞ KHÁNG LỐI RA Trên sở giá trị S11 tần số 11 GHz, xác định trở kháng lối vào transistor Ta có: Tương tự với trường hợp thiết kế mạch phối hợp trở kháng lối vào, tra cứu S22 ATF36077 tần số 11 GHz, xác định trở kháng lối transistor Ta có: S11 = 0.66/-159 ZIN = 10.6-j*8.9 () S22 = 0,40/-129 Zout = 25,2 –j*18,7 Với mục đích thiết kế mạch LNA có dải thơng rộng phục vụ thu tín hiệu vệ tinh, nhóm tác giả sử dụng phương pháp phối hợp trở kháng thay đổi thang trở kháng đặc trưng mở rộng dải thông Đây phương pháp thiết kế mạch giúp mở rộng dải thông hoạt động mạch khuếch đại thuận lợi thực đoạn dây chêm mạch dải, đặc biệt tần số lớn Nhược điểm phương pháp trở tráng thiết kế phải trở kháng thực Điều dễ dàng thực nhờ việc di chuyển trở kháng giá trị thực nhờ đoạn dây chêm thực mạch theo phương pháp mạch dải Vì vậy, trước hết ta cần di chuyển vị trí trở kháng lối vào ATF36077 tới vị trí có giá trị thực (phần phức khơng) Điều thực nhờ chèn thêm đoạn dây chêm mạch dải nối tiếp Chọn trở kháng đặc trưng 25 , sử dụng giản đồ Smith đạt giá trị trở kháng để thực phối hợp theo phương pháp thay đổi thang trở kháng đặc trưng mở rộng dải thông ZL = 9,206 () Việc chọn trở kháng nhằm tránh thay đổi đột ngột trở kháng đặc trưng giúp việc phối hợp trở kháng thực tốt Số bậc thay đổi N thiết kế lựa chọn để giảm thiểu tính tốn sai sót thiết kế Theo[5] ta có biểu thức tính tốn sau: = = / / / Giống với mạch lối vào, mạch lối sử dụng phương pháp phối hợp trở kháng thay đổi thang trở kháng đặc trưng mở rộng dải thông để thiết kế mạch Di chuyển trở kháng lối tới vị trí có giá trị thực giản đồ Smith, ta đạt giá trị trở kháng ZL = 12,075 để thực thiết kế mạch phối hợp trở kháng lối Tương tự mạch lối vào, lối ta chọn N=2 để thực tính tốn thiết kế Ta có: = = / / / / = 12.05 50 = 35.05 (Ω) 12.075 = 50 = 17.22 (Ω) 35.05 Kết có sơ đồ mạch nguyên lý phối hợp trở kháng lối hình / = 9.206 50 = 32.75 (Ω) 9.206 = 50 = 14.05 (Ω) 32.75 Trong đó, ZL giá trị xác định trên, Z0 =50  Sử dụng cơng cụ LineCal xác định kích thước mạch phối hợp trở kháng sử dụng loại phíp đồng FR4 có số điện mơi =4,34; độ dày H=1,6mm độ dày lớp dẫn điện T=0,035mm Sơ đồ nguyên lý mạch phối hợp trở kháng lối vào đưa hình Hình Sơ đồ mạch phối hợp trở kháng lối Từ thiết kế trên, cuối đạt sơ đồ mạch khuếch đại LNA hình minh họa Sử dụng file S2P chứa thông tin tham số S ATF36077 giúp việc mô dễ dàng trình bày 130 dải dùng để phối hợp trở kháng Như với thông số đạt dải thông này, mạch LNA hoạt động dải tần lớn Do sử dụng linh hoạt việc thu thông tin từ vệ tinh băng tần Hình Sơ đồ thiết kế mạch LNA với mạch phối hợp trở kháng lối vào lối III KẾT QỦA MÔ PHỎNG Sau thiết kế, mạch LNA mô phần mềm ADS hiệu chỉnh để đạt kết tốt Kết mô tham số S đưa hình Các tham số mơ bao gồm hệ số truyền đạt, hệ số phản xạ lối vào lối Hình Hệ số khuếch đại lớn Hình Kết mơ tham số S Theo hệ số khuếch đại đạt lớn 12,8 dB dải thông rộng từ 10 GHz đến 12 GHz Các hệ số phản xạ lối vào lối đạt -10 dB tần số trung tâm, mạch phối hợp trở kháng tốt Hệ số S12