Đang tải... (xem toàn văn)
Bài viết trình bày phương pháp thiết kế một bộ khuếch đại tạp âm thấp công nghệ MMIC hoạt động ở tần số trung tâm 10 GHz ứng dụng cho rađa. Bóng bán dẫn sử dụng là transistor hiệu ứng trường NP2500MS với công nghệ 0.25 µm AlGaN/ GaN HEMT của hãng WIN Semiconductor, Đài Loan.
Hội nghị Quốc gia lần thứ 24 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2021) Nghiên cứu thiết kế khuếch đại tạp âm thấp sử dụng công nghệ MMIC dùng cho đa băng X Nguyễn Xn Ngọc*, Nguyễn Huy Hồng*, Lương Duy Mạnh* *Khoa Vơ tuyến điện tử Học Viện Kỹ thuật Quân Email: duymanhcs2@mta.edu.vn Tóm tắt—Trong báo này, chúng tơi trình bày phương pháp thiết kế khuếch đại tạp âm thấp công nghệ MMIC hoạt động tần số trung tâm 10 GHz ứng dụng cho rađa Bóng bán dẫn sử dụng transistor hiệu ứng trường NP2500MS với công nghệ 0.25 µm AlGaN/ GaN HEMT hãng WIN Semiconductor, Đài Loan Mục tiêu thiết kế nhằm đạt hệ số khuếch đại (HSKĐ) tối thiểu 25 dB hệ số tạp âm nhỏ dB Quy trình thiết kế thực phần mềm Keysight ADS với mơ hình, linh kiện MMIC hãng cung cấp Chỉ tiêu khuếch đại đánh giá mức độ tín hiệu nhỏ tín hiệu lớn thơng qua phân tích lý thuyết mơ phần mềm xuất cách thiết kế LNA cho rađa băng X gồm Từ khóa— LNA GaN HEMT, khuếch đại tạp âm thấp cho rađa, LNA băng X rađa hưởng không nhỏ tới mạch PHTK mạch PHTK phức tạp, nhiều phần tử Khảo sát cơng trình I GIỚI THIỆU cơng bố trước [2], [3], [4], [5] [6] sử dụng sơ đồ ghép tầng khuếch đại, điểm chung việc tầng khuếch đại [1], nhấn mạnh vào nâng cao hệ số khuếch đại, tối thiểu tạp âm, thuận tiện cho phối hợp trở kháng (PHTK) tầng tổn hao đầu nhỏ Tuy nhiên đặc điểm mơ hình linh kiện dùng thiết kế mạch nhà sản xuất (NSX) cung cấp nên linh kiện thụ động L C NSX cung cấp rời rạc số giá trị định gây khó khăn cho q trình PHTK, hoạt động tần số siêu cao việc bố trí linh kiện, mạch phân áp ảnh Các khuếch đại tạp âm thấp (LNA) có nhiều ứng dụng quan trọng hệ thống thông tin vô tuyến PHTK tầng phải sử dụng tụ ghép tầng Cp như: thông tin vệ tinh, thông tin di động hay để nối tầng, phương pháp thông thường để cách ly mặt chiều transistor, nhiên việc gắn rađa Các thu đòi hỏi phải nhỏ gọn, tiếp nhận thơng tin nhanh xác, đặc biệt thời đại thêm tụ điện thường làm xê dịch phối hợp trở kháng tầng khuếch đại Kết Bảng cho thấy [3], cơng nghệ ngày u cầu trở thành quan trọng Tín hiệu thu tín hiệu vô tuyến, [4] [5] sử dụng tầng khuếch đại nhiên hệ số khuếch đại khơng cao chí cịn thấp so lượng tín hiệu thu thường nhỏ, lan truyền mơi trường có nhiều tạp âm nhiễu, tổn hao đường truyền với việc sử dụng tầng khuếch đại, cơng trình [2], [5] dải lớn Đặc biệt lĩnh vực rađa, tín hiệu đầu vào máy thơng cịn nhỏ dải tần số hoạt động công bố Trong phạm vi báo, nhóm nghiên cứu đề xuất việc thu nhỏ nên thường yêu cầu LNA phải có HSKĐ lớn, hệ số tạp âm nhỏ phối hợp đầu vào, đầu tốt mạch PHTK tầng khuếch đại không sử dụng tụ nối tầng Cp mà sử dụng đoạn đường truyền ghép (Coupled cho khả tiêu thụ nguồn thấp Để thực điều LNA phải chế tạo Line) [7], [8]; vừa đảm bảo cho trình thiết kế đơn giản, dễ hiệu chỉnh vừa đảm bảo thuận tiện cho việc cấp dựa công nghệ vật liệu bán dẫn hệ với công nghệ chế tạo mạch cao tần kiểu Với đời nguồn chiều cho transistor Mạch PHTK vào sử dụng phần tử tập trung L C thể sơ đồ nguyên lý Phần lại báo tập cơng nghệ mạch tích hợp ngun khối (MMIC), mạch điện cao tần hệ ngày chế tạo với kích thước nhỏ gọn, cho cơng suất tiêu thụ thấp trung vào giải thích kết mô thu linh kiện thực tế MMIC so sánh kết thiết kế với có độ tích hợp cao Để đáp ứng u cầu ngày cao LNA nêu, báo đề ISBN 978-604-80-5958-3 số báo nước phát hành 84 Hội nghị Quốc gia lần thứ 24 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2021) II XÂY DỰNG SƠ ĐỒ NGUN LÝ Hình Sơ đồ ngun lý tồn mạch phần tử lý tưởng A Chọn sơ đồ điểm làm việc tĩnh cho transistor Từ phần này, nhóm đề tài sử dụng phương pháp phân tích chạy mô phần mềm Keysight ADS [9], tiêu LNA dựa mơ hình tín hiệu nhỏ dựa việc khảo sát đặc tuyến tĩnh đặc tuyến động từ mơ hình bóng bán dẫn NSX cung cấp Đây bóng bán dẫn có dải tần hoạt động lên tới 50 GHz hoàn toàn phù hợp để lựa chọn thiết kế LNA theo yêu cầu Để đảm bảo HSKĐ cao nhóm nghiên cứu sử dụng sơ đồ ghép tầng khuếch đại (Hình 1) Phương pháp thiết kế Hình Đặc tuyến bóng GaN HEMT với giá trị VGS khác với tầng thứ ưu tiên cho hệ số tạp âm nhỏ, HSKĐ mức vừa phải; tầng thứ hai ưu tiên cho HSKĐ cao, tạp L C, điểm khác linh kiện gắn âm mức cho phép để đảm bảo hệ số tạp âm toàn mạch mà NSX cung cấp gói thiết kế nhằm nhỏ dB Để bắt đầu q trình thiết kế, trước tiên ta tích hợp vào mạch thành khối thống Do giá xác định điểm làm việc tĩnh điểm m1 m2 Hình trị cuộn cảm L cố định số giá trị định Transistor thứ cấp điện áp cực máng VDS1 nên cách thực chọn gần với giá trị lý tưởng =10 V, dòng tĩnh IDS1=38 mA (điểm m1) mục đích bù trừ đoạn đường truyền (TL) cho trường dòng IDS1 nhỏ để hệ số tạp âm nhỏ, với transistor thứ hợp L lý tưởng sai khác nhỏ với L MMIC, giá trị sai chọn VDS2=10.5 V IDS2 = 53 mA (điểm m2), cao khác lớn thực ghép song song nối tiếp tầng thứ VDS IDS nhằm mục đích nâng cao nhiều cuộn cảm để giá trị L tương đương gần HSKĐ Như với cách chọn điểm làm việc cơng với lý tưởng Việc tính giá trị C làm tương suất tiêu thụ LNA Pdc = 0.94 W tự, nhiên NSX cho phép thay đổi giá trị điện B Thiết kế mạch PHTK vào dung C mịn việc thay đổi kích thước Mạch PHTK vào PHTK thiết kế theo mạch dài (L) rộng (W) linh kiện Sơ đồ thực tế linh phối hợp chữ L thực phần tử tập trung kiện MMIC mạch PHTK vào thể ISBN 978-604-80-5958-3 85 Hội nghị Quốc gia lần thứ 24 Điện tử, Truyền thơng Cơng nghệ Thơng tin (REV-ECIT2021) Hình Các phần tử thụ động L, C, TL, ghép chữ T xuất sử dụng đoạn đường truyền ghép (CLin) với thông lỗ via nối đất linh kiện MMIC NSX số ghép phù hợp vừa đảm bảo cách ly mặt chiều thay cho tụ nối tầng Cp vừa thuận tiện cho việc phân áp cho transistor Sơ đồ thiết kế PHTK tầng khuếch đại thể Hình Ngồi ta việc phối hợp theo kiểu cịn thuận tiện cho việc điều chỉnh dải thơng nhà sản xuất cho phép thay đổi thông số ghép mạch CLin linh kiện MMIC với giá trị nhỏ Hình Mạch PHTK vào linh kiện MMIC Hình Mạch PHTK transistor sử dụng CLin D Mạch phân áp tụ ghép tín hiệu Cp Việc cấp nguồn chiều cho transistor thực thông qua cuộn chặn Lch đoạn đường truyền trở kháng cao TL để đảm bảo tần số thiết kế 10 GHz trở kháng mạch phân áp lớn so với trở kháng đường truyền, ngược lại tụ ghép Cp, tần số thiết kế trung tâm, trở kháng tụ điện nhỏ so với trở kháng đường truyền Sơ đồ mạch phân áp linh kiện MMIC thể hình Hình Mạch PHTK linh kiện MMIC C Thiết kế mạch PHTK transistor Đối với mạch PHTK tầng khuếch đại thiết kể để đảm bảo trở kháng tầng ZR1 phối hợp với trở kháng vào tầng hai ZV2 nhằm đảm bảo lượng siêu cao tần truyền từ tầng sang tầng không bị phản xạ ngược lại Ngoài ra, liên quan đến việc cấp nguồn VDS1 cho transistor VGS2 cho transistor Hình Mạch phân áp linh kiện MMIC nên PHTK phần tử L C hay đoạn đường truyền (ngắn hở mạch đầu cuối) phải chèn Sơ đồ mạch điện toàn mạch sau layout thể thêm tụ ghép Cp vào, việc dễ làm lệch PHTK Hình Mạch in sau layout có kích thước transistor theo thiết kế ban đầu, nhóm nghiên cứu đề nhỏ gọn 5.42mm x 1.02mm ISBN 978-604-80-5958-3 86 Hội nghị Quốc gia lần thứ 24 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2021) III ĐÁNH GIÁ KẾT QUẢ Hình Layout MMIC tồn mạch LNA Hình thể kết mô tiêu 8.6 GHz đến 11 GHz) Hệ số cách ly (S12) toàn quan trọng như: hệ số KĐCS, phối hợp vào/ra độ cách dải thông tốt -49 dB Hệ số tạp âm mạch ly LNA thiết kế thông qua ma trận tham số thể Hình Hệ số tạp âm dải thơng tán xạ [S] nhỏ dB tần số trung tâm hệ số tạp âm đạt 0.95 dB Hình Kết mơ hệ số tạp âm Độ ổn định mạch LNA thiết kế thể Hình 10 Trong tồn dải thơng hệ số ổn định lớn Hình Đặc tính mạch LNA thiết kế 4, đảm bảo tính ổn định không điều kiện Kết cho thấy phối hợp đầu tốt LNA thiết kế đầu vào phải hy sinh việc phối hợp để đạt hệ số tạp âm mong muốn S22 tốt -34 dB tần số 10 GHz S11 tốt -5 dB dải thông Kết phản ánh phương pháp thiết kế phù hợp xác LNA tín hiệu vào nhỏ nên việc S11 kết chấp nhận Sau qua LNA tín hiệu lớn nhiều nên S22 không tốt ảnh hưởng xấu tới khuếch đại Ngoài hệ số KĐCS đạt 27.5 dB tần số thiết kế Dải thông (mức giảm dB) đạt 2.4 GHz (từ ISBN 978-604-80-5958-3 Hình 10 Kết mơ hệ số ổn định K 87 Hội nghị Quốc gia lần thứ 24 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2021) Hình 11 mơ tả kết mơ cấp độ tín hiệu lớn mạch LNA cấu trúc mạch đề xuất Ta thấy điểm nén dB, hệ số KĐCS đạt 26.5 dB công suất 18.7 dBm Như LNA có thơng số kỹ thuật tương đối tốt Kết cho thấy phương pháp thiết kế đắn, đạt mục tiêu theo hướng thiết kế ban đầu có HSKĐ cao 25 dB, tạp âm nhỏ dB, tổn hao đầu tốt Bên cạnh LNA đề xuất độ cách ly tốt ổn định không điều kiện tồn Hình 11 Kết mơ tín hiệu lớn 10 GHz dải thông Bảng SO SÁNH KẾT QUẢ THIẾT KẾ VỚI MỘT SỐ BÀI BÁO NƯỚC NGOÀI Tham khảonăm Dải tần làm việc (GHz) Sơ đồ Hệ số tạp âm (dB) HSKĐ (dB) Công nghệ P1dB (dBm) Pdc (W) S11 (dB) S22 (dB) Kích thước (mm2) [2]-2013 [3]-2016 [4]-2017 [5]-2018 [6]-2020 LNA đề xuất 9.7 ÷ 12.9 8.5 ÷ 10.5 ÷ 10 ÷ 11 ÷ 11 8.6 ÷ 11 tầng tầng tầng tầng tầng tầng
