Mô phỏng chương trình mã hóa & giải mã ngôn ngữ VHDL • Giáo viên hướng dẫn : ThS NGUYỄN VĂN PHÒNG

15 6 0
Mô phỏng chương trình mã hóa & giải mã ngôn ngữ VHDL • Giáo viên hướng dẫn : ThS NGUYỄN VĂN PHÒNG

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

Thông tin tài liệu

TRƯỜNG ĐẠI HỌC BÁCH KHOA KHOA ĐIỆN TỬ-VIỄN THÔNG ********** Mơ chương trình mã hóa & giải mã ngơn ngữ VHDL • Giáo viên hướng dẫn : ThS NGUYỄN VĂN PHỊNG • Lớp sinh hoạt : 11DTLT • Sinh viên thực : TẠ QUỐC VIỆT E-mail: andrewquocviet@gmail.com – Mobile: 0905.829.593 April 19, 2022 2/14 Created by 11-GROUP Tài liệu tham khảo:  Circuit design with VHDL , Voilnei A.Pedroni  VHDL Tutorial, Peter J Ashenden  The VHDL – Cookbook, Peter J.Ashedo  Thiết kế mạch máy tính, Nguyễn Linh Giang  Thiết kế mạch số với Verilog VHDL, Tống Văn On … April 19, 2022 3/14 Created by 11-GROUP Nội dung báo cáo Giới thiệu công nghệ thiết kế vi mạch VHDL Mơ chương trình mã hóa sang 3 Mơ chương trình giải mã BCD led đoạn April 19, 2022 4/14 Created by 11-GROUP Giới thiệu công nghệ thiết kế mạch Ứng dụng công nghệ thiết kế mạch VHDL: */ Hai ứng dụng trực tiếp VHDL: •Ứ/d th/bị logic PLD-FPGA •Ư/d ASICs */ Khi lập trình cần viết mã VHDL lần & áp dụng cho thiết bị khác (Ex: Altera, Xilinx, Atmel…) chế tạo chip ASIC */ Hiện nay, nhiều sản phẩm thương mại phức tạp (Ex: VĐK) thiết kế dựa VHDL April 19, 2022 5/14 Created by 11-GROUP Giới thiệu công nghệ thiết kế mạch Quy trình thiết kế mạch VHDL: Việc chế tạo gồm giai đoạn chính: Giai đoạn 1: Viết mã VHDL (lưu file *.vhd có tên tên thực thể, mô tả tầng chuyển đổi ghi Giai đoạn 2: Gồm biên dịch, tối ưu hóa tốc độ phạm vi, kiểm lỗi Giai đoạn 3: Ghép nối đóng gói phần mềm, xếp vật lý cho chip PLD/FPGA tạo mặt nạ cho ASIC April 19, 2022 6/14 Created by 11-GROUP Giới thiệu công nghệ thiết kế mạch Cấu trúc mã ngôn ngữ VHDL: Một đoạn Code chuẩn VHDL gồm tối thiểu mục: Khai báo LIBRARY: chứa d/sách tất thư viện dùng để thiết kế Ex: ieee, std, work Khai báo ENTITY: mô tả chân vào (I/O pins) Khai báo ARCHITECTURE: chứa mã VHDL, mơ tả q trình hoạt động mạch April 19, 2022 7/14 Created by 11-GROUP Mơ chương trình April 19, 2022 8/14 Created by 11-GROUP Mơ chương trình 1/ Mơ chương trình mã hóa ngõ vào sang ngõ ra: April 19, 2022 9/14 Created by 11-GROUP Mơ chương trình 1/ Mơ chương trình mã hóa ngõ vào sang ngõ ra: Code chương trình: LIBRARY ieee; USE ieee.std_logic_1164.all; -ENTITY mahoa_8_3 IS PORT ( x: IN STD_LOGIC_VECTOR (7 DOWNTO 0); y: OUT STD_LOGIC_VECTOR (2 DOWNTO 0) ); END mahoa_8_3; -ARCHITECTURE mahoa1 OF mahoa_8_3 IS BEGIN y Q:= "01000000"; -so WHEN "0001" => Q:= "01111001"; -so WHEN "0010" => Q:= "00100100"; -so WHEN "0011" => Q:= "00110000"; -so WHEN "0100" => Q:= "00011001"; -so WHEN "0101" => Q:= "00010010"; -so April 19, 2022 13/14 WHEN "0110" => Q:= "00000010"; -so WHEN "0111" => Q:= "01111000"; -so WHEN "1000" => Q:= "00000000"; -so WHEN "1001" => Q:= "00010000"; -so WHEN OTHERS => NULL; END CASE; ELSE CASE i IS WHEN "0000" => Q:= "00111111"; -so WHEN "0001" => Q:= "00000110"; -so WHEN "0010" => Q:= "01011011"; -so WHEN "0011" => Q:= "01001111"; -so WHEN "0100" => Q:= "01100110"; -so WHEN "0101" => Q:= "01101101"; -so WHEN "0110" => Q:= "01111101"; -so WHEN "0111" => Q:= "00000111"; -so WHEN "1000" => Q:= "01111111"; -so WHEN "1001" => Q:= "01101111"; -so WHEN OTHERS => NULL; END CASE; END IF; d

Ngày đăng: 18/04/2022, 18:42

Từ khóa liên quan

Mục lục

  • PowerPoint Presentation

  • Slide 2

  • Tài liệu tham khảo:

  • Nội dung báo cáo

  • Giới thiệu công nghệ thiết kế mạch

  • Slide 6

  • Slide 7

  • Mô phỏng chương trình

  • Slide 9

  • Slide 10

  • Slide 11

  • Slide 12

  • Slide 13

  • Slide 14

  • Slide 15

Tài liệu cùng người dùng

  • Đang cập nhật ...

Tài liệu liên quan