đồ án điều khiển lead trang trí KHẢO SÁT CHIP VI ĐIỀU KHIỂN 89S52

Chương 2: Khảo sát chip vi điều khiển 89S52 CHƯƠNG KHẢO SÁT CHIP VI ĐIỀU KHIỂN 89S52 2.1 GIỚI THIỆU CHUNG Chip vi điều khiển 89S52 thuộc họ MCS-51 họ vi điều khiển hãng Intel Chip 89S52 có số đặc trưng sau: _ Bộ nhớ chương trình bên trong: KB (ROM) _ Bộ nhớ liệu bên trong: 256 byte (RAM) _ Bộ nhớ chương trình bên ngồi: 64 KB (RAM) _ Bộ nhớ liệu bên ngoài: 64 KB (RAM) _ port xuất nhập (I/O port) bit _ định thời 16 bit _ Mạch giao tiếp nối tiếp _ Bộ xử lý bit (thao tác bit riêng lẻ) _ 210 vị trí nhớ định địa chỉ, vị trí bit _ Nhân / Chia s Chương 2: Khảo sát chip vi điều khiển 89S52 2.2 CÁC CHÂN CỦA CHIP 89S52 2.2.1 Sơ đồ khối chức khối chip 89S52 Sơ đồ 2.1: Sơ đồ khối chip 89S52 _ OSC (Oscillator): Mạch dao động  tạo tín hiệu xung clock cung cấp cho khối chip hoạt động _ Interrupt control: Điều khiển ngắt  nhận tín hiệu ngắt từ bên (INT0\, INT1\)), từ định thời (Timer 0, Timer 1) từ cổng nối tiếp (Serial port), đưa tín hiệu ngắt đến CPU để xử lý Chương 2: Khảo sát chip vi điều khiển 89S52 _ Other registers: Các ghi khác  lưu trữ liệu port xuất/nhập, trạng thái làm việc khối chip suốt trình hoạt động hệ thống _ RAM (Random Access Memory): Bộ nhớ liệu chip  lưu trữ liệu _ ROM (Read Only Memory): Bộ nhớ chương trình chip  lưu trữ chương trình hoạt động chip _ I/O port (In/Out ports): Các port xuất/nhập  điều khiển việc xuất nhập liệu dạng song song chip thông qua port P0, P1, P2, P3 _ Serial port: Port nối tiếp  điều khiển việc xuất nhập liệu dạng nối tiếp ngồi chip thơng qua chân TxD, RxD _ Timer 0, Timer 1: Bộ định thời 0,  dùng để định thời gian đếm kiện (đếm xung) thông qua chân T0, T1 Chương 2: Khảo sát chip vi điều khiển 89S52 2.2.2 Sơ đồ chân chức chân chip 89S52 Sơ đồ 2.2: Sơ đồ chân chip 89S52 2.2.2.1 Port _ Port (P0.0 – P0.7) có số chân từ 32 – 39 _ Port có hai chức năng:  Port xuất nhập liệu (P0.0 – P0.7)  khơng sử dụng nhớ ngồi  Bus địa byte thấp bus liệu đa hợp (AD0 – AD7)  có sử dụng nhớ ngồi  Lưu ý: Khi Port đóng vai trị port xuất nhập liệu phải sử dụng điện trở kéo lên bên _ Ở chế độ mặc định (khi reset) chân Port (P0.0 – P0.7) cấu hình port xuất liệu, Muốn chân Port làm port nhập liệu cần Chương 2: Khảo sát chip vi điều khiển 89S52 phải lập trình lại, cách ghi mức logic cao (mức 1) đến tất bit port trước bắt đầu nhập liệu từ port _ Khi lập trình cho ROM chip Port đóng vai trò ngõ vào liệu (D0 – D7) 2.2.2.2 Port _ Port (P1.0 – P1.7) có số chân tù – _ Port có chức năng:  Port xuất nhập liệu (P1.0 – P1.7)  sử dụng không sử dụng nhớ _ Ở chế độ mặc định (khi reset) chân Port (P1.0 – P1.7) cấu hình port xuất liệu Muốn chân Port làm port nhập liệu cần phải lập trình lại, cách ghi mức logic cao (mức 1) đến tất bit port trước bắt đầu nhập liệu từ port _ Khi lập trình cho ROM chip Port đóng vai trị ngõ vào địa byte thấp (A0 – A7) 2.2.2.3 Port _ Port (P2.0 – P2.7) có số chân từ 21 – 28 _ Port có hai chức năng:  Port xuất nhập liệu (P2.0 – P2.7)  khơng sử dụng nhớ ngồi  Bus địa byte cao (A8 – A15)  có sử dụng nhớ ngồi _ Ở chế độ mặc định (khi reset) chân Port (P2.0 – P2.7) cấu hình port xuất liệu Muốn chân Port làm port nhâp liêu cần phải lập trình lại, cách ghi mức logic cao (mức 1) đến tất bit port trước bắt đầu nhập liệu từ port _ Khi lập trình ROM chip Port đóng vai trị ngõ vào địa byte cao (A8 – A11) tín hiệu điều khiển 2.2.2.4 Port _ Port (P3.0 – P3.7) có số chân tù 10 – 17 _ Port có hai chức năng: Chương 2: Khảo sát chip vi điều khiển 89S52  Port xuất nhập liệu (P3.0 – P3.7)  khơng sử dụng nhớ ngồi chức đặc biệt  Các tín hiệu điều khiển  có sử dụng nhớ ngồi chức đặc biệt _ Ở chế độ mặc định (khi reset) chân Port (P3.0 – P3.7) cấu hình port xuất liệu Muốn chân Port làm port nhập liệu cần phải lập trình lại, cách ghi mức logic cao (mức 1) đến tất bit port trước bắt đầu nhập liệu từ port _ Khi lập trình cho ROM chip Port đóng vai trị ngõ vào tín hiệu điều khiển _ Chức chân Port 3: Bảng 2.1: Chức chân Port 2.2.2.5 Chân PSEN\ _ PSEN (Program Store Enable): cho phép nhớ chương trình, chân số 29 _ Chức năng:  Là tín hiệu cho phép truy xuất (đọc) nhớ chương trình (ROM) ngồi  Là tín hiệu xuất, tích cực mức thấp PSEN\ =  thời gian CPU tìm – nạp lệnh từ ROM PSEN\ =  CPU sử dụng ROM (khơng sử dụng ROM ngồi) Chương 2: Khảo sát chip vi điều khiển 89S52 _ Khi sử dụng nhớ chương trình bên ngồi, chân PSEN\ thường nối với chân OE\ ROM phép CPU đọc mã lệnh từ ROM 2.2.2.6 Chân ALE\ _ ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30 _ Chức năng:  Là tín hiệu cho phép chốt địa để thực việc giải đa hợp cho bus địa byte thấp bus liệu đa hợp (AD0 – AD7)  Là tín hiệu xuất tích cực mức cao ALE =  thời gian bus AD0 – AD7 đóng vai trị ngõ vào xung lập trình (PGM\)  Lưu ý: f ALE  f OSC  làm xung clock cho mạch khác f ALE (MHz): tần số xung chân ALE f OSC (MHz): tần số dao động chip (tần số thạch anh) _ Khi lệnh lấy từ liệu từ RAM ngồi (MOVX) thực xung ALE bị bỏ qua 2.2.2.7 Chân EA\ _ EA (External Access): truy xuất ngoài, chân số 31 _ Chức năng:  Là tín hiệu cho phép truy xuất (sử dụng) nhớ chương trình (ROM) ngồi  Là tín hiệu nhập, tịch cực mức thấp EA\ =  chip 89S52 sử dụng chương trình ROM ngồi EA\ =  chip 89S52 sử dụng chương trình ROM _ Khi lập trình cho ROM chip chân EA đóng vai trị ngõ vào điện áp lập trình ( VPP = 12V – 12,5V cho họ 89xx; 21V cho họ 80xx, 87xx) Chương 2: Khảo sát chip vi điều khiển 89S52  Lưu ý: Chân EA\ phải nối lên VCC (nếu sử dụng chương trình ROM trong) nối xuống GND (nếu sử dụng chương trình ROM ngồi), khơng phép bỏ trống chân 2.2.2.8 Chân XTAL1, XTAL2 _ XTAL (Crystal): tinh thể thạch anh, chân số 18 – 19 _ Chức năng:  Dùng để nối với thạch anh mạch dao động tạo xung clock bên ngoài, cung cấp tín hiệu xung clock cho chip hoạt động  XTAL1  ngõ vào mạch tạo xung clock chip  XTAL2  ngõ mạch tạo xung clock chip  Lưu ý: f TYP 12MHz f TYP (MHz): tần số danh định Sơ đồ 2.3: Sơ đồ kết nối thạch anh mạch dao động bên 2.2.2.9 Chân RST _ RST (Reset): thiết lập lại, chân số _ Chức năng:  Là tín hiệu cho phép thiết lặp (đặt) lại trạng thái ban đầu cho hệ thống  Là tín hiệu nhập tích cực mức cao RST =  Chip 89S52 hoạt động bình thường RST =  Chip 89S52 thiết lặp trạng thái ban đầu  Lưu ý: t Re set 2 xTMachine TMachine  12 f OSC 10 Chương 2: Khảo sát chip vi điều khiển 89S52 t RESET  s  : thời gian reset f OSC (MHz): tần số thạch anh TMACHINE  s  : chu kỳ máy Sơ đồ 2.4: Sơ đồ mạch Reset 2.2.2.10 Chân VCC, GND _ VCC , GND: nguồn cấp điện, chân số 40 20 _ Chức năng:  Cung cấp nguồn điện cho chip 89S52 hoạt động  VCC = +5V  10% GND = 0V 2.3 CẤU TRÚC CÁC PORT XUẤT NHẬP CHIP 89S52 Khả fanout ( số lượng tải đầu ra) chân port chip 89S52 là:  Port0: tải TTL  Port 1: tải TTL  Port 2: tải TTL  Port 3: tải TTL  Lưu ý:  Khi Port đóng vai trị port xuất nhập khơng có điện trở kéo lên bên  người sử dụng cần thêm vào điện trở kéo lên bên 11 Chương 2: Khảo sát chip vi điều khiển 89S52 Hình 2.1: Cấu trúc bên port xuất nhập  Ở chế độ mặc định (khi reset) tất chân port (P0 – P3) cấu hình port xuất liệu  Muốn chân port chip 89S52 làm port nhập liệu ta cần phải lập trình lại, cách ghi mức logic cao (mức 1) đến tất bit (các chân) port trước bắt đầu nhập liệu từ port  Các chân port không thiết phải có kiểu cấu hình (port xuất port nhập) Nghĩa port có chân dùng để nhập liệu, có chân dùng để xuất liệu Điều tùy thuộc vào nhu cầu mục địch người lập trình 12 Chương 2: Khảo sát chip vi điều khiển 89S52 Quá trình ghi chân port (xuất liệu chân port) Hình 2.2: Thao tác ghi chân port Quá trình đọc chân port (nhập liệu từ chân port) Hình 2.3: Thao tác đọc chân port 13 Chương 2: Khảo sát chip vi điều khiển 89S52 Quá trình đọc chốt (kiểm tra liệu chân port) Hình 2.4: Thao tác đọc chốt  Lưu ý: Việc đọc liệu port cho ta hai giá trị khác tùy thuộc vào lệnh mà ta sử dụng để đọc liệu từ port Xảy tượng không mong muốn trình đọc liệu chip 89S52 gồm hai trình khác nhau: trình đọc chân port trình đọc chốt o Quá trình đọc chân port: Khi ta sử dụng lệnh MOV, ADD,… Dữ liệu nhận sau thực trình đọc liệu chân port o Quá trình đọc chốt: Khi ta sử dụng lệnh ANL, Orl, XRL, CPL, INC, DEC, DJNZ, JBC, CLR bit, SETB bit, MOV bit Dữ liệu nhận sau thực trình đọc liệu chốt (là liệu ghi port thời điểm trước q trình ghi chân port), khơng phải liệu chân port Cho nên, thời điểm thực trình đọc mà liệu chân port có bị thay đổi liệu đọc khơng cập nhật 14 Chương 2: Khảo sát chip vi điều khiển 89S52 2.4 TỔ CHỨC BỘ NHỚ CỦA CHIP 89S52 _ Bộ vi xử lý  có khơng gian nhớ chung cho liệu chương trình  chương trình liệu nằm chung RAM trước đưa vào CPU để thực thi _ Bộ vi điều khiển  có khơng gian nhớ riêng cho liệu chương trình  chương trình liệu nằm ROM RAM trước đưa vào CPU để thực thi _ Tổ chức nhớ chip 89S52 Hình 2.5: Khơng gian nhớ chip 89S52 15 Chương 2: Khảo sát chip vi điều khiển 89S52 Hình 2.6: Bộ nhớ liệu chip 89S52 16 Chương 2: Khảo sát chip vi điều khiển 89S52 2.4.1 Bộ nhớ 2.4.1.1 Bộ nhớ chương trình (ROM) _ Dùng để lưu trữ chương trình điều khiển cho chip 89S52 hoạt động _ Chip 89S52 có KB ROM trong, địa truy xuất: 000H – FFFH 2.4.1.2 Bộ nhớ liệu (RAM) _ Dùng để lưu trữ liệu tham số _ Chip 89S52 có 256 byte RAM trong, địa truy xuất: 00H – 7FH Hai đặc tính cần ý là:  Các ghi port xuất nhập định vị (xác định) nhớ truy xuất trực tiếp giống địa nhớ khác  Ngăn xếp bên Ram nội nhỏ so với Ram ngoại Microcontroller khác _ RAM bên chip 89S52 phân chia sau:  Các bank ghi có địa từ 00H đến 1FH  RAM địa hóa bit có địa từ 20H đến 2FH  RAM đa dụng từ 30H đến 7FH  Các ghi chức đặc biệt từ 80H đến FFH  RAM đa dụng: _ Mặc dù hình vẽ cho thấy 80 byte đa dụng chiếm địa từ 30H đến 7FH, 32 byte từ 00H đến 1FH dùng với mục đích tương tự (mặc dù địa có mục đích khác) 17 Chương 2: Khảo sát chip vi điều khiển 89S52 _ Mọi địa vùng RAM đa dụng truy xuất tự dùng kiểu địa trực tiếp gián tiếp  RAM truy xuất bit: _ 89S52 chứa 210 bit địa hóa, có 128 bit có chứa byte chứa địa từ 20F đến 2FH bit cịn lại chứa nhóm ghi có chức đặc biệt _ Ý tưởng truy xuất bit phần mềm đặc tính mạnh microcontroller xử lý chung Các bit đặt, xóa, AND, OR,…, với lệnh đơn Đa số microcontroller xử lý đòi hỏi chuỗi lệnh đọc – sửa – ghi để đạt mục đích tương tự Ngồi port truy xuất bit _ 128 bit mà truy xuất bit truy xuất byte bit phụ thuộc vào lệnh dùng  Các dãy ghi:  cho phép truy xuất liệu nhanh, lệnh truy xuất đơn giản ngắn gọn Bảng số liệu minh họa địa ô nhớ dãy ký hiệu ghi R0 – R7 gán cho ô nhớ dãy tích cực 18 Chương 2: Khảo sát chip vi điều khiển 89S52 Bảng 2.2: Địa ghi (R0 - R7) tương ứng với dãy ghi tích cực  Lưu ý: o Ở chế độ mặc định dãy ghi tích cực (đang sử dụng) dãy ghi dãy có tên R0 – R7 Có thể thay đổi dãy tích cực cách thay đổi bit chọn dãy ghi RS1 RS0 ghi PSW o Nếu chương trình ta sử dụng dãy ghi (dãy 0) ta sử dụng vùng nhớ 08H – 1FH cho mục đích khác ta Nhưng chương trình có sử dụng dãy ghi (dãy 1, 3) phải cẩn thận sử dụng vùng nhớ tù 1FH trở xuống sơ suất ta ghi liệu đè lên ghi R0 – R7 ta 2.4.1.3 Thanh ghi chức đặc biệt (SFR)  Lưu ý: o Không phép đọc hay ghi liệu vào địa SFR mà chưa đăng ký (nghĩa địa SFR chưa đặt tên) Vì việc đọc hay ghi liệu vào nơi làm phát sinh hoạt 19 Chương 2: Khảo sát chip vi điều khiển 89S52 động không mong muốn ngun nhân làm cho chương trình ta khơng tương thích với phiên sau chip MCS-51 (có thể phiên địa SFR sử dụng cho vài mục đích khác) o Chỉ truy xuất SFR kiểu định địa trực tiếp (tuyệt đối không sử dụng kiểu định địa gián tiếp trường hợp này)  Các loại ghi chức đặt biệt gồm có: ghi A, ghi B, ghi từ PSW, ghi SP, ghi DPTR, ghi port xuất nhập, ghi port nối tiếp, ghi định thời, ghi ngắt, ghi điều khiển nguồn 2.4.2 Bộ nhớ _ Chip 89S52 cho ta khả mở rộng:  Không gian nhớ chương trình lên đến 64 KB  Khơng gian nhớ liệu lên đến 64 KB _ Khi sử dụng nhớ ngoài:  Port  bus địa byte thấp bus liệu đa hợp (AD0 – AD7)  Port  bus địa byte cao (A8 – A15)  Port  tín hiệu điều khiển (WR\, RD\) 20 Chương 2: Khảo sát chip vi điều khiển 89S52 Đa hợp (16 đường) Hình 2.7: Sự khác đa hợp không đa hợp bus địa bus liệu  nhằm làm giảm số lượng chân đưa chip  giảm kích thước chip 2.4.2.1 Kết nối truy xuất nhớ chương trình ngồi (Accessing External Code Memory) _ Bộ nhớ chương trình bên ngồi nhớ ROM cho phép tín hiệu PSEN\ Sự kết nối phần cứng nhớ EPROM sau: 21 Chương 2: Khảo sát chip vi điều khiển 89S52 Hình 2.8: Sự kết nối phần cứng nhớ EPROM Hình 2.9: Giản đồ thời gian chu kỳ tìm nạp lệnh nhớ chương trình ngồi 22 Chương 2: Khảo sát chip vi điều khiển 89S52 2.4.2.2 Kết nối truy xuất nhớ liệu (Accessing External Data Memory) _ Bộ nhớ liệu nhớ RAM đọc ghi cho phép tín hiệu RD\ WR\ Hai tín hiệu nằm chân P3.7 (RD) P3.6 (WR) Lệnh MOVX dùng để truy xuất nhớ liệu dùng đệm liệu 16 bit (DPTR), R0 R1 ghi địa _ Các RAM giao tiếp với 89S52 tương tự cách thức EPROM ngoại trừ chân RD\ 89S52 nối với chân OE\ (Output Enable) RAM chân WR\ 98S52 nối với chân WE\ RAM Sự nối bus địa liệu tương tự cách nối EPROM Hình 2.10: Sự kết nối phần cứng nhớ RAM 23 Chương 2: Khảo sát chip vi điều khiển 89S52 Hình 2.11: Giản đồ thời gian chu kỳ tìm nạp lệnh nhớ liệu 2.4.2.3 Giải mã địa chỉ: Nếu trường hợp ROM RAM kết hợp từ nhiều nhớ có dung lượng nhỏ hai giao tiếp với chip 89S52 ta cần phải giải mã địa Việc giải mã cần cho hầu hết vi xử lý Ví dụ ROM RAM có dung lượng KB sử dụng tầm địa mà chip 89S52 quản lý (0000H – FFFFH) cần phải giải mã thành đoạn KB để chip chọn IC nhớ giới hạn KB tương ứng: IC1: 0000H – 1FFFH, IC2: 2000H – 3FFFH,… IC chuyên dùng cho việc tạo tín hiệu giải mã 74HC138, ngõ IC nối với ngõ vào chọn chip CS\ tương ứng IC nhớ phép IC nhớ hoạt động (tại thời điểm có IC nhớ phép hoạt động) Cần lưu ý đường cho phép IC nhớ hoạt động riêng lẽ cho loại (PSEN\ cho nhớ chương trình, RD\ WR\ cho nhớ liệu) nên 89S52 quản lý khơng gian nhớ lên đến 64 KB cho ROM cho 64 KB cho RAM 24 Chương 2: Khảo sát chip vi điều khiển 89S52 2.4.2.4 Các khơng gian nhớ chương trình liệu gối Hình 2.12: Khơng gian nhớ chương trình liệu gối RAM 1: đóng vai trị nhớ liệu RAM 2: đóng vai trị nhớ chương trình + nhớ liệu 25 ...Chương 2: Khảo sát chip vi điều khiển 89S52 2.2 CÁC CHÂN CỦA CHIP 89S52 2.2.1 Sơ đồ khối chức khối chip 89S52 Sơ đồ 2.1: Sơ đồ khối chip 89S52 _ OSC (Oscillator): Mạch dao... 2.5: Không gian nhớ chip 89S52 15 Chương 2: Khảo sát chip vi điều khiển 89S52 Hình 2.6: Bộ nhớ liệu chip 89S52 16 Chương 2: Khảo sát chip vi điều khiển 89S52 2.4.1 Bộ nhớ 2.4.1.1 Bộ nhớ chương trình... 2: Khảo sát chip vi điều khiển 89S52 Hình 2.8: Sự kết nối phần cứng nhớ EPROM Hình 2.9: Giản đồ thời gian chu kỳ tìm nạp lệnh nhớ chương trình ngồi 22 Chương 2: Khảo sát chip vi điều khiển 89S52