n+Sn+DKênh n-GatepThân p-Vùng hiếmHình 4Khi chưa phân cực, do nồng độ chất pha khơng đồng đều trong JFET kênh N nên ta thấy vùng hiếm rộng ở thơng lộ n- và thân p-, vùng hiếm hẹp ở vùng thốt và nguồn n+.
Bây giờ, nếu ta mắc cực nguồn S và cực cổng G xuống mass, nghĩa là điện thế VGS=0V. Điều chỉnh điện thế VDS giữa cực thốt và cực nguồn, chúng ta sẽ khảo sát dịng điện qua JFET khi điện thế VDS thay đổi.
VGS = 0Vn+n+p-SDn-pGVDSNối P-N ở vùng thốt được phân cực nghịchHình 5Vì vùng thốt n+ nối với cực dương và vùng cổng G nối với cực âm của nguồn điện VDS nên nối PN ở vùng thốt được phân cực nghịch, do đĩ vùng hiếm ở đây rộng ra (xem hình vẽ)
P GateThân P- (Gate)Kênh n-n+ thốtVùng hiếm rộngID Dịng điện tử rời khỏi thơng lộ và đi ra khỏi vùng thốtIS Dịng điện tử từ nguồn S đi vào thơng lộHình 6
Khi VDS cịn nhỏ, dịng điện tử từ cực âm của nguồn điện đến vùng nguồn (tạo ra dịng IS), đi qua thơng lộ và trở về cực dương của nguồn điện (tạo ra dịng điện thốt ID). Nếu thơng lộ cĩ chiều dài L, rộng W và dày T thì điện trở của nĩ là:
R= ρ.WTL ; Trong đĩ, ? là điện trở suất của thơng lộ. Điện trở suất là hàm số theo nồng độ chất pha.
ID (mA)IDSSVDS (volt)VGS = 0VVP (Pinch-off voltage)0Dịng điện bảo hịa thốt nguồnVùng tuyến tínhVùng điện trở động thay đổi khơng tuyến tínhVùng bảo hịa ? vùng dịng điện gần như là hằng sốHình 8
P GateThân P- (Gate)Kênh n-n+ thốtDrainNhững điện tử cĩ năng lượng cao trong dải dẫn điện xuyên qua vùng hiếm để vào vùng thốtHình 9Vùng hiếm chạm nhau (thơng lộ bị nghẽn)Những electron bị hút về cực dương của nguồn điện
Khi VDS cịn nhỏ (vài volt), điện trở R của thơng lộ gần như khơng thay đổi nên dịng ID tăng tuyến tính theo VDS. Khi VDS đủ lớn, đặc tuyến khơng cịn tuyến tính nữa do R bắt đầu tăng vì thơng lộ hẹp dần. Nếu ta tiếp tục tăng VDS đến một trị số nào đĩ thì hai vùng hiếm chạm nhau, ta nĩi thơng lộ bị nghẽn (pinched off).
Trị số VDS để thơng lộ bắt đầu bị nghẽn được gọi là điện thế nghẽn VP (pinched off voltage). Ở trị số này, chỉ cĩ các điện tử cĩ năng lượng cao trong dải dẫn điện mới cĩ đủ sức xuyên qua vùng hiếm để vào vùng thốt và bị hút về cực dương của nguồn điện VDS tạo ra dịng điện thốt ID.
Nếu ta cứ tiếp tục tăng VDS, dịng điện ID gần như khơng thay đổi và được gọi là dịng điện bảo hồ thốt - nguồn IDSS (chú ý: ký hiệu IDSS khi VGS=0V).
Bây giờ, nếu ta phân cực cổng-nguồn bằng một nguồn điện thế âm VGS (phân cực nghịch), ta thấy vùng hiếm rộng ra và thơng lộ hẹp hơn trong trường hợp VGS=0V. Do đĩ điện trở của thơng lộ cũng lớn hơn.
VGS n+n+p-SDn-pGVDSNối P-N ở vùng thốt được phân cực nghịchHình 10
P GateThân P- (Gate)Kênh n-n+ thốtThơng lộ hẹp hơn nên điện trở lớn hơn. Cĩ nghĩa là ID và IS nhỏ hơn ở cùng một trị VDS khi VGS âm hơnHình 11IDVDSVGS < 0VGS = 0IDSSDịng bảo hịa ID giảmVPVDS ứng với trị bảo hịa giảmP GateThân P- (Gate)Thơng lộ n-n+ thốtThơng lộ nghẽn ở trị VDS thấp hơn khi VGS âm vì thơng lộ hẹp hơn
Khi VDS cịn nhỏ, ID cũng tăng tuyến tính theo VDS, nhưng khi VDS lớn, thơng lộ bị nghẽn nhanh hơn, nghĩa là trị số VDS để thơng lộ nghẽn nhỏ hơn trong trường hợp VGS=0V và do đĩ, dịng điện bảo hồ ID cũng nhỏ hơn IDSS.
Chùm đặc tuyến ID=f(VDS) với VGS là thơng số được gọi là đặc tuyến ra của JFET mắc theo kiểu cực nguồn chung.
VDS (volt)VGS = -4VVGS = -3VVGS = -2VVGS = -1VVGS = 0VID(mA)VDS=VP=8V0VGS = VGS(off) = -8VĐặc tuyến|VDS| = |VP|-|VGS|Vùng bảo hịa (vùng dịng điện hằng số)Hình 12
Khi VGS càng âm, dịng ID bảo hồ càng nhỏ. Khi VGS âm đến một trị nào đĩ, vùng hiếm chiếm gần như tồn bộ thơng lộ và các điện tử khơng cịn đủ năng lượng để vượt qua được và khi đĩ ID = 0. Trị số của VGS lúc đĩ gọi là VGS(off). Người ta chứng minh được trị số này bằng với điện thế nghẽn.
∣VGS(off)∣=∣VP∣
Vì Vp chính là hiệu thế phân cực ngược các nối P-N vừa đủ để cho các vùng hiếm chạm nhau. Vì vậy, trong vùng bảo hồ ta cĩ:
∣VDS∣+∣VGS∣ =∣VP∣
n+Sn+DKênh n-GatepThân p-Khơng cĩ hạt tải điện di chuyển qua thơng lộ (ID = IS = 0)Hình 13Vì nối cổng nguồn được phân cực nghịch, dịng điện IG chính là dịng điện rỉ ngược nên rất nhỏ, do đĩ dịng điện chạy vào cực thốt D được xem như bằng dịng điện ra khỏi cực nguồn S. ID # IS.
So sánh với BJT, ta thấy:
DSGCEBIG (rỉ) ? 0VCBVBEVGSIB nhỏVCEIE IS IC ? IEID ? IS-+++---VDS+-+Hình 14
Thí dụ: một JFET kênh N cĩ IDSS=20mA và VGS(off)=-10V. Tính IS khi VGS=0V? Tính VDS bảo hồ khi VGS = -2V. Giải:
Khi VGS=0V ? ID=IDSS=20mA và ID=IS=20mA
Ta cĩ:∣VP∣=∣VGS(off)∣= 10Vvà∣VDS∣=∣VP∣−∣VGS∣= 10 − 2 = 8V