GFP trong suốt (GFP-T) là một giao thức độc lập, phương thức đĩng gĩi mà tất cả các từ mã được giải mã và sắp xếp vào các khung GFP cĩ chiều dài cố định.
Địa chỉ Cờ Điều khiển Kiểu PPP Thơng tin PPP Đệm FSC PLI cHEC Kiểu tHEC Đầu đề mở rộng GFP TẢI TRỌNG GFP
Các khung được truyền ngay lập tức mà khơng phải chờ gĩi dữ liệu client được nhận hồn tất. Vì vậy, nĩ cũng là cơ chế truyền tải lớp 1 bởi vì tất cả các ký tự client được chuyển đến đầu cuối một cách độc lập khơng cĩ vấn đề gì nếu đĩ là thơng tin, header, điều khiển, hoặc bất kỳ loại mào đầu nào.
GFP-T thì rất tốt cho các giao thức nhạy độ trễ, SAN. Bởi vì, khơng cần xử lý khung client hoặc đợi khung đến khi hồn tất. Lợi thế này được khắc chế bởi sự hiệu quả do nút MSSP nguồn vẫn phát lưu lượng khi khơng cĩ dữ liệu nhận từ client.
2.4 Ghép chuỗi ( Concatenation )
Ghép chuỗi là một quá trình tập hợp băng thơng của X container (C-i) vào một container lớn hơn. Băng thơng lớn hơn nên sẽ tốt cho việc truyền các tải trọng (payload) lớn, yêu cầu một container lớn hơn VC-4, nhưng nĩ cũng cĩ khả năng ghép chuỗi các container dung lượng thấp như VC-11, VC-12 hay VC-2.
Cĩ hai phương thức ghép chuỗi: • Ghép chuỗi liền kề (CCAT)
Tạo ra container lớn, khơng thể chia nhỏ ra trong suốt quá trình truyền. Mỗi NE phải cĩ một cotainer chức năng.
• Ghép chuỗi ảo (VCAT)
Truyền các VC riêng biệt và kết hợp chúng lại ở điểm cuối đường truyền. Chức năng ghép chỉ được cần đến ở cuối đường truyền.
Ghép chuỗi liền kề (CCAT) địi hỏi được cung cấp bởi tất cả các node. Ghép chuỗi ảo (VCAT) phân phối băng thơng hiệu quả hơn và cĩ thể được cung cấp bởi sự thiết lập kế thừa.
2.4.1 Kết chuỗi liền kề của VC-4
Kết chuỗi liền kề được thực hiện với các container ảo mức 4: VC-4-Xc, X = 4, 16, 64, 128... VC-4-Xc được tạo thành bởi phương pháp ghép xen byte của X VC-4 riêng biệt kề nhau.
261*X 9 J1 B3 C2 G1 F2 H4 Z3 Z4 Z5 C-4-Xc Chèn cố định X-1 1 260*X
Hình 2.7 Cấu trúc khung VC-4-Xc
VC-4-Xc được truyền tải trong X khối quản lý mức 4 (AU-4) liền kề của khung STM-N. Cột đầu tiên của VC-4-Xc luơn luơn nằm trong khối AU-4 thứ nhất. Con trỏ của AU-4 thứ nhất chỉ thị vị trí của byte J1 của của VC-4-Xc. Các con trỏ của các khối AU-4 thứ 2 tới thứ X được thiết lập để chỉ thị tải trọng kết chuỗi (hai byte H1 và H2 cĩ giá trị 1001SS1111111111). Việc hiệu chỉnh con trỏ được thực hiện chung cho cả X AU-4 kết chuỗi và khi chèn sử dụng X×3 byte.
Hình 2.8 Ghép chuỗi liền kề VC-4-4c trong khung STM-16.
SDH X Dung lượng Đồng chỉnh Truyền tải
VC-4 1 149.760 Kbit/s 3 byte STM-1
VC-4-4c 4 599.040 Kbit/s 12 byte STM-4
VC-4-16c 16 2.396.160 Kbit/s 48 byte STM-16
VC-4-64c 64 9.583.640 Kbit/s 192 byte STM-64
VC-4-128c 128 38.338.560Kbit/s 768 byte STM-128
Bảng 2.1 Ghép chuỗi liền kề của VC-4-Xc
Ghép chuỗi ảo (VC-n-Xv) là một giải pháp cho phép tăng băng thơng trên một đơn vị VC-n. Ở nút nguồn MSSP VCAT tạo ra một tải trọng tương đương với X lần đơn vị VC-n. Mỗi container được sắp xếp riêng vào X VC-n để tạo thành VC- n-Xv. Việc thiết lập X container được hiểu là một nhĩm container ảo (VCG) và mỗi VC là một phần tử của VCG. Tất cả các phần tử VC được gởi một cách độc lập đến nút đích MSSP. Ở đích đến, tất cả VC-n được sắp xếp theo chỉ số được cấp bởi byte H4 hoặc byte V5, sau cùng là phân phối đến client.
Bảng 2.2 Dung lượng của ghép chuỗi ảo SDH VC-n-Xv.
SDH Dung lượng riêng X Dung lượng ảo
VC-11 1.600 Kbit/s 1 ÷ 64 1.600 ÷ 102.400 Kbit/s VC-12 2.176 Kbit/s 1 ÷ 64 2.176 ÷ 139.264 Kbit/s VC-2 6.784 Kbit/s 1 ÷ 64 6.784 ÷ 434.176 Kbit/s VC-3 48.384 Kbit/s 1 ÷ 256 48.384 ÷ 12.386 Kbit/s VC-4 149.760 Kbit/s 1 ÷ 256 149.760 ÷ 38.338.560 Kbit/s Mỗi VC-n của VC-n-Xv được truyền tải riêng biệt qua mạng. Do đường đi của các VC-n khác nhau dẫn đến trễ đường truyền khác nhau giữa các VC-n và do đĩ thứ tự của các VC-n sẽ thay đổi. Tại trạm đích, các VC-n phải được bù trễ, sắp xếp và tập hợp để khơi phục lại khối tải trọng ban đầu. Quá trình xử lý tại trạm đích phải bù được khoảng trễ tối thiểu là 125 μs.
Hình 2.9 Ghép chuỗi ảo VC-4-7v
Vì những container riêng biệt được truyền theo những đường khác nhau trên mạng nên nếu một kết nối hoặc một nút bị hỏng thì chỉ một phần kết nối bị ảnh hưởng. Đây cũng là phương pháp cung cấp một dịch vụ cĩ khả năng phục hồi.
Phân phối tải trọng chính là phân phối tải trọng của container liền kề VC-n- Xc. Một số thứ tự duy nhất SQ (Sequence Number) được gán vào mỗi VC-n thành viên của VCG bởi NMS (Network Management System). SQ xác định thứ tự mà các VC-n được phân phối, giá trị được gán cho SQ trong một VCG kích thước X sẽ từ 0 tới (X-1). (adsbygoogle = window.adsbygoogle || []).push({});
Hình 2.10 Phân phối của VC-4-4c
Các VC-n trong VCG sẽ được phân phối vào các đường truyền khác nhau dẫn đến độ trễ đường truyền khác nhau giữa các VC-n. Do đĩ, thứ tự của các VC-n khi đến đích sẽ thay đổi. Tại trạm đích, các VC-n này phải được bù trễ trước khi khơi phục lại VC-n-Xv. Để phát hiện được độ trễ, chỉ thị đa khung MFI (Multi- Frame Indicator) được định nghĩa. Tại phía phát, MFI của tất cả thành viên thuộc một VCG đều bằng nhau và tăng sau mỗi khung. Tại phía thu, MFI được sử dụng để tập hợp lại tải trọng cho tất cả các thành viên trong nhĩm. Độ trễ cĩ thể được xác định bằng cách so sánh các giá trị MFI tại phía thu. Quá trình xử lý tại trạm đích phải bù được khoảng trễ tối thiểu 125 μs. MFI được xem là một bộ đếm và bắt đầu lại bằng ‘0’ nếu nĩ bị tràn.
Tại trạm đích, các VC-n phải được bù trễ, sắp xếp và tập hợp lại để khơi phục khối VC-n-Xc như trước khi phân phối tải trọng.
Hình 2.11 Minh họa việc khơi phục lại VC-4-4v
(a) Các thành viên của VCG khi đến phía đích cĩ độ trễ khác nhau. (b) Các thành viên sau khi qua các bộ đệm bù trễ sử dụng thơng tin MFI. (c) C-n-4c sau khi xếp thứ tự, sử dụng thơng tin SQ.
Hình 2.12 Quá trình phân phối và phục hồi VC-3-4v
• VCAT của VC-3/4
Một khối VC-n-Xv (n = 3,4) cung cấp một vùng tải trọng cĩ dung lượng bằng X lần C-n. Các container được sắp xếp riêng vào X VC-n để tạo thành VC- 3/4-Xv. Mỗi VC-n cĩ mào đầu tuyến riêng. Byte H4 của VC-3/4 được sử dụng để
125µs
125µs
125µs
chỉ thị thứ tự (SQ) và chỉ thị đa khung (MFI) cho các VC-n. Cấu trúc khung VC- 3/4-Xv được minh họa bằng hình sau:
Hình 2.13 Cấu trúc khung VC-3/4-Xv Bảng 2.3 Dung lượng tải trọng của các VC-3/4-Xv
VC-n-Xv (X = 1…256)
VC-n Dung lượng tải trọng VC-4-Xv VC-3-Xv VC-4 VC-3 X*149.760 Kbit/s X*48.384 Kbit/s Chỉ thị thứ tự và đa khung VC-3/4-Xv
Để phục vụ cho việc bù trễ ở trạm đích, trạm nguồn sắp xếp các VC-n lại thành đa khung. Byte H4 được sử dụng để chỉ thị thứ tự (SQ) và chỉ thị đa khung (MFI) cho các VC-n. Một đa khung tổng 512 ms được sử dụng để bù trễ trong khoảng từ 125 μs đến 256 μs. Đa khung tổng gồm 256 đa khung và mỗi đa khung gồm 16 khung.
Hình 2.14 Cấu trúc đa khung tổng VC-3/4-Xv
Chỉ thị đa khung được chia làm hai phần :
Phần thứ nhất sử dụng 4 bit (bit 5 đến bit 8) của byte H4 để chỉ thị đa khung (MFI-1). MFI-1 tăng một đơn vị sau mỗi khung và cĩ giá trị từ 0 đến 15.
Phần thứ hai là chỉ thị đa khung 8-bit (MFI-2) sử dụng các bit từ 1 đến 4 của byte H4 thuộc khung 0 (bit 1-4 của MFI-2 ) và thuộc khung 1 (bit 5-8 của MFI-2). MFI-2 tăng một đơn vị sau mỗi 16 khung (1 đa khung) và cĩ giá trị trong khoảng từ 0 đến 255. Kết quả là đa khung tổng cĩ 4096 khung, dài 512 ms như hình 2.14.
Việc nhận dạng mỗi VC-3/4 trong VC-3/4-Xv được thực hiện nhờ các bit chỉ thị thứ tự (SQ) như minh họa trong hình 2.14. Mỗi VC-3/4 của một VC-3/4-Xv cĩ một số thứ tự cố định duy nhất nằm trong khoảng từ 0 đến X-1. VC-3/4 truyền tải trong khe thời gian thứ nhất của VC-3/4-Xc cĩ số thứ tự 0, VC-3/4 truyền tải trong khe thời gian thứ hai của VC-3/4-Xc cĩ số thứ tự 1… VC-3/4 truyền tải trong khe thời gian thứ X của VC-3/4-Xc cĩ số thứ tự (X-1).
500µs
500µs
500µs
Bảng 2.4 Chỉ thị thứ tự và đa khung trong byte H4
Số thứ tự 8-bit (cho giá trị của X trong khoảng từ 0 đến 256) được truyền tải trong các bit 1 đến 4 của các byte H4, sử dụng khung 14 (bit 1-4 của SQ) và khung 15 (bit 5-8 của SQ) như bảng 2.4.
• VCAT của VC-1/2
Tương tự VC-3/4-Xv, một khối VC-n-Xv (n = 1,2) cung cấp một vùng tải trọng cĩ dung lượng bằng X lần C-n. Các contaier được sắp xếp riêng vào X VC-n để tạo thành VC-1/2-Xv, mỗi VC-n cĩ mào đầu tuyến riêng. Byte K4 được sử dụng để chỉ thị thứ tự (SQ) và chỉ thị đa khung (MFI) cho các VC-n. Cấu trúc VC-1/2-Xv được mơ tả trong hình sau :
Vì khơng thể sắp xếp nhiều hơn 63 VC-11 hoặc VC-12 vào một VC-4 do đĩ trường SQ bị giới hạn giá trị từ 0 đến 62 nên chỉ cần 6 bit .
Bảng 2.5 Dung lượng tải trọng của VC-1/2-Xv Chỉ thị thứ tự và đa khung VC-1/2-Xv (adsbygoogle = window.adsbygoogle || []).push({});
Bit thứ 2 của byte K4 của VC-1/2 POH được sử dụng để mang thơng tin về thứ tự VC-1/2 và thứ tự khung. Một chuỗi gồm 32 bit nối tiếp (hình thành từ 32 đa khung, mỗi đa khung cĩ 4 khung) được sắp xếp như hình 2.16. Chuỗi bit này được lặp lại sau mỗi 16 ms (32 bit x 500 μs/bit) hay sau mỗi 128 khung.
Hình 2.16 Chỉ thị thứ tự và đa khung trong chuỗi 32 bit (bit thứ 2 của byte K4)
Cấu trúc của đa khung gồm các trường sau: Từ bit thứ 1 đến thứ 5 là trường đếm khung, bit thứ 6 ÷ 11 là các bit chỉ thị thứ tự, 21 bit cịn lại được dùng để dự trữ cho tương lai và được thiết lập tồn bộ là bit "0". Năm bit đếm khung cho phép xác định độ lệch trễ lên tới 512 ms, bằng 32 lần độ dài của đa khung (32 x 16 ms = 512 ms).
MFI là một bộ đếm khung, tăng lên một sau mỗi khung. Các bit chỉ thị thứ tự (SQ) giúp nhận dạng thứ tự của mỗi VC-1/2 trong VC-1/2-Xc. Mỗi VC-1/2 của một VC-1/2-Xv cĩ một số thứ tự cố định duy nhất nằm trong khoảng từ 0 đến (X-1). VC-1/2 truyền tải khe thời gian thứ nhất của VC-1/2-Xc cĩ số thứ tự 0, VC-1/2 truyền tải khe thời gian thứ hai của VC-1/2-Xc cĩ số thứ tự 1… VC-1/2 truyền tải khe thời gian thứ X của VC-1/2-Xc cĩ số thứ tự (X-1).(Hình 2.17).
Hình 2.17 Cấu trúc đa khung tổng VC-1/2-Xv
2.4.3 So sánh ghép chuỗi ảo và ghép chuỗi liền kề
Sự khác nhau giữa hai phương thức kết chuỗi đĩ là cách truyền tải các VC giữa các đầu cuối (hình 2.18). Ngồi ra, phương thức kết chuỗi ảo cũng cho hiệu suất truyền dẫn cao hơn so với phương thức kết chuỗi liền kề.
Kết chuỗi ảo chia nhỏ khối tải trọng cần truyền và sắp xếp vào các VC-n riêng, các VC-n được truyền đi và được tái kết hợp tại điểm cuối của tuyến truyền dẫn. Chính vì vậy, phương thức kết chuỗi ảo chỉ yêu cầu chức năng kết chuỗi tại thiết bị đầu cuối của tuyến. Trong khi đĩ, kết chuỗi liền kề yêu cầu chức năng kết chuỗi tại mọi phần tử mạng.
Hình 2.18 So sánh hai phương thức ghép chuỗi
2.5 Cơ chế điều chỉnh dung lượng liên kết LCAS
Kỹ thuật kết chuỗi tải được thực hiện để tạo nên những tải cĩ dung lượng khác nhau. Mặc dù một số lượng tải kết chuỗi cĩ thể đã được xác định trước cho phần lớn ứng dụng nhưng thực tế chúng ta cũng cần phân phối linh hoạt một số tải cho một vài ứng dụng cụ thể. Hơn nữa, nếu một VC-n thuộc VCG bị lỗi, tồn bộ VCG sẽ bị lỗi. LCAS (Link Capacity Adjustment Scheme) được thiết kế để giải quyết vấn đề này.
LCAS là phần mở rộng của VCAT được định nghĩa bởi ITU-T khuyến nghị G.7042. LCAS là một giao thức báo hiệu thực hiện trao đổi bản tin giữa hai điểm kết cuối VC-n để xác định số lượng tải kết chuỗi. Ứng với yêu cầu của người sử dụng, số lượng tải kết chuỗi cĩ thể tăng/giảm phù hợp với lưu lượng trao đổi. Đặc tính này rất hữu dụng với nhà khai thác để thích ứng băng tần giữa các bộ định tuyến thay đổi theo thời gian, theo mùa...Ngồi ra, LCAS cịn cung cấp khả năng tạm thời loại bỏ thành viên khi bị lỗi.
2.5.1 Gĩi điều khiển
Cơ chế hoạt động của LCAS dựa trên việc trao đổi gĩi điều khiển giữa máy phát và máy thu. Mỗi gĩi điều khiển sẽ mơ tả trạng thái của tuyến trong gĩi điều khiển kế tiếp. Những thay đổi này được truyền tới phía thu để máy thu cĩ thể chuyển tới cấu hình mới ngay khi nhận được nĩ. Những gĩi điều khiển được gởi liên tục, ngay cả khi khơng cĩ thay đổi trong thơng tin mà nĩ chứa. Gĩi điều khiển gồm một loạt các trường dành cho những chức năng định trước và chứa thơng tin truyền từ máy phát đến máy thu cũng như thơng tin từ máy thu đến máy phát.
Trong hướng đi gồm các trường
- Trường chỉ thị số thứ tự (SQ – Sequence Number). - Trường điều khiển (CTRL - Control).
- Bit nhận dạng nhĩm (GID - Group Identification).
Trong hướng về gồm các trường
- Trường trạng thái thành viên (MST – Member Status).
- Bit xác nhận thay đổi thứ tự ( RS-Ack : Re-Sequence Acknowledge).
Chú ý: Các gĩi điều khiển của tất cả thành viên thuộc một VCG chứa MST và RS- Ack giống nhau.
Ở cả hai hướng gồm các trường
- Trường CRC.
- Những bit dự trữ khơng sử dụng được thiết lập bằng ‘0’.
Ý nghĩa của các trường trong gĩi điều khiển
• Trường chỉ thị đa khung MFI
Ở phía phát, MFI của tất cả các thành viên trong nhĩm kết chuỗi ảo (VCG) đều bằng nhau và tăng sau mỗi khung. Ở phía thu, MFI được sử dụng để đồng bộ và tập hợp lại tải trọng cho tất cả các thành viên trong nhĩm. MFI được sử dụng để xác định sự khác nhau về độ trễ lan truyền của các thành viên riêng lẻ thuộc cùng một nhĩm do quá trình định tuyến khác nhau thơng qua mạng.
• Trường chỉ thị thứ tự SQ
Trường SQ chứa số thứ tự đã được gán cho một thành viên xác định. Mỗi thành viên trong cùng một VCG được gán một số thứ tự duy nhất bằng quá trình LCAS tại phía nguồn, khác với VCAT SQ được cung cấp bởi NMS.
• Trường điều khiển CTRL (adsbygoogle = window.adsbygoogle || []).push({});
Trường điều khiển được sử dụng để truyền tải thơng tin từ phía phát tới phía thu. Ngồi mục đích đồng bộ giữa hai phía, nĩ cịn cung cấp trạng thái của mỗi thành