Tín hiệu trước khi phát đi sẽđược thêm đoạn Cyclic Prefix có chiều dài là ¼ chiều dài dữ liệu. Việc tạo cyclic prefix được thực hiện bằng cách chép đoạn dữ liệu
ở cuối và đặt lên đầu tạo thành tín hiệu có 320 giá trị trong miền thời gian. Do ngõ ra bộ tạo tín hiệu OFDM là nối tiếp. Vì vậy, việc thiết kế cyclic prefix được thực hiện bằng cách kết hợp các bộ nhớ FIFO và khối điều khiển bằng Verilog. Tất cả 256 giá trị ở ngõ ra sẽ được đặt vào bộ nhớ FIFO. Các giá trị từ 193 đến 255 sẽ được đi trực tiếp đến ngõ ra. Đây là phần cyclic prefix. Sau khi kết thúc phần cyclic prefix, khối điều khiển sẽđọc bộ nhớ FIFO và cho dữ liệu ở ngõ ra. Do dữ liệu gồm giá trị trên trục thực và trục ảo tách biệt nên đề tài sử dụng 2 bộ nhớ FIFO tách biệt cho hai đường dữ liệu này. Mạch thực hiện cyclic prefix được trình bày ở hình 4.22. Tín hiệu sop tạo tín hiệu reset (sclr) bộđếm ở khối tạo cyclic prefix. Đây là bộđếm nhằm xác định chỉ số của tín hiệu OFDM trong miền thời gian.
Hình 4.22: Mạch tạo cyclic prefix
Mạch bỏ cyclic prefix hay gọi chính xác là bộ điều khiển bỏ cyclic prefix được thực hiện bằng các bộ trễ. Tín hiệu cnt_rx cho biết dữ liệu bắt đầu symbol được dùng để điều khiển tín hiệu bắt đầu nhận dữ liệu (sop_rx). Tín hiệu kết thúc nhận dữ liệu (eop_rx) được thiết kế bằng cách làm trễ 255 xung clock. Hai đường điều khiển này sẽ giúp bộ tách tín hiệu OFDM bỏ phần cyclic prefix bằng cách chỉ giữ lại 256 giá trị.