MƠ TẢ PHẦN CỨNG.

Một phần của tài liệu luận văn thiết kế bộ thực tập vi xử lý 8085 (Trang 85 - 87)

IV. BOARD PHỤ A BOARD PHỤ

MƠ TẢ PHẦN CỨNG.

CS\ 1

Chip select:

Tác động mức thấp, cho phép chọn 8279 thực hiện các chức năng kết nối với CPU để truyền và nhận dữ liệu.

A0 1

Buffer address:

Đường địa chỉ này thường được kết nối với địa chỉ A0 củaVXL dùng để phân biệt lệnh hay dữ liệu.

•Khi A0 = [1 ] thì tín hiệu vào hay ra được hiểu là lệnh điều khiển (command) hay trạng thái (Status).

•Khi A0 = 0 thì cho biết tín hiệu đĩ là dữ liệu.

RD\,WR\ 2

Input/Output Read and Write:

Cho phép đọc hay ghi dữ liệu lên bus dữ liệu, thanh ghi điều khiển hay bộ nhớ RAM hiển thị.

IRQ 1

Interrupt Request:

Đường tín hiệu yêu cầu ngắt (output). Ngõ ra của chân này sẽ ở mức cao nếu cĩ dữ liệu ở trong bộ nhớ FIFO hay SensorRAM, ngõ ra này sẽ ở mức thấp mỗi khi cĩ sự đọc bộ nhớ FIFO/Sensor RAM và trở lại mức cao khi dữ liệu đã chứa trong RAM. Vss,Vcc 2 Cấp nguồn +5v và 0v cho 8279.

SL0 – SL3 4

Scan lines:

4 đường can lines này cĩ thể giải mã ra 16 đường hay mã hĩa thành 1 đường, được dùng để quét phím hay ma trận cảm biến và hiển thị.

RL0 –

RL7 8

Return Lines : Được nối với các đường Scan lines

thơng qua các phím hay cơng tắc cảm biến. Ơû chế độ quét phím sẽ kết hợp với các đường Scan lines tạo thành mã của phím được nhấn.

Shift CNTL/ST

B

1 1

Shift, Control / Strobed input Mode : Trong chế độ

quét phím, mức logic của từng ngõ vào này sẽ được lưu trữ với vị trí của phím để tạo ra 1 giá trị của phím được nhấn ( mã phím ) . OutA0 – OutA3. OutB0 – OutB3 4 4

Outputs : Đây là hai port ngõ ra của thanh ghi hiển

thị 16x4 Bit. Dữ liệu từ những thanh ghi này sẽ được đưa ra đồng bộ kết hợp với các đường quét Scan lines (SL0 – SL3) để đa hợp thành số hiển thị. Hai ngõ ra 4 Bit này cĩ thể xĩa một cách độc lập và cĩ thể kết hợp với nhau để tạo thành 1 ngõ ra 8 Bit.

BD\ 1 Blanking display :Dùng để xĩa hiển thị trong quá trình chuyển đổi giữa các số hay khi gặp lệnh xĩa hiển thị.

Đưa dữ liệu vào và hiển thị là một phần khơng thể thiếu trong việc thiết kế một hệ thống VXL. Hệ thống thiết kế cần phải được kết nối sao cho cĩ thể kiểm sốt được các chức năng đĩ mà khơng cần phải sắp xếp một hệ thống lớn trên CPU. 8279 sẽ thực hiện chức năng này cho VXL 8 Bit.

8279 cĩ hai phần : bàn phím và hiển thị.

8279 được thiết kế nối trực tiếp với hệ thống Bus của VXL. CPU cĩ thể lập trình các Mode hoạt động cho 8279 bằng cách gởi dữ liệu điều khiển ra thanh ghi điều khiển. Các Mode đĩ là:

Input Modes.

• Quét phím (Scanned Keyboard): quét bàn phím với mã hĩa (8x8 phím) hay giải mã (4x8 phím) các đường quét. Một phím được nhấn sẽ tạo ra một mã 6 Bit, mã này kết hợp với trạng thái của phím Shift và Control cho ra mã phím và được lưu giữ trong bộ nhớ FIFO. Các phím sẽ tự động chống dội khoảng 10,3ms đối với chế độ khĩa ngồi hai phím (2 key lockout) hay xoay vịng N phím (N key rollover).

• Scanned sensor matric: Quét ma trận cảm biến với mã hĩa (8x8 matrix switches) hay giải mã (4x8 matrx switches) các đường quét.

• Strobed Input.

Ouput Modes.

 Hiển thị đa hợp 8 hay 16 ký tự.

 Cĩ thể thực hiện hiển thị theo kiểu vào trái hay vào phải.

Những nét đặc biệt của 8279 :

 Các Mode được lập trình từ CPU.

 Clock prescaler : Bộ đặt trước tỉ lệ xung CLK.

 Ngõ ra chân ngắt sẽ đưa tín hiệu tới CPU khi cĩ phím nhấn hay cĩ dữ liệu từ cảm biến.

 8 byte của bộ nhớ FIFO dùng để lưu trữ mã phím.

 16 byte của bộ nhớ RAM hiển thị cĩ thể ghi hay đọc từ CPU.

Một phần của tài liệu luận văn thiết kế bộ thực tập vi xử lý 8085 (Trang 85 - 87)

Tải bản đầy đủ (DOC)

(119 trang)
w