A n a lo g i n p u t b u ff e r In p u t a n a lo g Spartan 3 FPGA DAC DRS4 ADC USB interface EEPROM Clock Temperature Sensor COMP Control Voltage reference Hình 2.12 Cấu trúc bản mạch DRS4 V5.
Vi mạch DRS4: Cấu tạo DRS4 gồm 9 mảng tụ được điều khiển để giữ mẫu “analog” theo nguyên lý “domino” [73] và bộ điều khiển. Mỗi mảng tụ chứa 1024
tụ điện (150 fF) được kết nối tương ứng với một kênh vào. Trong một chu trình giữ mẫu, các tụ điện được mở để nạp lần lượt theo hiệu ứng “domino” và giữ lại mức điện áp đã nạp [75]. Chu kỳ đóng mở giữa các ô nhớ được phép cài đặt trong khoảng 0,2 ÷ 2ns [73,75]. Sau một chu kỳ lấy mẫu, 1024 mẫu được giữ trong mảng
tụ. Trong chu kỳ đọc dữ liệu, DRS4 được điều khiển để đưa lần lượt từng mẫu cho ADC biến đổi với tốc độ chậm hơn (33 MSPS).
c) Chuẩn hóa mẫu
Cấu trúc vào/ra của mỗi ơ nhớ khác nhau, do đó giá trị của các mẫu đọc được trên các ô nhớ không đồng nhất [76]. Các yếu tố làm sai lệch tín hiệu lấy mẫu gồm sai lệch về điện áp và sai lệch thời gian lấy mẫu. Do đó, cần các hiệu chỉnh điện áp và thời gian để giảm thăng giáng cho tín hiệu đo.
(a)
1
t
t2 t3 t4 t5 t6 t7 t8
(b)
Hình 2.13 Cấu trúc mảng giữ mẫu và quá trình lấy mẫu của vi mạch DRS4 [73].
+ Hiệu chỉnh điện áp offset: Điện áp trên mỗi ô nhớ được đọc thông qua một bộ đệm ra riêng. Trong khi mỗi bộ đệm lại có hệ số khếch đại và mức điện áp offset khác nhau (mức offset ngẫu nhiên có thể dao động trong khoảng 20 mV), do đó các mức điện áp trên các ô đọc được sẽ khác nhau mặc dù mức điện áp trên các ô là như nhau. Mức điện áp offset trên các ô nhớ được xác định bằng cách đo điện áp tương ứng của các ô nhớ khi đầu vào được nối với 0V. Mảng điện áp offset, tương ứng với 1024 ô nhớ trên mỗi kênh, sau khi xác định được sử dụng để hiệu chỉnh giá trị đo trên mỗi kênh tương ứng.
+ Hiệu chỉnh độ lợi: Độ lợi trên mỗi bộ đệm ra của các ơ nhớ là khác nhau, do đó
xác định bằng cách đặt mức điện áp 800mV ở đầu vào cho tất cả các ô nhớ. Mảng giá trị đọc được trên các ô nhớ ở trạng thái này được sử dụng để hiệu chỉnh cho các giá trị khi đo.
+ Hiệu chỉnh thời gian: Do khoảng thời gian lấy mẫu giữa các ô nhớ khác nhau nên
cần được hiệu chỉnh để thơng tin về thời gian lấy mẫu được chính xác. Khoảng thời gian giữa hai lần lấy mẫu liên tiếp nhau của các ô nhớ trong DRS4 không giống nhau (hình 2.13b). Với mỗi tần số lấy mẫu, DRS4 cần được chuẩn thời gian lấy mẫu giữa các ô nhớ liên tiếp nhau. Trong quá trình này, một mảng gồm 1024 phần tử tương ứng với khoảng thời gian lấy mẫu của các “cell” được lưu trữ trong EEPROM (DTCell). Với mỗi xung số hóa khi dựng lại, DTCell được sử dụng để tính ra thời gian cho mỗi điểm số hóa. Hình 2.14 trình bày phân bố giá trị thu được của DTCell khi bản mạch DRS4 được chuẩn hóa ở tốc độ lấy mẫu 1GSPS; giá trị trung bình tại điểm 1ns và độ lệch chuẩn là 0,223ns.
Hình 2.14 Phân bố khoảng thời gian giữa hai lần lấy mẫu liên tiếp ở tốc độ 1GSPS của DRS4.
Hình 2.15 Lưu đồ thuật tốn hiệu chỉnh điện áp và thời gian cho một kênh trên DRS4.
Trong lưu đồ thuật tốn hình 2.15, các mảng hiệu chỉnh điện áp CellOffset(), CellGain() và mảng hiệu chỉnh thời gian CellDT() được đọc từ DRS4 trong lúc khởi động chương trình. Sau quá trình hiệu chuẩn điện áp và thời gian, mỗi xung được biểu diễn bằng một mảng gồm 1024 phần tử; mỗi phần tử gồm hai trường: N[j]
mang thông tin về biên độ và t[j] mang thông tin về thời điểm lấy mẫu.
Điện áp so sánh để hiệu chuẩn được tạo ra bằng bộ DAC 16 bit trên bản mạch. Hình 2.15 biểu diễn tín hiệu đọc được khi đầu vào ở mức 0V trong các trường hợp trước và sau khi chuẩn hóa. Mức nhiễu khi khơng có tín hiệu đầu vào trong trường hợp trước và sau chuẩn hóa là rms = 8,4mV (hình 2.16a) và rms = 1,16mV (hình
(a) (b)
Hình 2.16 Nhiễu đo được trên kênh của bản mạch DRS4 khi: (a) Chưa hiệu chuẩn; (b) Đã hiệu chuẩn điện áp.
2.2.2 Xây dựng phần mềm hệ đo
Bắt đầu
Cài đặt các tham số ban đầu
Cài đặt cho bản mạch DRS4
Đặt lệnh chờ xung từ đetectơ
Có xung?
Số hóa xung (1024 mẫu)
Phân biệt dạng xung
Xung nơtron ? Tính tốn cho phổ nơtron Hiển thị/ lưu trữ Tính tốn cho phổ gamma Kết thúc đo ? Kết thúc 1 1 2 2 đ đ đ s s s
Hình 2.17 Lưu đồ thuật tốn chương trình hệ đo nơtron và gamma.
Phần mềm được xây dựng nhằm đồng bộ hóa các hoạt động của phần cứng hệ đo nơtron và gamma như một thể thống nhất. Các nhiệm vụ chính của phần mềm là điều khiển phần cứng ghi nhận các sự kiện từ đetectơ EJ-301, phân biệt dạng xung,
phân tích/dựng phổ, hiển thị và lưu trữ. Dựa trên cấu trúc phần cứng hệ đo nơtron và gamma, phần mềm thiết kế cho hệ gồm ba chương trình chính: chương trình trong FPGA Xilinx Spartan 3, chương trình giao tiếp giữa FPGA và máy tính và chương trình phân tích/hiển thị trên máy tính.
Hoạt động của phần mềm cho hệ đo nơtron và gamma được khái quát bằng lưu đồ thuật tốn trên hình 2.17. Chương trình bắt đầu bằng việc thiết lập các tham số cài đặt cho hệ như: số kênh, ngưỡng đo, tốc độ số hóa, v.v.. Cài đặt bộ số hóa DRS4 nhằm thiết lập chế độ hoạt động của bộ số hóa và xử lý xung. Giai đoạn cài đặt và thiết lập các thơng số cho DRS4, máy tính gửi các lệnh thiết lập đến vi điều khiển. Vi điều khiển Cy7c68013A gửi các lệnh đến FPGA để thiết lập chế độ hoạt động cho vi mạch DRS4. Vòng lặp ghi đo bắt đầu bằng lệnh chờ sự kiện xung vượt ngưỡng từ đetectơ. Khi một xung từ đetectơ xuất hiện có biên độ lớn hơn ngưỡng cài đặt, DRS4 khởi động chu trình số hóa xung đó. Sau khi được số hóa, số liệu xung được chuyển về máy tính cho phân biệt nơtron/gamma dựa vào một phương pháp PSD do người sử dụng lựa chọn. Nếu xung được nhận là nơtron, kết quả được tính vào phổ nơtron, ngược lại được tính vào phổ gamma. Các thơng số tính tốn trên mỗi xung như: biên độ, tham số PSD, v.v. được hiển thị trong chương trình giao diện trên máy tính.
1) Chương trình cho FPGA
Chương trình cho FPGA Xilinx Spartan 3 có nhiệm vụ chính là điều khiển q trình số hóa xung đầu vào. Chương trình này được viết bằng ngơn ngữ VHDL và cung cấp dưới dạng mã nguồn mở bởi Viện PSI để người sử dụng có thể điều chỉnh cho phù hợp với ứng dụng [75]. Nếu các xử lý DSP thực hiện trên máy tính, thì các chức năng cài đặt sẵn trong bản mạch đủ đáp ứng các yêu cầu của hệ đo. Hình 2.18 mô tả lưu đồ thuật tốn q trình số hóa xung được điều khiển bằng FPGA. Quá trình bắt đầu bằng các thiết lập chế độ làm việc cho DRS4 gồm: tốc độ lấy mẫu, chế độ quét lấy mẫu và đặt kênh lấy mẫu (ch). Khi nhận lệnh số hóa từ vi điều khiển Cy7c68013A (VĐK), FPGA cho phép bộ DRS4 nhận xung từ đầu vào. Khi có xung
đến, FPGA nhận được tín hiệu trigger và đợi đến khi quá trình nhận xung kết thúc. Khi quá trình nhận xung trên DRS4 kết thúc, FPGA đều khiển q trình số hóa lần lượt cho 1024 mẫu trên DRS4 và lưu trữ vào RAM. Vị trí bắt đầu của mẫu của một xung trong mảng của DRS4 (TriggerCell) cũng được lưu trữ trong RAM và sẽ được sử dụng để hiệu chỉnh dữ liệu xung.
Bắt đầu Cài đặt chế độ cho DRS4 Đặt kênh đọc ch Cho phép DRS4 nhận xung Có xung? Cấm DRS4 nhận xung Kết thúc nhận xung Số hóa mẫu thứ i Chứa số liệu số hóa vào RAM
i = i+1
1024
i
Đọc vị trí bắt đầu của xung (Read_TriggerCell)
Truyền số liệu số hóa cho VĐK Nhận xung? 1 1 s s s s đ đ đ đ
Hình 2.18 Lưu đồ thuật tốn q trình số hóa trên FPGA.
Hình 2.19 trình bày sơ đồ cấu hình cho FPGA trong bản mạch DRS4 nhằm điều khiển q trình số hóa cho vi mạch DRS4, lưu trữ số liệu và trao đổi số liệu với vi điều khiển.
Phân byte RAM Điều khiển đọc ghi RAM Điều khiển đọc ghi EEPROM
Điều khiển logic
Giải mã lệnh ĐK RAM Add EEPROM Cho phép ghi Trigger ĐK đọc ADC ĐK byte H/L Chọn kênh DRS4 ĐK bắt đầu ADC Kết thúc ADC Chọn kênh DRS4 Kết thúc Domino DRS4 ADC AD9245 Data 14 8 8 8 16 RD/WR RD/WR Data Data RD /WR VĐK 16 Cấu hình FPGA
Hình 2.19 Sơ đồ cấu hình cho FPGA trong bản mạch DRS4.
2) Chương trình cho vi điều khiển
Chương trình cho vi điều khiển Cy7c68013A có nhiệm vụ chính là giao tiếp giữa FPGA và máy tính thơng qua cổng USB. Chương trình thiết lập cấu hình cổng USB và gửi bảng tóm lược cấu hình cho máy chủ. Có 4 điểm cuối được sử dụng trong chương trình giao tiếp USB: Điểm cuối 0 (mặc định) sử dụng trong các lệnh giao tiếp ban đầu khi DRS4 kết nối với máy tính. Điểm cuối số 1-vào/ra - sử dụng trong các lệnh cài đặt điều khiển đến FPGA. Điểm cuối số 4-ra và điểm cuối số 8- vào – được sử dụng trong các lệnh truyền và nhận dữ liệu khối. Chương trình cho vi điều khiển được viết bằng ngôn ngữ C và hoạt động theo cơ chế ngắt. Khi điểm cuối số 1 nhận lệnh, mã lệnh được giải mã và chuyển đến chương trình thực thi tương ứng. Các hoạt động chính của chương trình trên Cy7c68013A được mơ tả thông qua lưu đồ thuật tốn trên hình 2.20.
Bắt đầu
Cài đặt chế độ làm việc (từ PC)
Cài đặt vi điều khiển:
+ Sử dụng đồng hồ nội 30MHz + Cho phép ngắt
+ Cho phép đồng bộ + Cài đặt bộ đệm FIFO
Cài đặt điểm cuối số 1 (vào/ra)
Cài đặt điểm cuối số 4 (ra)
Cài đặt điểm cuối số 8 (vào)
Điểm cuối số 1 có dữ liệu?
Đọc dữ liệu điểm cuối số 1 vào bộ đệm
Ghi nội dung từ bộ đệm ra điểm cuối số 1 (ra)
Cài đặt điểm cuối số 8 (vào)
Kết thúc Kết thúc 1 1 đ s s đ
Hình 2.20 Lưu đồ thuật tốn chương trình trên vi điều khiển.
3) Chương trình trên máy tính
Chương trình trên máy tính được xây dựng có nhiệm vụ điều khiển bản mạch DRS4 ghi nhận các sự kiện nơtron-gamma từ đetectơ, nhận và phân loại các sự kiện nơtron/gamma và tính tốn dựng phổ nơtron/gamma. Các hoạt động chính của chương trình trên máy tính được mơ tả trên sơ đồ thuật tốn hình 2.21.
Hình 2.21 Lưu đồ thuật tốn chương trình trên máy tính.
Hoạt động của chương trình được mơ tả như sau: Khi bản mạch DRS4 được kết nối, chương trình khởi động các tham số mặc định và chờ lệnh từ máy tính. Để ghi nhận một xung từ đetectơ, máy tính sẽ gửi một lệnh đến bản mạch, bản mạch sẽ chờ đến khi có sự kiện xuất hiện; xung được tự động số hóa với chiều dài 1024 mẫu [73]. Khi q trình số hóa kết thúc, chương trình máy tính đọc dữ liệu số hóa từ bộ đệm để xử lý. Dữ liệu số hóa mỗi kênh đọc được là một mảng chứa 1024 mẫu, với độ phân giải 14 bit. Mỗi mảng dữ liệu biểu diễn cho một xung đo từ đetectơ, mang thông tin về điện áp theo thời gian của xung. Do các xung từ đetectơ là xung dương, nên vùng đo của các kênh vào được đặt trong dải điện áp (-0,05 ÷ 0,95 V). Khi đó giá trị điện áp tính theo biểu thức (2.6).
0, 05 65536
N
Trong đó: N là giá trị của mẫu; v là giá trị điện áp tính theo vơn (V).
Bảng 2.4 Giá trị đọc được tương ứng với điện áp trong hai chế độ điện áp vào. Dải điện áp Dải điện áp
đầu vào Tương ứng: Giá trị điện áp (V) số N Giá trị điện áp (mV) 0,05 ÷ 0,95 V -0,05 0
0,95 65535 N0,01253 50
-0,5 ÷ 0,5 V -0,5 0
0,5 65535 N0,01253 500
Từ các xung số hóa nhận được, chương trình sử dụng các phương pháp phân biệt dạng xung để nhận biết xung nơtron và gamma. Mỗi xung sau khi xử lý có hai tham số được lưu trữ: biên độ - tương ứng với năng lượng bức xạ bị hấp thụ trong đetectơ và tham số nhận dạng xung PSD - để nhận dạng xung là nơtron hay gamma. Các sự kiện sau khi phân loại là nơtron hoặc gamma sẽ được tích lũy vào phổ nơtron hoặc gamma tương ứng.
4) Phát triển chương trình cho hệ đo nơtron và gamma (MCA_DRS4)
Chương trình MCA_DRS4 được xây dựng trên phần mềm LabVIEW, kết hợp với các thư viện liên kết động được xây dựng trên phần mềm Visual C++. MCA_DRS4 được xây dựng gồm 3 phần chính: cài đặt các tham số, ghi nhận các xung và xử lý xung, dựng phổ. Các hàm giao tiếp phần cứng giữa máy tính với DRS4 thông qua giao diện USB được xây dựng dựa trên các hàm được cung cấp trong gói cơng cụ NI-VISA cùng với LabVIEW.
Giao diện chương trình được thiết kế gồm ba phần chính: cửa sổ chính hiển thị phổ đo và phổ phân biệt nơtron/gamma, phần hiển thị các thông tin chung và menu người dùng. Từ cửa sổ chương trình, người dùng có thể thiết lập các phép đo nơtron và gamma, đồng thời cung cấp các thông tin về tốc độ đo, thời gian đo, thời gian chết, v.v. của phép đo.
Hình 2.22 Các khối mã chương trình cài đặt, truyền/nhận dữ liệu và các phương pháp PSD.
Hình 2.23 Menu chương trình chính.
Hình 2.24 Giao diện cửa sổ chính của chương trình MCA_DRS4.
Menu của chương trình: cho phép thiết lập các chế độ hoạt động của chương trình
đồng thời đưa ra các thông tin cần thiết của hệ đo. Menu chính được thiết kế gồm các mục: File, Hardware configuration, Setting, Operate, Calibrate, ROI và
Help. Phần cửa sổ hiển thị phổ gồm ba cửa sổ được lựa chọn bởi Tab: Total
Spectrum - hiển thị phổ tổng gồm cả nơtron và gamma đo được, Nơtron/Gamma- ray Spectrum: hiển thị phổ nơtron và phổ gamma trên hai cửa sổ riêng và PSD Methods: hiển thị phổ PSD của nơtron – gamma của các phương pháp. Phần hiển thị thông tin chung được thiết kế gồm: các thông tin về thời gian, thông tin về số đếm và các thơng tin về vị trí đánh dấu trên phổ.
Các cài đặt chính từ menu của chương trình:
+ Cài đặt cấu hình phần cứng: bao gồm việc thiết lập vùng điện áp đầu vào, nguồn
trigger, số kênh đo và tốc độ số hóa.
Hình 2.25 Một số thiết lập phần cứng hệ đo.
+ Setting: gồm việc cài đặt thời gian đo (Measurement Time), lựa chọn phương
pháp phân biệt dạng xung (PSD Method) và ngưỡng đo (Measurement Threshold).
Operate được thiết lập gồm các mục:
Start Measurement: Bắt đầu đo; Pause: Tạm dừng đo;
Stop Measurement: Dừng đo;
Spectrum Information: Lấy các thông tin về phổ; Clear Spectrum: Xóa phổ đo được trên cửa sổ hiển thị; Clear Time: Xóa thời gian đo đã cài đặt;
Clear All Markers: Xóa các đánh dấu trên phổ.
+ Menu Calibrate: Cho phép chuẩn năng lượng cho hệ đo. Số liệu sử dụng để
năng lượng mới cho hệ. Recall Calibration là lựa chọn đường chuẩn năng lượng đã được lưu trước đó dưới dạng file định dạng excel; nội dung của file Energy Calibration chứa thông tin nguồn chuẩn, các giá trị cạnh Compton tương ứng với số kênh của hệ đo.
Hình 2.26 Các mục được xây dựng trong menu.
+ Menu ROI: Sử dụng trong cửa sổ phổ đánh dấu điểm tính diện tích, lấy tích phân
số đếm vùng năng lượng quan tâm, xác định các cạnh trên phổ đo và lưu trữ các